JP2005286514A

JP2005286514A - 送信装置及び送信装置の信号遅延方法

Info

Publication number: JP2005286514A
Application number: JP2004095003A
Authority: JP
Inventors: Shinji Watanabe; 慎二渡辺
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-03-29
Filing date: 2004-03-29
Publication date: 2005-10-13

Abstract

【課題】現用系と予備系とを切替える際の信号の不連続点を低減させ、シームレスに切替えるための技術を提供する。
【解決手段】現用系と予備系との信号の内容を同一にするための基準信号を入力することにより、現用系と予備系との出力信号の内容を同一にする。また、出力の遅延時間を調整することにより、現用系と予備系と出力信号の遅延時間を同一にする。更に、現用系と予備系との出力信号の中心周波数を同一にするための基準信号を入力することにより、中心周波数を同一にする。
【選択図】図１

Description

本発明は送信装置に関し、特に、現用系のＳＴＬ／ＴＴＬ装置と予備系のＳＴＬ／ＴＴＬ装置との出力信号の内容、遅延、及び中心周波数を同一にするための技術に関する。

ＳＴＬ／ＴＴＬ（Studio Transmitter Link/Transmitter Transmitter Link）装置は現用系の送信装置と予備系の送信装置とを有し、現用系の送信装置に障害が発生した場合、予備系の送信装置に切り替わるよう構成されている。

従来の現用系の送信装置と予備系の送信装置との回路構成を図５に示す。また、従来の回路構成での出力クロックの位相例を図３に示す。

図５において、５１０１，５１０２は、現用の送信装置又は予備の送信装置である。５１，５１１は、入力されたＴＳ（Transport Stream）信号に符号化処理を行なう符号化部である。５２，５１２は、システムクロックからシンボルクロックに速度変換するためのバッファである。５３，５１３は符号化された信号を変調する変調部である。５４，５１４は変調されたデジタル信号をアナログ信号に変換するＤ／Ａ変換部である。５５，５１５はアナログに変換されたベースバンド信号をＩＦ（中間周波数）信号に変換する周波数変換部である。５６，５１６はＩＦ信号をＲＦ（無線周波数）信号に変換する周波数変換部である。５７，５１７はシステムクロックからシンボルクロックを生成するクロック生成部である。５８，５１８はＩＦローカル信号を生成するローカル生成部である。５９，５１９はＲＦローカル信号を生成するローカル生成部である。

図５に示したように、従来の回路構成における各送信装置は、互いに独立して動作しているため、それぞれの出力信号は遅延時間も信号の位相も図３に示すように揃っておらず、遅延差が生じていた。また、仮に各送信装置の出力信号の遅延時間も信号の位相も揃っていたとしても、電源を断にして再投入した場合、各送信装置の出力信号の遅延時間も信号の位相も互いに揃う保証がなかった。

更に、ローカル生成部５８，ローカル生成部５１８が生成するＩＦローカル信号も、ローカル生成部５９，ローカル生成部５１９が生成するＲＦローカル信号も独立であったため、出力周波数にも差が生じていた。そのため、現用系の送信装置と予備系の送信装置とをシームレスに切替える事は非常に困難であった。

そこで、本発明が解決しようとする課題は、現用系と予備系との出力信号の遅延時間を同一にすることにより、現用系と予備系とをシームレスに切替える技術を提供することにある。

更に、現用系と予備系との出力信号の中心周波数を同一にすることにより、現用系と予備系とをシームレスに切替える技術を提供することにある。

上記課題を解決するための第１の発明は、現用系の送信装置と予備系との送信装置とを切替えるシステムの送信装置であって、
前記現用系の送信装置と前記予備系の送信装置とは、
同一の基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる遅延調整手段を有することを特徴とする。

上記課題を解決するための第２の発明は、上記第１の発明において、前記遅延調整手段は、外部より入力される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる手段であることを特徴とする。

上記課題を解決するための第３の発明は、上記第１の発明において、前記遅延調整手段は、前記現用系の送信装置と前記予備系の送信装置との間で送受信される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる手段であることを特徴とする。

上記課題を解決するための第４の発明は、上記第１から第３のいずれかの発明において、前記現用系の送信装置と前記予備系の送信装置とは、
同一の基準信号に同期したローカル信号を用いて、前記遅延調整手段により遅延された信号の位相を調整して周波数変換する周波数変換手段を有することを特徴とする。

上記課題を解決するための第５の発明は、上記第４の発明において、前記周波数変換手段は中間周波数帯の信号に変換する手段であることを特徴とする。

上記課題を解決するための第６の発明は、上記第４の発明において、前記周波数変換手段はマイクロ波帯の信号に変換する手段であることを特徴とする。

上記課題を解決するための第７の発明は、現用系の送信装置と予備系との送信装置とを切替えるシステムにおける信号遅延方法であって、
現用系の送信装置と予備系との送信装置とが、同一の基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる遅延調整ステップを有することを特徴とする。

上記課題を解決するための第８の発明は、上記第７の発明において、前記遅延調整ステップは、外部より入力される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させるステップであることを特徴とする。

上記課題を解決するための第９の発明は、上記第７の発明において、前記遅延調整ステップは、前記現用系の送信装置と前記予備系の送信装置との間で送受信される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させるステップであることを特徴とする。

上記課題を解決するための第１０の発明は、上記第７から第９のいずれかの発明において、前記現用系の送信装置と前記予備系の送信装置とは、同一の基準信号に同期したローカル信号を用いて、前記遅延調整手段により遅延された信号の位相を調整して周波数変換する周波数変換ステップを有することを特徴とする。

上記課題を解決するための第１１の発明は、上記第１０の発明において、前記周波数変換ステップは、中間周波数帯の信号に変換するステップであることを特徴とする。

上記課題を解決するための第１２の発明は、上記第１０の発明において、前記周波数変換ステップは、マイクロ波帯の信号に変換するステップであることを特徴とする。

本発明によると、現用系の送信装置と予備系の送信装置との出力信号の内容を同一にするための基準信号を入力し、この信号に基づいて出力の遅延時間を調整して、現用系と予備系との出力信号の遅延時間を同一にすることにより、現用系と予備系との出力信号の内容を同一にすることができ、切替時の信号の不連続点をかなり低減することが可能となり、シームレス切替えを行なうことが可能となる。

更に、ＩＦローカル信号，ＲＦローカル信号の同期を取り、中心周波数を一致させることにより、切替時の信号の不連続点をかなり低減することが可能となり、シームレス切替えを行なうことが可能となる。

本発明は、現用系と予備系とを有するＳＴＬ／ＴＴＬ装置（送信装置）において、現用系と予備系とが同一の基準信号に基づいて信号を遅延させることにより出力信号の内容および遅延を同一にする。更に、現用系と予備系とが遅延を同一にするための基準信号とは異なる基準信号に基づいて、出力信号の中心周波数を同一にする。

本発明の実施例１について、図面を用いて説明する。図１は、本発明における送信装置のブロック図である。

図１において、１０１，１０２は送信装置（ＳＴＬ／ＴＴＬ装置）である。この送信装置は、１０１が現用系である時は１０２が予備系となり１０１が予備系の時は１０２が現用系となる。

続いて、送信装置１０１，１０２の各部について説明する。
１，２１は入力されたＴＳ（Transport Stream）信号に符号化処理を行なう符号化部である。符号化部１，２１は、システムクロックに同期して符号化処理を行なう。

２，２２は信号遅延を調整するための遅延調整部である。符号化部１，２１で符号化された信号は、システムクロックに同期して遅延調整部２，２２に書込まれる。遅延調整部２，２２は、この書込まれた信号を制御信号に従って遅延させ、シンボルクロックに同期させて出力する。

３，２３は、遅延調整部２，２２から出力された信号を変調する変調部である。変調部３，２３は、シンボルクロックに同期して処理を行なう。

４，２４は、変調部３，２３で変調されたデジタル信号をアナログ信号に変換するデジタル−アナログ変換部（以下、Ｄ／Ａ変換部）である。Ｄ／Ａ変換部４，２４は、シンボルクロックに同期して処理を行なう。

５，２５は、Ｄ／Ａ変換部４，２４でアナログに変換された信号（ベースバンド信号）を中間周波数帯の信号（以下、ＩＦ信号）に変換するＩＦ周波数変換部である。ＩＦ周波数変換部５，２５は、変換する際、ＩＦローカル信号に基づいて位相を調整する。

６，２６はＩＦ周波数変換部５，２５から出力されたＩＦ信号をマイクロ波帯の信号（以下、ＲＦ信号）に変換するＲＦ周波数変換部である。ＲＦ周波数変換部６，２６は、変換する際、ＲＦローカル信号に基づいて位相を調整する。

７，２７は現用系と予備系との信号遅延を合わせるための制御信号を、外部からの基準信号（以下、フレーム基準信号）に基づいて生成する遅延制御部である。

８，２８は現用系と予備系とのシステムクロックの位相を調整するための位相調整部である。

９，２９は位相調整部８，２８で位相調整されたシステムクロックから内部のクロック（以下、シンボルクロック）を生成するシンボルクロック生成部である。シンボルクロック生成部９，２９で生成するシンボルクロックの位相は、外部から入力されるフレーム基準信号に基づいて確定されているものとする。

１０，３０は外部からの基準信号（以下、ＩＦローカル基準信号）をもとに、Ｄ／Ａ変換部４，２４から出力されたベースバンド信号からＩＦ信号への周波数変換に使用するＩＦローカル信号（以下、ＩＦローカル信号）を生成するＩＦローカル生成部である。

１１，３１は外部からの基準信号（以下、ＲＦローカル基準信号）をもとにＩＦ信号からＲＦ信号への周波数変換に使用するＲＦローカル信号（以下、ＲＦローカル信号）を生成するＲＦローカル生成部である。

続いて、本発明の動作について説明する。尚、以下の説明において、位相調整部８はシステムクロックの位相を調整して出力し、シンボルクロック生成部９はこのシステムクロックに基づいてシンボルクロックを生成されているものとする。又、ＩＦローカル生成部１０は外部から入力されるＩＦローカル基準信号に同期したＩＦローカル信号を生成し、ＲＦローカル生成部１１は外部から入力されるＲＦローカル基準信号に同期したＲＦローカル信号を生成されているものとする。

図２は本発明におけるＲＦ出力信号の位相を表す図である。

送信装置１０１に入力されたＴＳ信号は、符号化部１にて符号化処理され、遅延調整部２に出力される。ここでの処理はシステムクロックに同期して処理される。

遅延調整部２では、符号化部１にて符号化された信号をシステムクロックに同期して書込むとともに、遅延制御部７からの制御信号に従って信号を遅延させ、シンボルクロック生成部９にて生成されるシンボルクロックに同期して出力される。

この出力信号は、変調部３にて変調され、シンボルクロックに同期して出力される。変調された信号は、Ｄ／Ａ変換部４にてアナログ信号に変換される。そして、ＩＦ周波数変換部５にて、外部から入力されるＩＦローカル基準信号に同期したＩＦ信号に変換される。更に、ＲＦ周波数変換部６にて、外部から入力されるＲＦローカル基準信号に同期したＲＦ信号に変換されて出力される。

送信装置１０２においても、送信装置１０１と同様の動作をするため、詳細な説明は省略する。

上記の動作において送信装置１０１，１０２では、遅延制御部７，２７が同一のフレーム基準信号から制御信号を生成して出力し、この制御信号に基づいて遅延調整部２，２２が同一の内容の信号を同じタイミングで出力している。従って、遅延調整部２，２２以降の回路での遅延時間はほぼ固定値であるから、送信装置１０１，１０２から出力されるＲＦ出力信号は図２（ａ）のようにシンボル期間単位で同じタイミングに同じ内容の信号が出力される。

しかしながら、実際には、送信装置１０１，１０２におけるＲＦ出力信号の遅延時間は各装置の構成部の個体差等によりわずかに差がある。そのため、ＲＦ出力信号の位相もわずかにずれる事になる。そこで、位相調整部８，２８において送信装置１０１，１０２のＲＦ出力信号の遅延差が図２（ｂ）の如く０となるように、クロックの位相をそれぞれ調整する。

上述した実施例の遅延制御部、ＩＦローカル生成部、及びＲＦローカル生成部は、現用系と予備系とに各々構成されているが、本発明ではこれに限るものではない。即ち、現用系と予備系との間に遅延制御部、ＩＦローカル生成部、及びＲＦローカル生成部が構成されており、これらの構成部が出力する信号が現用系と予備系とに入力されるような構成であっても良い。

尚、上述した実施例では、ＩＦローカル生成部においても、ＲＦローカル生成部においても、現用系及び予備系は同一のローカル基準信号を用いているが、ＩＦローカル生成部においてのみ現用系及び予備系が同一のＩＦローカル基準信号を用いても、ＲＦローカル生成部においてのみ現用系及び予備系が同一のＲＦローカル基準信号を用いてもよい。

本発明における実施例２について説明する。

上述した実施例１と異なる点は、本実施例ではフレーム基準信号、ＩＦローカル基準信号及びＲＦローカル基準信号を現用系と予備系との間でお互いに受け渡ししている点である。

図４は、本実施例における送信装置のブロック図である。

図４において、４１０１，４１０２は、送信装置（ＳＴＬ／ＴＴＬ装置）である。この送信装置は、４１０１が現用系である時は４１０２が予備系となり４１０１が予備系の時は４１０２が現用系となる。

続いて、送信装置４１０１，４１０２の各部について説明する。
４１，４２１は、入力されたＴＳ信号に符号化処理を行なう符号化部である。この符号化部４１，４２１は、システムクロックに同期して符号化処理を行なう。

４２，４２２は現用系と予備系との信号遅延を調整するための遅延調整部である。符号化部４１，４２１で符号化された信号は、システムクロックに同期して遅延調整部４２，４２２に書込まれる。又、遅延調整部４２，４２２は、この書込まれた信号を制御信号に従って遅延させ、シンボルクロックに同期させて出力する。

４３，４２３は遅延調整部４２，４２２から出力された信号を変調してデジタル信号を出力する変調部である。変調部４３，４２３は、シンボルクロックに同期して処理を行なう。

４４，４２４は、変調部４２，４２２から出力されたデジタル信号をアナログ信号に変換するＤ／Ａ変換部である。Ｄ／Ａ変換部４４，４２４は、シンボルクロックに同期して処理を行なう。

４５，４２５は、Ｄ／Ａ変換部４４，４２４で変換された信号（ベースバンド信号）をＩＦ信号に変換するＩＦ周波数変換部である。ＩＦ周波数変換部４５，４２５は、変換する際、ＩＦローカル信号に基づいて位相を調整する。

４６，４２６はＩＦ信号をＲＦ信号に変換するＲＦ周波数変換部である。ＲＦ周波数変換部４６，４２６は、変換する際、ＲＦローカル信号に基づいて位相を調整する。

４７，４２７は、現用系と予備系との信号遅延を合わせるための制御信号を、フレーム基準信号に基づいて生成する遅延制御部である。尚、フレーム基準信号は、遅延制御部４７と遅延制御部４２７との間でお互いに受け渡している。

４８，４２８は現用系と予備系とのシステムクロックの位相を調整するための位相調整部である。

４９，４２９は、位相調整部４８，４２８にて位相調整されたシステムクロックからシンボルクロックを生成するシンボルクロック生成部である。シンボルクロック４９，４２９で生成するシンボルクロックの位相は、基準信号に基づいて確定されるものとする。

４１０，４３０はＩＦローカル基準信号をもとに、Ｄ／Ａ変換部４４，４２４からのベースバンド信号からＩＦローカル信号を生成するＩＦローカル生成部である。尚、ＩＦローカル基準信号は、ＩＦローカル生成部４１０とＩＦローカル生成部４３０との間でお互いに受け渡し（送受信）している。

４１１，４３１はＲＦローカル基準信号をもとにＲＦローカル信号を生成するＲＦローカル生成部である。尚、ＲＦローカル基準信号は、ＲＦローカル生成部４１１とＲＦローカル生成部４３１との間でお互いに受け渡している。

尚、本実施例における動作は上述した実施例１と同様な動作をするため、詳細な説明は省略する。

本実施例において、送信装置４１０１，４１０２では、遅延制御部４７，４２７が同一のフレーム基準信号から制御信号を生成して出力し、この制御信号に基づいて遅延調整部４２，４２２が同一の内容の信号を同じタイミングで出力している。従って、遅延調整部４２，４２２以降の回路での遅延時間はほぼ固定値であるから、送信装置４１０１，４１０２から出力されるＲＦ出力信号は図２（ａ）のようにシンボル期間単位で同じタイミングに同じ内容の信号が出力される。

しかしながら、実際には送信装置４１０１，４１０２から出力されるＲＦ信号の遅延時間は各装置の構成部の個体差等によりわずかに差がある。そのため、送信装置４１０１，４１０２から出力されるＲＦ信号の位相もわずかにずれる事になる。そこで、位相調整部４８，４２８において送信装置４１０１，４１０２から出力されるＲＦ信号の遅延差が図２（ｂ）の如く０となるように、クロックの位相をそれぞれ調整する。

本発明の特徴は、現用系と予備系との出力信号の遅延時間を同一にする事と、周波数を一致させる事とにあるので、そのための基準信号があれば実現可能と言う事になる。通常、送信装置１０１，１０２は、どちらかが現用系である場合は、もう一方が予備系として動作している。従って、現用系の送信装置を基準にして予備系が動作する構成であっても実現可能である。即ち、現用系と予備系との切替動作によって現用系と予備系とが入れ替わった場合にも、それぞれの基準信号の基準も入れ替えることにより、常に現用系が基準となって動作する。

また、本発明のフレーム基準信号は、現用系と予備系との出力信号の遅延時間を同一にするための基準信号であるから、これが実現可能な別の信号を基準信号としてもよい。

本発明の構成例を示すブロック図である。本発明の出力信号の位相を示す図である。従来技術における出力信号の位相を示す図である。本発明の構成例を示すブロック図である。従来技術の構成例を示すブロック図である。

符号の説明

１０１，１０２送信装置
１，２１符号化部
２，２２遅延調整部
３，２３変調部
４，２４Ｄ／Ａ変換部
５，２５ＩＦ周波数変換部
６，２６ＲＦ周波数変換部
７，２７遅延制御部
８，２８位相調整部
９，２９シンボルクロック生成部
１０，３０ＩＦローカル生成部
１１，３１ＲＦローカル生成部

Claims

現用系の送信装置と予備系との送信装置とを切替えるシステムの送信装置であって、
前記現用系の送信装置と前記予備系の送信装置とは、
同一の基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる遅延調整手段を有することを特徴とする送信装置。
前記遅延調整手段は、外部より入力される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる手段であることを特徴とする請求項１に記載の送信装置。
前記遅延調整手段は、前記現用系の送信装置と前記予備系の送信装置との間で送受信される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる手段であることを特徴とする請求項１に記載の送信装置。
前記現用系の送信装置と前記予備系の送信装置とは、
同一の基準信号に同期したローカル信号を用いて、前記遅延調整手段により遅延された信号の位相を調整して周波数変換する周波数変換手段を有することを特徴とする請求項１から３のいずれかに記載の送信装置。
前記周波数変換手段は中間周波数帯の信号に変換する手段であることを特徴とする請求項４に記載の送信装置。
前記周波数変換手段はマイクロ波帯の信号に変換する手段であることを特徴とする請求項４に記載の送信装置。
現用系の送信装置と予備系との送信装置とを切替えるシステムにおける信号遅延方法であって、
現用系の送信装置と予備系との送信装置とが、同一の基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させる遅延調整ステップを有することを特徴とする信号遅延方法。
前記遅延調整ステップは、外部より入力される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させるステップであることを特徴とする請求項７に記載の信号遅延方法。
前記遅延調整ステップは、前記現用系の送信装置と前記予備系の送信装置との間で送受信される基準信号から生成された遅延制御信号に基づいて、入力信号を遅延させるステップであることを特徴とする請求項７に記載の信号遅延方法。
前記現用系の送信装置と前記予備系の送信装置とは、同一の基準信号に同期したローカル信号を用いて、前記遅延調整手段により遅延された信号の位相を調整して周波数変換する周波数変換ステップを有することを特徴とする請求項７から９のいずれかに記載の信号遅延方法。
前記周波数変換ステップは、中間周波数帯の信号に変換するステップであることを特徴とする請求項１０に記載の信号遅延方法。
前記周波数変換ステップは、マイクロ波帯の信号に変換するステップであることを特徴とする請求項１０に記載の信号遅延方法。