JP2000151568A - 無瞬断切り替え装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数のシリアル伝送系を切り替えてデータを
伝送する装置において、データの瞬断を生じることなく
切り替えを行う。 【解決手段】 第１のＳ／Ｐ変換部１でＳ／Ｐ変換回路
１２から出力されたパラレルデータ１７は１系フレーム
パルス信号に同期して出力され、第２のＳ／Ｐ変換部２
からも２系フレームパルス信号に同期してパラレルデー
タが出力される。この２組のパラレルデータの一方が選
択器２１において、読み出し側系選択制御信号３２に応
じて選択され、読み出し側パラレルデータ２５として、
Ｐ／Ｓ変換回路２２に出力される。この１系と２系の選
択が行われる場合に、２種類の系のパラレルデータを読
み出す位相は一致しており、また、切り替えタイミング
は読み出し側フレームパルスに同期して行われ、データ
の連続性は維持される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のシリアル伝
送系のデータを選択して１つのシリアル伝送系に送出す
る伝送装置において、伝送系の切り替えを無瞬断で行う
ための無瞬断切り替え装置に関し、特に伝送装置を構成
する各機能ブロックが一定の冗長性を有している場合に
有効な無瞬断切り替え装置に関する。

【０００２】

【従来の技術】従来より、複数のシリアル伝送系のデー
タを選択して１つのシリアル伝送系に送出する伝送装置
において、各機能ブロックが一定の冗長性を有している
場合、この冗長部分のデータ切り替え過程においては、
データが瞬間的に断状態（瞬断）になる場合がある。し
かし、一般的には、例えば伝送する信号が音声データで
ある場合などのように、その影響はほとんどなく、瞬断
が許容されていた。

【０００３】

【発明が解決しようとする課題】しかしながら、近年で
は、コンピュータなどのデータ信号として使用される場
合が多くなり、瞬断しないことが要求されている。

【０００４】そこで本発明の目的は、複数のシリアル伝
送系を切り替えてデータを伝送する装置において、デー
タの瞬断を生じることなく切り替えを行うことが可能な
無瞬断切り替え装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明は前記目的を達成
するため、第１のシリアル伝送系より入力される１系シ
リアルデータと第の２シリアル伝送系より入力される２
系シリアルデータとを無瞬断状態で切り替えて第３のシ
リアル伝送系に伝送するための無瞬断切り替え装置にお
いて、前記第１のシリアル伝送系に付随して供給される
第１のフレームパルス及び第１のクロックに基づいて、
前記１系シリアルデータをシリアルパラレル変換する第
１のシリアルパラレル変換部と、前記第２のシリアル伝
送系に付随して供給される第２のフレームパルス及び第
２のクロックに基づいて、前記２系シリアルデータをシ
リアルパラレル変換する第２のシリアルパラレル変換部
と、前記第１、第２のシリアルパラレル変換部より出力
されるパラレルデータのいずれか一方を選択する選択部
と、前記選択部より出力されたパラレルデータをパラレ
ルシリアル変換して前記第３のシリアル伝送系に送出す
るパラレルシリアル変換部と、前記第１、第２のフレー
ムパルス及び第１、第２のクロックに対応する同期用の
第３のフレームパルス及び第３のクロックによって、前
記選択部及びパラレルシリアル変換部を制御することに
より、前記第１、第２のシリアルパラレル変換部より出
力されるパラレルデータの選択動作とパラレルシリアル
変換とを同期させる同期制御部とを有することを特徴と
する。

【０００６】本発明の無瞬断切り替え装置において、第
１のシリアルパラレル変換部は、第１のシリアル伝送系
に付随して供給される第１のフレームパルス及び第１の
クロックに基づいて、前記１系シリアルデータをシリア
ルパラレル変換し、パラレルデータを選択部に出力す
る。一方、第２のシリアルパラレル変換部は、第１のシ
リアルパラレル変換部と同様に、第２のシリアル伝送系
に付随して供給される第２のフレームパルス及び第２の
クロックに基づいて、前記２系シリアルデータをシリア
ルパラレル変換し、パラレルデータを選択部に出力す
る。

【０００７】また、選択部は、第１、第２のシリアルパ
ラレル変換部より出力されるパラレルデータのいずれか
一方を選択し、パラレルシリアル変換部は、選択部より
出力されたパラレルデータをパラレルシリアル変換して
前記第３のシリアル伝送系に送出する。そして、選択部
及びパラレルシリアル変換部は、第１、第２のフレーム
パルス及び第１、第２のクロックに対応する同期用の第
３のフレームパルス及び第３のクロックによって同期制
御部により制御され、パラレルデータの選択動作とパラ
レルシリアル変換とが同期して実行される。

【０００８】以上のように、本発明の無瞬断切り替え装
置では、入力した１系シリアルデータと２系シリアルデ
ータをそれぞれパラレルデータに変換し、冗長性をもた
せることにより同期をとり、その後、第１のシリアル伝
送系と第２のシリアル伝送系の切り替えを行い、再びパ
ラレルシリアル変換を行って第３のシリアル伝送系に送
ることから、伝送系の切り替え時にシリアルデータの瞬
断を招くことなく、データの連続性を維持することがで
きる。また、上述のような無瞬断切り替え装置におい
て、第１、第２のクロックと第３のクロックとの位相比
較を行い、その位相差に基づいて前記第３のクロックの
位相を制御することで、伝送系の切り替え時にデータの
位相を一致させることができ、また、クロックの連続性
を維持することができる。

【０００９】

【発明の実施の形態】以下、本発明による無瞬断切り替
え装置の実施の形態について説明する。図１は、本発明
による無瞬断切り替え装置の構成例を示すブロック図で
あり、図２は、図１に示す無瞬断切り替え装置における
動作を示すタイミングチャートである。本例の無瞬断切
り替え装置は、第１のシリアル伝送系（１系）からの１
系シリアルデータを処理する第１のシリアルパラレル
（Ｓ／Ｐ）変換部１と、第の２シリアル伝送系（２系）
からの２系シリアルデータを処理する第２のＳ／Ｐ変換
部２とを有しているが、これらＳ／Ｐ変換部１、２は、
互いに同一の構成を有するものであるため、図１では、
一方の第１のＳ／Ｐ変換部１の構成だけを図示してい
る。したがって、以下の説明においても、第１のＳ／Ｐ
変換部１の構成を中心に説明し、第２のＳ／Ｐ変換部２
の構成は、必要に応じて言及する程度にとどめるものと
する。

【００１０】図１に示すように、第１のＳ／Ｐ変換部１
は、２４分周回路１１、Ｓ／Ｐ変換回路１２、位相比較
器１３、及びリタイミング回路１４を有する。２４分周
回路１１では、第１のシリアル伝送系から入力された１
系クロック（第１のクロック）信号を１系フレームパル
ス（第１のフレームパルス）信号に同期して分周し、２
４位相パルス（第１の２４位相パルス）１５及び２４分
周パルス（第１の２４分周パルス）１６を生成するもの
である。２４位相パルス１５は、１系クロック信号を１
系フレームパルス信号に同期させて２４種類の位相を示
すパルス信号に変換したものである。そして、２４分周
回路１１から出力された２４位相パルス１５は、Ｓ／Ｐ
変換回路１２に送出される。

【００１１】Ｓ／Ｐ変換回路１２では、この２４位相パ
ルス１５により第１のシリアル伝送系から入力された１
系シリアルデータ信号をＳ／Ｐ変換し、２４のデータ幅
を有するパラレルデータ１７を生成し、これを選択器２
１に出力する。また、２４分周パルス１６は、１系クロ
ック信号を１系フレームパルス信号のタイミングで２４
分周したパルス信号である。そして、２４分周回路１１
から出力された２４分周パルス１６は、位相比較器１３
に送出される。

【００１２】位相比較器１３では、後述する読み取り側
の２４分周回路２３から出力された２４分周パルス２９
と、２４分周パルス１６との位相比較を行い、その位相
差に対応するパルス幅を有する制御パルス１９を選択器
２１に出力する。リタイミング回路１４は、１系フレー
ムパルス信号を入力し、この１系フレームパルス信号を
２４分周回路２３から出力された２４分周パルス（第３
の２４分周パルス）２９に基づいてリタイミングし、読
み出し側フレームパルス（第３のフレームパルス）信号
１８として選択器２１に出力するものである。

【００１３】一方、第２のＳ／Ｐ変換部２も、第１のＳ
／Ｐ変換部１と同様に、２４分周回路、Ｓ／Ｐ変換回
路、位相比較器、及びリタイミング回路を有し、２４分
周回路により、第２のシリアル伝送系から入力された２
系クロック（第２のクロック）信号と２系フレームパル
ス（第２のフレームパルス）信号に基づいて、２４位相
パルス（第２の２４位相パルス）、２４分周パルス（第
１の２４分周パルス）を生成し、第１のＳ／Ｐ変換部１
と同様の処理を行う。そして、Ｓ／Ｐ変換回路で変換し
たパラレルデータ、位相比較器による制御パルス、及び
リタイミング回路による読み出し側フレームパルス（第
３のフレームパルス）を生成して、それぞれ選択器２１
に出力する。

【００１４】選択器２１は、後述する読み出し側の回路
（同期制御部）の制御（系選択制御信号）に基づいて、
２つのＳ／Ｐ変換部１、２から入力したパラレルデータ
のいずれか一方のパラレルデータ（パラレルデータ２
５）を選択してパラレルシリアル（Ｐ／Ｓ）変換回路２
２に出力するとともに、２つのＳ／Ｐ変換部１、２から
入力した２つの制御パルスのいずれか一方の信号（制御
パルス２７）、及び２つの読み出し側フレームパルスの
いずれか一方の信号（フレームパルス２６）を選択して
出力するものである。

【００１５】また、読み出し側の回路（同期制御部）
は、２４分周回路２３、位相制御発振回路２４、及びリ
タイミング回路３１を有する。２４分周回路２３は、選
択器２１から出力されたフレームパルス２６を入力する
とともに、位相制御発振回路２４からの読み出しクロッ
ク２８を入力し、読み出しクロック２８をフレームパル
ス２６に同期して分周し、２４位相パルス３０と２４分
周パルス２９を出力する。

【００１６】そして、２４位相パルス３０は、Ｐ／Ｓ変
換回路２２に入力される。Ｐ／Ｓ変換回路２２では、２
４位相パルス３０に基づいて選択器２１から入力された
パラレルデータ２５をシリアルデータに変換して選択系
（第３の伝送系）データとして出力する。また、２４分
周パルス２９は、上述した各Ｓ／Ｐ変換部１、２の位相
比較器１３及びリタイミング回路１４に出力されるとと
もに、読み取り側のリタイミング回路３１に出力され
る。

【００１７】また、位相制御発振回路２４は、選択器２
１から出力される制御パルス２７のパルス幅に応じて読
み出しクロック２８を生成し、これを２４分周回路２３
に出力する。そして、この位相制御発振回路２４では、
制御パルス２７のパルス幅（＝２４分周パルス１６と２
４分周パルス２９の位相差）を電圧レベルに変換し、そ
の電圧レベルに応じて読み出しクロック２８の周波数を
変動させます。この周波数変動は、２４分周パルス２９
の位相を変動させることになり、その結果、制御パルス
１９、２７のパルス幅を変動させる。このように本例の
無瞬断切り替え装置では、位相制御発振回路２４、２４
分周回路２３、及び位相比較器１３により、負帰還制御
ループを形成している。

【００１８】また、読み出しクロック２８を２４分周す
る際に２４種類の位相を発生することができ、これによ
って読み出し側フレームパルス２６の位相に応じて２４
分周回路２３の分周タイミングを決めることにより、２
４分周パルス２９を一意的に決定する。また、この分周
タイミングは、Ｐ／Ｓ変換回路２２に出力する２４位相
パルス３０の位相を決定する。

【００１９】また、リタイミング回路３１は、外部から
入力された非同期の系選択信号を読み出し側２４分周パ
ルス２９を用いて読み出し側の位相に合わせた後、読み
出し側系選択制御信号３２を選択器２１に出力する。選
択器２１は、この系選択制御信号３２に基づいて、パラ
レルデータを選択し、Ｐ／Ｓ変換回路２２に出力する。

【００２０】次に、以上のような本例の無瞬断切り替え
装置における動作について図１及び図２を参照して説明
する。まず、第１のＳ／Ｐ変換部１において、Ｓ／Ｐ変
換回路１２から出力されたパラレルデータ１７は、図２
に示すように、１系フレームパルス信号に同期して出力
される。また、同様に第２のＳ／Ｐ変換部２からも２系
フレームパルス信号に同期してパラレルデータが出力さ
れる。この２組のパラレルデータの一方が選択器２１に
おいて、読み出し側系選択制御信号３２に応じて選択さ
れ、読み出し側パラレルデータ２５として、Ｐ／Ｓ変換
回路２２に出力される。

【００２１】この１系と２系の選択が行われる場合に、
２種類の系のパラレルデータを読み出す位相は一致して
おり、また、切り替えタイミングは読み出し側フレーム
パルスに同期して行われるため、データの連続性は維持
される。１系２４分周パルス１９と読み出し側２４分周
パルス２９、ならびに、２系２４分周パルスと読み出し
側２４分周パルス２９は、各々１系と２系で個別に位相
比較器１３で位相比較された後、各々の制御パルス１９
として出力され、選択器２１で読み出し側系選択制御信
号３２のタイミングで選択され、位相制御発振回路２４
に出力される。そして、１系と２系の選択が行われる場
合、切り替えタイミングは読み出し側２４分周パルスに
同期して行われるため、読み出し側制御パルス２７は連
続性を維持することができる。

【００２２】なお、以上の例では、２つのシリアル伝送
系を切り替える場合の構成について説明したが、本発明
は、３つ以上のシリアル伝送系を切り替える場合にも同
様に適用し得るものである。また、パラレルデータのデ
ータ幅や分周数は、２４に限らず、他の値であってもよ
い。

【００２３】

【発明の効果】以上説明したように本発明の無瞬断切り
替え装置では、入力した１系シリアルデータと２系シリ
アルデータをそれぞれパラレルデータに変換し、冗長性
をもたせることにより同期をとり、その後、第１のシリ
アル伝送系と第２のシリアル伝送系の切り替えを行い、
再びパラレルシリアル変換を行って第３のシリアル伝送
系に送るようにした。このため、伝送系の切り替え時に
シリアルデータの瞬断を招くことなく、データの連続性
を維持することができ、無瞬断によるデータの切り替え
伝送が要求される各種データ伝送系に有効な装置を提供
できる効果がある。

【図面の簡単な説明】

【図１】本発明による無瞬断切り替え装置の構成例を示
すブロック図である。

【図２】図１に示す無瞬断切り替え装置の動作を示すタ
イミングチャートである。

【符号の説明】

１、２……Ｓ／Ｐ変換部、１１……２４分周回路、１２
……Ｓ／Ｐ変換回路、１３、２３……位相比較器、１
４、３１……リタイミング回路、２１……選択器、２２
……Ｐ／Ｓ変換回路、２４……位相制御発振回路。

フロントページの続き (72)発明者 芳賀 司 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内 Ｆターム(参考） 5K014 AA01 EA07 FA01 HA00 5K047 GG09 GG45 LL05 MM46 MM50 MM55 MM63

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１のシリアル伝送系より入力される１
   系シリアルデータと第の２シリアル伝送系より入力され
   る２系シリアルデータとを無瞬断状態で切り替えて第３
   のシリアル伝送系に伝送するための無瞬断切り替え装置
   において、 前記第１のシリアル伝送系に付随して供給される第１の
   フレームパルス及び第１のクロックに基づいて、前記１
   系シリアルデータをシリアルパラレル変換する第１のシ
   リアルパラレル変換部と、 前記第２のシリアル伝送系に付随して供給される第２の
   フレームパルス及び第２のクロックに基づいて、前記２
   系シリアルデータをシリアルパラレル変換する第２のシ
   リアルパラレル変換部と、 前記第１、第２のシリアルパラレル変換部より出力され
   るパラレルデータのいずれか一方を選択する選択部と、 前記選択部より出力されたパラレルデータをパラレルシ
   リアル変換して前記第３のシリアル伝送系に送出するパ
   ラレルシリアル変換部と、 前記第１、第２のフレームパルス及び第１、第２のクロ
   ックに対応する同期用の第３のフレームパルス及び第３
   のクロックによって、前記選択部及びパラレルシリアル
   変換部を制御することにより、前記第１、第２のシリア
   ルパラレル変換部より出力されるパラレルデータの選択
   動作とパラレルシリアル変換とを同期させる同期制御部
   と、 を有することを特徴とする無瞬断切り替え装置。
2. 【請求項２】 前記第１、第２のクロックと前記第３の
   クロックとの位相比較を行い、その位相差に基づいて前
   記第３のクロックの位相を制御する位相制御回路を有す
   ることを特徴とする請求項１記載の無瞬断切り替え装
   置。
3. 【請求項３】 外部からの系選択信号を入力する手段を
   有し、前記同期制御部は、前記系選択信号のタイミング
   を前記第３のクロックに基づいて修正し、前記選択部を
   制御することを特徴とする請求項１または２記載の無瞬
   断切り替え装置。
4. 【請求項４】 前記第１のシリアルパラレル変換部は、 前記１系シリアルデータを入力し、前記第１のシリアル
   伝送系に付随した第１のフレームパルスに同期して第１
   のシリアルパラレル変換を行う第１のシリアルパラレル
   変換回路と、 前記第１のシリアル伝送系に付随した第１のクロックに
   同期して前記第１のシリアルパラレル変換を行うための
   第１の位相パルスと、位相比較のための第１の分周パル
   スを生成する第１の分周回路と、 前記第１の分周パルスと前記同期制御部側から供給され
   る第３の分周パルスとを位相比較し、その位相差に対応
   する第１の位相制御パルスを出力する第１の位相比較回
   路と、 前記第３の分周パルスに基づいて、前記第１のフレーム
   パルスをリタイミングし、第３のフレームパルスを出力
   する第１のリタイミング回路とを有し、 前記第２のシリアルパラレル変換部は、 前記２系シリアルデータを入力し、前記第２のシリアル
   伝送系に付随した第２のフレームパルスに同期して第２
   のシリアルパラレル変換を行う第２のシリアルパラレル
   変換回路と、 前記第２のシリアル伝送系に付随した第２のクロックに
   同期して前記第２のシリアルパラレル変換を行うための
   第２の位相パルスと、位相比較のための第２の分周パル
   スを生成する第２の分周回路と、 前記第２の分周パルスと前記同期制御部側から供給され
   る第３の分周パルスとを位相比較し、その位相差に対応
   する第２の位相制御パルスを出力する第２の位相比較回
   路と、 前記第３の分周パルスに基づいて、前記第２のフレーム
   パルスをリタイミングし、第３のフレームパルスを出力
   する第２のリタイミング回路とを有する、 ことを特徴とする請求項２または３記載の無瞬断切り替
   え装置。
5. 【請求項５】 前記選択部は、 前記同期制御部からの系選択制御信号に基づいて、前記
   第１、第２のシリアルパラレル変換回路から出力された
   パラレルデータのいずれか一方を選択する手段と、 前記第１、第２の位相比較回路から出力された位相制御
   パルスのいずれか一方を選択する手段と、 前記第１、第２のリタイミング回路から出力された第３
   のフレームパルスのいずれか一方を選択する手段と、 を有することを特徴とする請求項４記載の無瞬断切り替
   え装置。
6. 【請求項６】 前記同期制御部は、 前記選択部から出力された位相制御パルスに基づいて、
   第３のクロックを生成する位相制御発振回路と、 前記選択部から出力された第３のフレームパルスと前記
   第３のクロックとに基づいて、前記パラレルシリアル変
   換を行うための第３の位相パルスと、位相比較のための
   第３の分周パルスを生成する第３の分周回路と、 前記系選択信号及び前記第３の分周パルスに基づいて、
   前記選択部に系選択制御信号を供給する第３のリタイミ
   ング回路と、 を有することを特徴とする請求項５記載の無瞬断切り替
   え装置。