KR100400318B1 - 클럭 동기화 장치 - Google Patents

클럭 동기화 장치 Download PDF

Info

Publication number
KR100400318B1
KR100400318B1 KR10-2001-0036270A KR20010036270A KR100400318B1 KR 100400318 B1 KR100400318 B1 KR 100400318B1 KR 20010036270 A KR20010036270 A KR 20010036270A KR 100400318 B1 KR100400318 B1 KR 100400318B1
Authority
KR
South Korea
Prior art keywords
phase
clock
signals
signal
input
Prior art date
Application number
KR10-2001-0036270A
Other languages
English (en)
Other versions
KR20030000477A (ko
Inventor
방정호
김시홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0036270A priority Critical patent/KR100400318B1/ko
Publication of KR20030000477A publication Critical patent/KR20030000477A/ko
Application granted granted Critical
Publication of KR100400318B1 publication Critical patent/KR100400318B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 클럭 동기화 장치에 관한 것으로서, 특히, 2개의 지연고정루프를 사용하여 클럭이 입력버퍼나 출력버퍼를 거치면서 발생하는 지연을 보상함으로써 입력클럭과 같은 위상의 클럭을 출력하는 클럭 동기화 장치에 관한 것이다. 따라서, 본 발명은 출력클럭의 위상의 범위를 무한대로 조절하고, 입력버퍼와 출력버퍼를 통해 발생하는 클럭의 위상 차이를 최소화시키도록 한다.

Description

클럭 동기화 장치{Clock synchronization device}
본 발명은 클럭 동기화 장치에 관한 것으로서, 특히, 클럭이 입력버퍼나 출력버퍼를 거치면서 발생하는 지연을 보상하여 입력클럭과 같은 위상의 클럭을 출력하는 클럭 동기화 장치에 관한 것이다.
일반적으로 클럭 동기화 회로는 PLL 및 DLL로 구성되는데, PLL(Phase locked loop)은 피드백 제어 시스템으로 고속의 시스템 구현에서 클럭과 데이터 복구, 주파수 합성 및 클럭 동기 등의 회로 구현에서 널리 이용하고 있다.
또한, DLL(Delay locked loop)은 VCDL(Voltage controlled delay line)을 사용하여 클럭 동기의 응용에 사용되는 회로로서, PLL과 다르게 루프를 형성하지 않고 외부에서 입력되는 클럭의 위상을 딜레이시키는 것이다.
제 1도는 이러한 종래의 클럭 동기화 장치에 관한 것이다.
먼저, 입력클럭이 입력되면 입력버퍼(10)가 이를 버퍼링하여 지연부(40)에 출력하고 지연부(40)는 지연된 클럭을 출력버퍼(50)에 출력하며 출력버퍼(50)에 의해 버퍼링된 출력클럭이 출력된다.
그리고, 위상 비교부(20)는 입력클럭과 출력버퍼(50)에서 출력되는 출력클럭의 위상을 비교하여 위상 비교신호를 제어부(30)로 출력한다.
또한, 제어부(30)는 위상 비교부(20)에서 인가되는 위상 비교신호에 따라 지연부(40)의 지연 크기를 조절하는 제어신호를 지연부(40)에 출력한다.
그런데, 이러한 종래의 클럭 동기화 장치의 제어부(30)는 동작 초기에 지연부(40)의 지연 크기가 가장 작도록 제어하는 제어신호를 지연부(40)에 출력하는데지연부(40)는 이 제어신호에 따라 최대 지연 크기를 입력클럭의 주파수가 가장 작을 때의 한 주기에 맞추게 된다.
따라서, 동작 초기의 입력클럭과 출력클럭의 위상관계에 따라 두 클럭간의 위상차를 더 이상 줄이지 못하는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 입력클럭의 한 주기만큼 지연회로의 지연크기를 N등분하고, 등분된 N개의 위상신호들을 합성하여 원하는 위상의 출력클럭을 만들어 내도록 하여 입력클럭과 출력클럭의 위상차를 최소화시키는데 그 목적이 있다.
도 1은 종래의 클럭 동기화 장치에 관한 블록도.
도 2는 본 발명에 따른 클럭 동기화 장치에 관한 블록도.
도 3은 본 발명에 따른 제 1루프(200)의 상세 블록도.
도 4는 본 발명에 따른 제 2루프(300)의 상세 블록도.
도 5는 본 발명에 따른 도 4의 위상변환부(310)의 블록도.
도 6은 도 5에 도시된 위상변환부의 실시예.
도 7은 본 발명에 따른 위상변환부의 위상 조정 단계를 설명하기 위한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 입력버퍼 200 : 제 1루프
210 : 다중 위상변환부 220 : 제 1유한 제어부
230 : 제 1위상 비교부 300 : 제 2루프
310 : 위상변환부 311 : 위상 합성부
312 : 멀티플렉서 320 : 출력버퍼
330 : 제 2유한 제어부 340 : 제 2위상 비교부
상기한 목적을 달성하기 위한 본 발명의 클럭 동기화 장치는, 입력클럭을 버퍼링하여 출력하는 입력버퍼와, 입력버퍼로부터 인가된 버퍼링된 입력클럭을 각각이 동일한 주파수를 갖고 그 위상차가 균등한 복수개의 다중위상신호로 변환하여 출력하는 제 1루프 및 입력클럭과 출력클럭의 위상 비교에 의해 발생되는 제어신호 및 선택신호에 따라, 복수개의 다중위상신호를 각각 합성하여 복수개의 위상변환신호를 출력하고, 복수개의 위상변환신호 중 입력클럭과 근접한 위상을 갖는 하나의 위상변환신호를 선택하여 출력클럭으로 출력하는 제 2루프를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
입력클럭과 출력클럭의 지연 시간을 조절하는 제어회로가 입력클럭의 한 주기만큼 지연 크기를 조절할 수 있다면 동작 초기의 입력클럭과 출력클럭의 위상관계에 상관없이 두 클럭간의 위상차를 줄일 수 있다.
따라서, 본 발명은 입력버퍼나 출력버퍼의 지연 크기에 관계없이 입력클럭의 한 주기만큼 지연회로의 지연크기를 조절하기 위한 루프를 구비한다.
도 2는 본 발명에 따른 클럭 동기화 장치의 전체 블록도이다.
본 발명은 입력클럭을 입력받아 버퍼링하여 출력하는 입력버퍼(100)와, 입력버퍼(100)로부터 인가되는 입력클럭을 인가받아 N개의 다중위상신호를 출력하는 제 1루프(200)와, 입력클럭과 제 1루프(200)로부터 인가되는 N개의 다중위상신호를 인가받아 출력클럭을 출력하는 제 2루프(300)로 구성된다.
여기서, 입력클럭은 클럭 동기화 회로를 통하여 출력클럭을 동기화시키기 위한 신호로서, 입력버퍼(100)는 이 입력클럭을 입력받아 버퍼링된 입력클럭을 제 1루프(200)로 출력한다.
제 1루프(200)는 입력된 입력클럭을 N개의 다중위상신호로 변환시켜 제 2루프(300)로 출력하는데, 다중위상신호간의 위상관계는 모두 일정하고 주파수는 동일하다.
제 2루프(300)는 제 1루프(200)로부터 인가되는 다중위상신호를 입력받아 입력클럭과 일정한 위상관계를 갖는 출력클럭을 발생시킨다.
제 3도는 도 2의 구성에서 제 1루프(200)의 상세 블록도이다.
제 1루프(200)는 입력버퍼(100)로부터 인가되는 입력클럭이 다중위상변환부 (210)로 입력되는데, 다중위상변환부(210)는 입력된 입력클럭을 N개의 다중위상신호로 변환하여 출력한다.
이 다중위상변환부(210)에서 출력되는 N개의 다중위상신호 중 하나의 다중위상신호가 제 1위상비교부(230)에 입력된다.
제 1위상비교부(230)는 입력클럭과 다중위상변환부(210)에서 인가되는 다중위상신호의 위상을 비교하여 2진신호를 제 1유한 제어부(220)로 출력한다.
제 1위상 비교부(230)로부터 인가되는 2진신호를 입력받은 제 1유한제어부 (220)는 위상을 제어하기 위한 제어신호를 다중위상변환부(210)로 출력하여, 입력클럭과 N개의 다중위상신호 중 어느 하나의 다중위상신호가 일정한 위상 관계를 갖도록 한다.
제 4도는 도 2의 구성에서 제 2루프(300)의 상세 블록도이다.
먼저, 제 1루프(200)로부터 인가되는 N개의 다중위상신호가 위상 변환부(310)로 입력되면 위상 변환부(310)는 이 N개의 다중위상신호를 변환하여 위상 변환된 신호를 출력버퍼(320)에 출력하고 출력버퍼(320)는 위상 변환된 신호를 버퍼링하여 출력클럭을 출력한다.
제 2위상비교부(340)는 입력클럭과 출력버퍼(320)에서 출력되는 출력클럭의 위상을 비교하여 2진신호를 제 2유한 제어부(330)로 출력한다.
제 2위상 비교부(340)로부터 인가되는 2진신호를 입력받은 제 2유한제어부 (330)는 입력클럭과 출력클럭이 일정한 위상관계를 가지도록 하는 제어신호 및 선택신호를 위상변환부(310)로 출력한다.
여기서, 제어신호는 제 1루프(200)로부터 인가되는 N개의 다중위상신호를 여러 단계별로 합성하여 N개의 합성된 신호로 출력하기 위한 신호이다.
또한, 선택신호는 제어신호에 따라 위상 합성부(311)로부터 인가되는 N개의 합성된 신호를 멀티플렉서(312)를 통해 선택하여 합성된 N개의 신호 중 어느 하나의 신호를 선택하여 출력버퍼(320)에 출력하기 위한 신호이다.
제 5도는 도 4의 구성에서 위상변환부(310)의 상세 블록도이다.
먼저, 제 1루프(200)로부터 N개의 다중위상신호가 입력되면 위상합성부(311)는 제 2유한 제어부(330)로부터 인가되는 제어신호에 따라 합성된 N개의 신호들을 멀티플렉서(312)로 출력한다.
위상합성부(311)로부터 N개의 합성된 신호들을 입력받은 멀티플렉서(312)는 제 2유한 제어부(330)로부터 인가되는 선택신호에 따라 위상 변환된 신호를 출력버퍼(320)로 출력한다.
제 6도는 도 5의 위상변환부(310)의 상세 구성을 예를 들어 나타낸 것이다.
제 1루프(200)를 통해 인가되는 N개의 다중위상신호가 복수개의 위상 합성부(311)에 입력되면 복수개의 위상 합성부(311)는 제 2유한 제어부(330)로부터 인가되는 제어신호에 따라 각각 1단계부터 8단계로 합성된 신호를 멀티플렉서(312)에 출력한다.
단계별로 합성된 신호를 입력받은 멀티플렉서(312)는 선택신호에 따라 위상 변환된 신호를 출력버퍼(320)로 출력한다.
예를 들어, 다중위상신호간의 위상 관계가 45도이면 45도의 위상관계를 갖는 8개의 위상신호 중 인접한 위상을 갖는 2개의 위상신호가 1개의 위상합성부의 입력이 된다.
그리고, 위상합성부는 제 2유한 제어부(330)로부터 인가되는 제어신호에 따라 2개의 입력 위상신호를 합성하여 이 사이의 위상을 가지는 1개의 합성된 신호를 멀티플렉서(312)로 출력한다.
즉, 8개의 위상합성부(311)는 각각 1개의 합성된 신호를 멀티플렉서(312)로 출력하고, 8개의 합성된 신호를 입력으로 받은 멀티플렉서(312)는 제 2유한 제어부(330)로부터 인가되는 선택신호에 따라 1개의 위상 변환된 신호를 출력버퍼(320)에 출력한다.
한편, 제 7도는 위상변환부(310)가 위상을 조정하는 단계에 대하여 예를 들어 설명한 도면이다.
예를 들어, 다중위상신호간의 위상관계가 45도이면 수평으로 서로 간의 위상 간격이 같은 8개의 수직 화살표들이 위상변환부(310)의 입력신호의 위상을 나타낸다.
여기서, 수직 화살표들은 입력클럭의 주기를 8개의 큰 조정 단계로 나눈 것이다.
만약, 위상합성부(311)를 제어하는 신호가 64단계라면 수평으로 서로 간의 간격이 같은 64개의 수직실선들이 위상합성부(311)의 출력신호의 위상을 나타낸다.
여기서, 1개의 큰 조정단계는 제어신호에 따라 64개의 작은 조정단계로 나뉘어지므로, 입력클럭의 주기는 512개의 위상조정단계로 나뉘어지게 된다.
이상에서 설명한 바와 같이, 본 발명의 클럭 동기화 회로는 동작 초기의 입력클럭과 출력클럭의 위상 관계에 상관없이 두 클럭간의 위상차를 줄일 수 있는 효과를 제공한다.

Claims (5)

  1. 입력클럭을 버퍼링하여 출력하는 입력버퍼;
    상기 입력버퍼로부터 인가된 버퍼링된 입력클럭을 각각이 동일한 주파수를 갖고 그 위상차가 균등한 복수개의 다중위상신호로 변환하여 출력하는 제 1루프; 및
    상기 입력클럭과 출력클럭의 위상 비교에 의해 발생되는 제어신호 및 선택신호에 따라, 상기 복수개의 다중위상신호를 각각 합성하여 복수개의 위상변환신호를 출력하고, 상기 복수개의 위상변환신호 중 상기 입력클럭과 근접한 위상을 갖는 하나의 위상변환신호를 선택하여 상기 출력클럭으로 출력하는 제 2루프를 구비함을 특징으로 하는 클럭 동기화 장치.
  2. 제 1 항에 있어서, 상기 제 1루프는
    상기 버퍼링된 입력클럭을 상기 복수개의 다중위상신호로 변환하여 출력하는 다중위상변환부;
    상기 버퍼링된 입력클럭과 상기 다중위상변환부로부터 인가되는 하나의 다중위상신호의 위상을 비교하여 2진신호를 출력하는 제 1위상비교부; 및
    상기 2진신호에 따라 상기 다중위상변환부의 위상을 제어하기 위한 신호를 상기 다중위상변환부로 출력하는 제 1유한 제어부를 구비함을 특징으로 하는 클럭 동기화 장치.
  3. 제 1 항에 있어, 상기 제 2루프는
    상기 복수개의 다중위상신호를 위상변환하여 출력하는 위상변환부;
    상기 위상변환부로부터 인가되는 위상변환신호를 버퍼링하여 상기 출력클럭으로 출력하는 출력버퍼;
    상기 입력클럭과 상기 출력클럭의 위상을 비교하여 2진신호를 출력하는 제 2위상 비교부; 및
    상기 2진신호를 입력받아 상기 복수개의 다중위상신호의 합성을 제어하기 위한 상기 제어신호 및 상기 복수개의 위상변환신호 중 어느 하나를 선택하기 위한 상기 선택신호를 상기 위상변환부로 출력하는 제 2유한 제어부를 구비함을 특징으로 하는 클럭 동기화 장치.
  4. 제 3 항에 있어서, 상기 위상변환부는
    상기 제어신호에 따라 상기 복수개의 다중위상신호를 합성하여 상기 복수개의 위상변환신호를 출력하는 복수개의 위상합성부; 및
    상기 선택신호에 따라 상기 복수개의 위상변환신호 중 어느 하나의 위상변환신호를 선택하여 출력하는 멀티플렉서를 구비함을 특징으로 하는 클럭 동기화 장치.
  5. 제 4 항에 있어서, 상기 복수개의 위상합성부는
    인접한 위상을 갖는 2개의 다중위상신호가 하나의 위상합성부의 입력으로 입력됨을 특징으로 하는 클럭 동기화 장치.
KR10-2001-0036270A 2001-06-25 2001-06-25 클럭 동기화 장치 KR100400318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036270A KR100400318B1 (ko) 2001-06-25 2001-06-25 클럭 동기화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036270A KR100400318B1 (ko) 2001-06-25 2001-06-25 클럭 동기화 장치

Publications (2)

Publication Number Publication Date
KR20030000477A KR20030000477A (ko) 2003-01-06
KR100400318B1 true KR100400318B1 (ko) 2003-10-01

Family

ID=27710941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036270A KR100400318B1 (ko) 2001-06-25 2001-06-25 클럭 동기화 장치

Country Status (1)

Country Link
KR (1) KR100400318B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644127B1 (ko) * 2005-01-03 2006-11-10 학교법인 포항공과대학교 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
KR100728301B1 (ko) * 2006-01-23 2007-06-13 학교법인 포항공과대학교 디지털로 제어 가능한 다중 위상 클럭 발생기
KR100811276B1 (ko) * 2006-12-29 2008-03-07 주식회사 하이닉스반도체 지연고정루프회로

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232740A (ja) * 1993-02-02 1994-08-19 Toyo Commun Equip Co Ltd 多段階移動平均処理による弱結合発振器
JPH0897714A (ja) * 1994-09-29 1996-04-12 Toshiba Corp クロック信号発生回路
KR19990018241A (ko) * 1997-08-27 1999-03-15 구본준 디지탈 디엘엘 회로
KR19990042341A (ko) * 1997-11-26 1999-06-15 윤종용 클럭 동기 지연 회로와 결합된 지연 동기 루프(ｄｌｌ)
KR19990076165A (ko) * 1998-03-28 1999-10-15 김영환 출력 클럭의 위상 조절 장치
KR100273238B1 (ko) * 1997-11-13 2000-12-15 김영환 클럭버퍼의지연시간보상회로
KR20010064117A (ko) * 1999-12-24 2001-07-09 박종섭 록킹 시간이 빠른 지연고정루프

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232740A (ja) * 1993-02-02 1994-08-19 Toyo Commun Equip Co Ltd 多段階移動平均処理による弱結合発振器
JPH0897714A (ja) * 1994-09-29 1996-04-12 Toshiba Corp クロック信号発生回路
KR19990018241A (ko) * 1997-08-27 1999-03-15 구본준 디지탈 디엘엘 회로
KR100273238B1 (ko) * 1997-11-13 2000-12-15 김영환 클럭버퍼의지연시간보상회로
KR19990042341A (ko) * 1997-11-26 1999-06-15 윤종용 클럭 동기 지연 회로와 결합된 지연 동기 루프(ｄｌｌ)
KR19990076165A (ko) * 1998-03-28 1999-10-15 김영환 출력 클럭의 위상 조절 장치
KR20010064117A (ko) * 1999-12-24 2001-07-09 박종섭 록킹 시간이 빠른 지연고정루프

Also Published As

Publication number Publication date
KR20030000477A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
US5489864A (en) Delay interpolation circuitry
KR100486268B1 (ko) 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
JP4667196B2 (ja) 位相調整回路
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
JP2004328721A (ja) 遅延固定ループ回路
US7940095B2 (en) Semiconductor memory device and method for driving the same
US6407606B1 (en) Clock generating apparatus
US20050242855A1 (en) Delay locked loop circuit
US7605624B2 (en) Delay locked loop (DLL) circuit for generating clock signal for memory device
US6670835B2 (en) Delay locked loop for controlling phase increase or decrease and phase control method thereof
KR100839499B1 (ko) 딜레이 제어 장치 및 방법
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
KR101222064B1 (ko) 반도체 집적회로의 지연고정루프 및 그의 구동방법
KR20040091975A (ko) Ｄｌｌ 회로
KR100400318B1 (ko) 클럭 동기화 장치
KR100917539B1 (ko) 동기화 시스템과 동기화 방법 및 시스템
KR100791001B1 (ko) 카스 레이턴시 회로 및 이를 구비하는 반도체 메모리 장치
JPWO2009069244A1 (ja) 送信方法および送信装置
KR101628160B1 (ko) 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법
US6788127B2 (en) Circuit for variably delaying data
JP4558458B2 (ja) 位相同期回路
JP5495779B2 (ja) 送信装置および通信システム
KR101027347B1 (ko) 지연고정루프 회로
KR100902049B1 (ko) 주파수 조정 장치 및 이를 포함하는 ｄｌｌ 회로
KR100644060B1 (ko) 직접형 주파수 합성기용 지터 감쇄기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee