KR100374348B1

KR100374348B1 - 교환기에 있어서 타이밍 모듈개선회로

Info

Publication number: KR100374348B1
Application number: KR10-2000-0038679A
Authority: KR
Inventors: 이준휘
Original assignee: 삼성전자주식회사
Priority date: 2000-07-06
Filing date: 2000-07-06
Publication date: 2003-03-04
Also published as: KR20020004616A

Abstract

본 발명은 다수의 입력 기준클럭을 수신함과 동시에 시스템 클럭에 동기된 분주 주파수를 클럭 드라이버를 사용하여 다수의 시스템 클럭 분주 주파수를 응용 블럭에 전송하여 응용 블럭의 기능 추가에 유연성을 더하여 주는 개선된 타이밍 회로를 제공하기 위하여 선택단(A,B,C,D)의 입력을 받으며, 상기 교환기의 타이밍 제어를 위하여 입력되는 주파수에 따라 몇 분주를 해야 할 것인지에 대한 명령어를 발생하고, 주파수차에 대한 경보신호와 연산결과 값의 저장을 위한 제어와 디지탈에서 아나로그변환에 따른 제어를 하는 제어부와,복수의 외부입력 클럭중 하나를 선택하기 위한 선택단(A,B,C,D)를 가지며,상기 선택단(A,B,C,D)의 입력에 따라 다수 외부의 입력중 하나를 선택하는 선택부와, 상기 선택부에서 선택된 클럭을 받아 상기 제어부의 제어 명령에 의하여 소정의 주파수로 분주하며 궤환되는 주파수와 위상차를 검출하는 위상차 검출 및 분주기와, 상기 제어부에서 산출된 위상차 검출 및 분주기의 발생 위상오차 값을 저장하는 메모리와, 상기 제어부에서 상기 메모리부의 위상 오차값을 아나로그값으로 변환하여 전압으로 발생하는 디지탈/아나로그변환부와, 상기 디지탈/아나로그변환부의 출력전압에 의하여 발진하는 발진부와,상기 발진부의 출력을 1차로 4분주하여 시스템 클럭을 발생하며. 2차로 n분주하여 응용블럭의 클럭으로 사용토록 되어 있다.

Description

교환기에 있어서 타이밍 모듈개선회로{IMPROVE CIRCUIT FOR TIMEING MODULE IN EXCHANGER}

본 발명은 교환기에 있어서 망동기를 위한 타이밍 모듈회로에 관한것으로, 특히 다중 입출력부를 이용하며 시스템 클럭 이외의 중요클럭에 대한 스큐(Skew)를 감소시키면서 외부클럭을 확장시키도록 개선시키는 교환기의 타이밍 모듈개선회로에 관한것이다.

일반적으로 교환기와 교환기가 상호 연결 구성되는 통신망에서 모든 교환기는 필수적으로 통신망간의 타이밍 동기화를 위한 망동기 보드가 실장된다. 종래의 사용되어 왔던 타이밍 동기화를 위한 망동기 보드는 도 1의 예가 사용되어 왔다.종래의 타이밍 동기화 모듈은 제1멀티플렉셔(103)에서 2개의 외부 기준 클럭단(EREF1,2)의 클럭중 하나를 선택하게 된다. 상기 제1멀티플렉셔(103)에서 선택된 신호는 주파수비교기(105)에서 비교하여 차를 검출한다. 상기 주파수 비교기(105)의 차의 신호는 디지탈/아나로그 변환기(DAC)조정회로(107)에서 상기 위상차에 따른 보정값으로 디지탈량으로 산출한다. 상기 디지탈/아나로그 변환기(DAC)조정회로(107)의 출력은 디지탈/아나로그 변환기(DAC)(111)에서 아나로그 전압값으로 변환하여 제1발진부(115)에 제공되어 소정의 기준 주파수(19.44MHZ)가 발진토록 하되, 기준 클럭에 맞추도록 하기 위하여 주파수비교기(105)에 인가되어 PLL제어가 되도록 한다. 상기 주파수비교기(105)에서 기준 클럭에 맞는 주파수로 고정된 감지신호는 오아게이트(119)를 출력되어 상태를 알리도록 되어있다. 그러나 주파수 비교기(105),디지탈/아나로그변환기(DAC)조정회로(107),디지탈/아나로그변환기(DAC)(111),제1발진부(115)중 어느 하나가 고장 일때는 FIFO(113)를 제어하여 저장된 기준값에 의하여 제2발진부(117)를 제어하여 소정의 주파수를 발생하도록 하며, 제2멀티플렉셔(104)를 제어하여 제2발진부(117)의 출력이 선택되도록 한다. 즉,정상일때는 제1발진부(115)의 발진 출력이 선택되고, 비정상일때는 제2발진부(117)의 발진 출력이 선택되도록 한다.상기한 예로 제1멀티플렉셔(101)에서 어느 하나의 외부기준클럭단(EREF1)의 클럭을 수신하여 정상적으로 PLL회로로 구성되어 동작되다가(수신종속상태) 외부기준클럭이 모두 절단되어 제1멀티플렉셔(101)로 입력이 없을시 디코더(101)로 이에 대한 정보를 인가하여 홀드오버(Hold Over)신호를 발생하여 오아게이트(119)로 인가된다.한편 디지탈/아나로그변환조정회로(107)에서 디지탈/아나로그변환기(111)로 전달되던 값을 피포(FIFO)(113)에 쌓아 두웠다가 마지막에 디지탈/아나로그변환기(111)에 쓰여진 값을 그대로 디지탈/아나로그변환기(111)에 인가되도록 한다. 이때 제1발진부(115)는 수신종속상태에서 마지막에 인가된 디지탈/아나로그변환기(111)의 값으로 계속 발생하게 되어 시스템클럭의 비정상적인 상태를 최소화 시킬수 있다. 상기 제어부(100)에서 발생되는 신호는 제1,2멀티플렉셔(101,104) 또는 디코더(101)에 제공되어 외부 또는 출력기준클럭을 선택토록 하거나 상태신호를 발생하도록 하는데 있다. 예를들어, 조정전압감시부(109)에서는 디지탈/아나로그변환기(111)가 가하는 전압이 95%이상을 넘어가거나 5%미만에 도달하게 되면 경보성격의 알람이 뜨게된다. 또한 프리 런(FREE RUN)시나 홀드오버(HOLD OVER)시에도 알람을 발생시키게 된다. 그러나 상기 구조에서는 입력기준클럭이 2개로 한정되어 있어, 2개 이상의 입력기준클럭을 수신하고자 할때에는 타이밍 모듈 앞에 별도의 로직이 필요하며, 또한 출력단에서는 19.44MHZ이외의 시스템 클럭과 동기된 클럭이 필요할때도 별도의 분주기나 주파수 합성기를 설치하여 원하는 주파수를 얻게된다. 이는 응용블럭이나 가입자 블럭,제어계 블럭의 보드마다 클럭 관련 회로를 삽입하게 되어 응용블럭보드의 여유 면적을 줄이는 문제점이 있다.

따라서 본 발명의 목적은 다수의 입력 기준클럭을 수신함과 동시에 시스템 클럭에 동기된 분주 주파수를 클럭 드라이버를 사용하여 응용블럭보드의 여유면적을 늘리고, 다수의 시스템 클럭 분주 주파수를 응용 블럭에 전송하여 응용 블럭의 기능 추가에 유연성을 더하여 주는 개선된 타이밍 회로를 제공함에 있다.본 발명의 다른 목적은 다양한 외부의 기준클럭을 동시에 수신하므로써 홀드 오버로 빠지는 경우를 줄여 기준클럭소스가 불량하더라도 수신종속모드로 운용하는 시간이 늘어나며, 디지탈 시그날 프로세서를 사용함으로써 기준클럭의 타이밍 모듈이 전원인가 시에도 빨리 추적할수 있는 타이밍 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 선택단(A,B,C,D)의 입력을 받으며 상기 교환기의 타이밍 제어를 위하여 입력되는 주파수에 따라 몇 분주를 해야 할 것인지에 대한 명령어를 발생하며 주파수차에 대한 경보신호와 연산결과 값의 저장을 위한 제어와 디지탈에서 아나로그변환에 따른 제어를 하는 제어부와,복수의 외부입력 클럭중 하나를 선택하기 위한 선택단(A,B,C,D)를 가지며,상기 선택단(A,B,C,D)의 입력에 따라 다수 외부의 입력중 하나를 선택하는 선택부와, 상기 선택부에서 선택된 클럭을 받아 상기 제어부의 제어 명령에 의하여 소정의 주파수로 분주하며 궤환되는 주파수와 위상차를 검출하는 위상차 검출 및 분주기와, 상기 제어부에서 산출된 위상차 검출 및 분주기의 발생 위상오차 값을 저장하는 메모리와, 상기 제어부에서 상기 메모리부의 위상 오차값을 아나로그값으로 변환하여 전압으로 발생하는 디지탈/아나로그변환부와, 상기 디지탈/아나로그변환부의 출력전압에 의하여 발진하는 발진부와,상기 발진부의 출력을 1차로 4분주하여 시스템 클럭을 발생하며. 2차로 n분주하여 응용블럭의 클럭으로 사용하는 1,2차분주부로 구성된다.

도 1은 종래의 교환기에서 망동기를 위한 타이밍 모듈회로도

도 2는 본 발명의 실시예에 따른 다양한 입출력 특성을 갖는 타이밍 모듈회로도

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 다양한 입출력 특성을 나타내는 타이밍 모듈회로도이다.

입력되는 주파수에 따라 몇 분주를 해야 할 것인지에 대한 명령어를 발생하며 주파수차에 대한 경보신호와 연산결과 값의 저장을 위한 제어와 디지탈에서 아나로그변환에 따른 제어를 하는 디지탈시그날프로세서(200)와,

외부 기준클럭소스에서 나오는 2개의 클럭과 가입자 보드에서 TTL레벨로 입력되는 다수의 기준 클럭중(EREF1-EREF4)에서 하나의 입력을 선택하는 멀티플렉셔(201)와,

상기 멀티플렉셔(201)에서 선택된 신호와 궤환되는 발진신호로 부터 위상차를 검출하며 상기 디지탈시그날프로세서(200)에 몇 분주를 해야 하는지에 대한 명령어로 부터 입력되는 기준클럭의 주파수를 분주하는 위상검출기및 분주회로(203)와,

상기 디지탈시그날프로세서(200)의 연산결과 값을 저장하는 램(RAM)(211)와,

상기 디지탈시그날프로세서(200)의 연산결과값을 아나로그량으로 변환하는 디지탈/아나로그변환부(204)와,

상기 디지탈/아나로그변환부(204)의 출력으로 부터 소정의 주파수를 발진하는 발진부(205)와, 상기 발진부(205)의 출력 주파수를 1차로 분주하여 시스템클럭 19,44MHZ를 발생하는 1차분주부(207)와,

상기 1차분주부(207)의 출력으로 부터 2차로 분주하여 응용블럭에 필요한 로컬 클럭을 발생하는 2차분주부 및 합성부(207)로 구성된다.

따라서 본 발명의 일 실시예를 도 2를 참조하여 상세히 설명하면,

멀티플렉셔(201)는 14개의 외부클럭(EREF1-EREF14)중의 하나를 입력클럭으로 선택단(A,B,C,D)의 선택신호에 따라 결정된다. 예를 들어, 외부기준 클럭으로8,4KHZ이고, 가입자의 클럭에서 들어오는 라인 타이밍은 2.048 또는 1.544 또는 19.44MHZ이다. 상기 멀티플렉셔(201)에서 선택된 입력 클럭은 위상검출기 및 분주회로(203)와 디지탈시그날프로세서(200)에 입력되며, 상기 위상검출기 및 분주회로(203)에서는 궤환되는 신호와 위상차를 비교하며, 상기 디지탈시그날프로세서(200)는 입력 주파수로 부터 어떤 종류의 클럭이므로 몇 분주를 해야 하는지를 위상 검출기 및 분주회로(203)로 알려주어 위상검출기 및 분주회로(203)에서 입력클럭을 해당 분주비로 분주하도록 한다. 상기 분주된 클럭은 발진부(205)에서 발생된 클럭(77.76MHZ)과 위상검출기 및 분주회로(203)에서 비교하여 오차값을 디지탈시그날프로세서(200)로 알려준다. 상기 디지탈 시그날 프로세서(200)는 위상검출기 및 분주회로(203)가 출력하는 위상 오차값을 램(211)에 쌓아 두웠다가 초기 발진시에는 1.014sec마다 발진부(205)가 에이징(Ageing)이 되면 8.192sec마다 합산하여 평균값을 찾아 디지탈/아나로그변환부(204)에 인가해줄 값을 산출해낸다. 상기 디지탈/아나로그변환부(204)의 출력은 발진부(205)에 제공되어 77.76MHZ를 발생한다. 상기 발진부(205)의 출력은 1차분주부(207)에서 4분주하여 시스템클럭 19.44MHZ를 발생하고, 2차로 2차분주부 및 합성부(209)에서 필요한 해당 n 분주 하거나 주파수를 합성하여 가입자 블럭에 필요한 로컬 클럭을 발생한다. 상기 1,2차분주의 소스를 77.76MHZ를 이용하므로 시스템의 듀티 레이트가 좋아 시스템의 안정도가 향상되고,가입자 블럭에서 사용하는 로컬 클럭을 타이밍 모듈에서 발생시켜 줌으로써 가입자 보드에 다른 기능을 넣을수 있는 발생되고, 하나의 소스를 사용 하므로 가입자 보드간에 인터페이싱이 안정화 된다.

상술한 바와같이 다수의 입력 기준클럭을 수신함과 동시에 시스템 클럭에 동기된 분주 주파수를 클럭 드라이버를 사용하여 응용 블록 보드의 여유면적을 늘리며, 또한 다양한 외부의 기준클럭을 동시에 수신하므로써 홀드 오버로 빠지는 경우를 줄여 기준클럭소스가 불량하더라도 수신종속모드로 운용하는 시간이 늘어나는 장점이 있으며, 디지탈 시그날 프로세서를 사용함으로써 기준클럭의 타이밍 모듈이 전원인가 시에도 빨리 추적할수 있는 이점이 있다.

Claims

삭제
교환기의 타이밍 모듈회로에 있어서,

상기 교환기의 타이밍 제어를 위하여 입력되는 주파수에 따라 몇 분주를 해야 할 것인지에 대한 명령어를 발생하며 주파수차에 대한 경보신호와 연산결과 값의 저장을 위한 제어와 디지탈에서 아나로그변환에 따른 제어를 하는 디지탈시그날프로세서(200)와,

외부 기준클럭소스에서 나오는 2개의 클럭과 가입자 보드에서 TTL레벨로 입력되는 다수의 기준 클럭중(EREF1-EREF4)에서 하나의 입력을 선택하는 멀티플렉셔(201)와,

상기 멀티플렉셔(201)에서 선택된 신호와 궤환되는 발진신호로 부터 위상차를 검출하며 상기 디지탈시그날프로세서(200)에 몇 분주를 해야 하는지에 대한 명령어로 부터 입력되는 기준클럭의 주파수를 분주하는 위상검출기및 분주회로(203)와,

상기 디지탈시그날프로세서(200)의 연산결과 값을 저장하는 램(RAM)(211)와,

상기 디지탈시그날프로세서(200)의 연산결과값을 아나로그량으로 변환하는 디지탈/아나로그변환부(204)와,

상기 디지탈/아나로그변환부(204)의 출력으로 부터 소정의 주파수를 발진하는 발진부(205)와, 상기 발진부(205)의 출력 주파수를 1차로 분주하여 시스템클럭 19,44MHZ를 발생하는 1차분주부(207)와,

상기 1차분주부(207)의 출력으로 부터 2차로 분주 또는 합성하여 응용블럭에 가입자블럭에 필요한 로컬 클럭을 발생하는 2차분주부 및 합성부(207)로 구성됨을 특징으로 하는 교환기에 있어서 타이밍 모듈개선회로.
제2항에 있어서, 상기 디지탈 시그날 프로세서(200)의 출력단에 프리런이나 홀드오버에서 경보신호가 발생시 경보 또는 표시하는 표시부(210)를 더 추가함을 특징으로 하는 교환기에 있어서 타이밍 모듈개선회로.