KR20000050451A - 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 - Google Patents
앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 Download PDFInfo
- Publication number
- KR20000050451A KR20000050451A KR1019990000344A KR19990000344A KR20000050451A KR 20000050451 A KR20000050451 A KR 20000050451A KR 1019990000344 A KR1019990000344 A KR 1019990000344A KR 19990000344 A KR19990000344 A KR 19990000344A KR 20000050451 A KR20000050451 A KR 20000050451A
- Authority
- KR
- South Korea
- Prior art keywords
- programming
- voltage
- fuse
- unit
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 고가의 레이저 장비를 이용하여 퓨즈에 불량 메모리 셀을 리던던시 셀로 프로그래밍하는 방식을 개선하기 위해 전기적으로 프로그래밍되는 앤티퓨즈를 갖는 리페어 회로에 있어서, 고전압을 이용한 프로그래밍방식으로 간단하면서도 확실하게 앤티퓨즈에 프로그래밍할 수 있는 장치를 제공하므로써 패키지 후에도 리페어 공정을 수행할 수 있다. 본 발명에 따른 프로그래밍장치는 프로그래밍 구동신호에 응답하여 앤티퓨즈의 어느 한 전극에 고전압의 프로그래밍 전원을 공급하는 제 1스위치와, 불량 메모리 셀의 어드레스 신호에 응답하여 앤티퓨즈의 다른 전극에 접지 전압을 공급하는 제 2스위치를 갖으며 제 1스위치 및 제 2스위치를 통해서 인가된 전압차로 앤티퓨즈의 절연막을 단락시켜 프로그래밍하는 프로그래밍부와, 프로그래밍 동작 이전에 인에이블신호에 응답하여 상기 제 1스위치와 앤티퓨즈가 연결된 노드에 전원전압을 인가해서 이 노드의 전압을 프리챠지시키며 프로그래밍 동작중 상기 노드의 걸리는 고전압을 차단하는 제 1프로그래밍 보호부와, 프로그래밍 전원에 응답하여 상기 노드에 전원전압을 인가하며 프로그래밍 동작중 상기 노드에 걸리는 고전압을 차단하는 제 2프로그래밍 보호부와, 프로그래밍 동작후 앤티퓨즈의 프로그래밍 상태에 따른 신호와 어드레스 신호를 논리조합하여 해당 리던던시 셀들로의 교체를 위한 출력신호를 발생하는 출력부를 포함한다
Description
본 발명은 반도체 메모리장치의 리페어회로에 관한 것으로서, 특히 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 하부전극/절연막/상부전극으로 구성된 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 메모리의 여분 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 여분 메모리 셀로 치환시킨다. 이 리페어회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 여분 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 여분 셀의 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식, 레이저 빔으로 접합부를 단락시키는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다.
그러나, 레이저 방식의 프로그래밍 방법은 별도의 불량 셀을 러던던시 셀로 교체하기 위한 고가의 레이저 장비를 이용한 리페어 공정이 필요하며, 제조 공정 중에 퓨즈 윈도우(window) 공정을 실시하여 퓨즈를 절단하고자 하는 부분에 레이저를 조사하여 프로그래밍을 실시하고 패시베이션 공정을 실시하기 때문에 리페어 공정이 복잡하며 번거러운 문제점이 있었다.
이러한 문제점을 해결하기 위해 프로그램가능한 로직 어레이, 프로그램가능한 로직 소자, 프로그램가능한 ROM 및 DRAM 등의 반도체 메모리장치는 패키지 레벨에서도 간단하게 프로그래밍할 수 있는 앤티퓨즈를 구비하게 되었는데, 이 앤티퓨즈는 프로그램시 통상의 커패시터 구조와 유사하게 하부전극/절연막/상부전극로 구성되어 있으며 상기 전극에 인가되는 전압차인 프로그래밍 전압(약 8∼11V)에 따라 절연막을 절연파괴시켜 두 전극을 단락된 상태(on state)로 만드는 스위치 역할을 한다.
그러므로, 본 발명의 목적은 상기와 같은 앤티퓨즈를 갖는 리페어회로 내에서 안정된 프로그래밍 전압을 앤티퓨즈에 공급할 수 있는 프로그래밍장치를 구비함으로써 고가의 레이저 장비를 사용하지 않고서도 고전압을 이용한 전기적 프로그래밍 방식에 의해 불량 메모리 셀을 리던던시 셀로 교체하기 위한 리페어 공정이 확실하며 간단한 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로를 제공함에 있다.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그래밍장치를 나타낸 회로도,
도 2는 도 1에 도시된 앤티퓨즈의 프로그래밍장치의 시뮬레이션 결과에 따른 입/출력신호들의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 프로그래밍부
20: 앤티퓨즈
30: 제 1프로그래밍 보호부
40: 제 2프로그래밍 보호부
50: 출력부
상기 목적을 달성하기 위하여 본 발명은 앤티퓨즈의 프로그래밍장치를 구성함에 있어서, 프로그래밍 구동신호에 응답하여 앤티퓨즈의 어느 한 전극에 고전압의 프로그래밍 전원을 공급하는 제 1스위치와, 불량 메모리 셀의 어드레스 신호에 응답하여 앤티퓨즈의 다른 전극에 접지 전압을 공급하는 제 2스위치를 갖으며 제 1스위치 및 제 2스위치를 통해서 인가된 전압차로 앤티퓨즈의 절연막을 단락시켜 프로그래밍하는 프로그래밍부와, 프로그래밍 동작 이전에 인에이블신호에 응답하여 상기 제 1스위치와 앤티퓨즈가 연결된 노드에 전원전압을 인가해서 이 노드의 전압을 프리챠지시키며 프로그래밍 동작중 상기 노드의 걸리는 고전압을 차단하는 제 1프로그래밍 보호부와, 프로그래밍 전원에 응답하여 상기 노드에 전원전압을 인가하며 프로그래밍 동작중 상기 노드에 걸리는 고전압을 차단하는 제 2프로그래밍 보호부와, 프로그래밍 동작후 앤티퓨즈의 프로그래밍 상태에 따른 신호와 어드레스 신호를 논리조합하여 해당 리던던시 셀들로의 교체를 위한 출력신호를 발생하는 출력부를 구비한다.
바람직하게 본 발명에 따른 프로그래밍 동작은 프로그래밍부 및 제 2프로그래밍 보호부에 입력되는 프로그래밍 전원을 전원전압보다 높은 고전압으로 인가하는 제 1프로그램 단계와 전원전압 내지 고전압의 프로그램보다 소정 레벨 낮으며 전류량이 큰 전압을 인가하는 제 2프로그램 단계로 나누어 실시하도록 한다.
그리고, 상기 제 1프로그래밍 보호부는 인에이블 신호에 의해 구동되어 전원전압 내지 접지 전압을 공급하는 제 1전압공급부와, 제 1전압공급부의 출력단과 상기 제 1스위치와 앤티퓨즈의 노드 사이에 연결되며 전압공급부의 출력단에 게이트가 연결되어 있는 제 1트랜지스터가 구비되도록 하며, 제 2프로그래밍 보호부는 상기 제 1스위치와 앤티퓨즈가 연결된 노드와 상기 출력부 사이에서 프로그래밍 구동신호에 의해 구동되어 전원전압을 공급하는 제 2전압공급부와, 프로그래밍 전원에 응답하여 프로그래밍 동작이 완료된 후 액티브되어 제 2전압공급부로부터 인가된 전압을 상기 제 1스위치와 앤티퓨즈가 연결된 노드로 인가하는 제 2트랜지스터가 구비되도록 한다.
또한, 본 발명에서 이용되는 프로그래밍 전원은 프로그램 초기 동작시 인에이블 신호의 하강 에지에 응답하여 전원전압 크기의 하이 레벨을 유지하다가 제 1프로그램 단계시 상기 전원전압보다 높은 고전압으로 천이하며 제 2프로그램 단계시 전원전압 내지 상기 고전압보다 낮은 소정 레벨과 큰 전류를 갖도록 하는 것이 바람직하다.
본 발명에 따라서, 앤티퓨즈의 프로그래밍장치는 프로그래밍 초기에 제 1프로그래밍 보호부에서 전원전압을 상기 프로그래밍부의 제 1스위치와 앤티퓨즈의 공통 노드에 인가하여 이 노드의 전압을 프리챠지한 후, 제 1차 프로그래밍동작시 앤티퓨즈에 프로그래밍부로부터 고전압의 프로그래밍전압이 인가되어 앤티퓨즈의 절연막을 파괴시키고 동시에 이때 사용된 고전압이 다른 회로에 영향을 미치지 않도록 제 1 및 제 2프로그래밍 보호부가 상기 고전압을 차단하며, 다시 제 2차 프로그래밍 단계시 앤티퓨즈에 프로그래밍부가 전원전압과 큰 전류를 공급하여 재차 앤티퓨즈를 절연파괴하여 프로그램을 종료한다. 그러면, 출력부는 상기 앤티퓨즈의 프로그램 결과와 어드레스 신호에 따라 불량 메모리 셀을 해당 리던던시 셀로 교체하기 위한 출력신호를 출력한다.
그러므로, 본 발명은 앤티퓨즈를 갖는 리페어 회로에서 고전압을 이용한 프로그래밍방식으로 간단하면서 확실하게 앤티퓨즈에 프로그래밍할 수 있어 패키지 후에도 리페어 공정이 가능하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그래밍장치를 나타낸 회로도로서, 상기 프로그래밍 장치는 하부전극/절연막/상부전극으로 이루어지며 불량 메모리 셀을 리던던시 셀로 교체하기 위한 프로그램시 절연막이 단략되는 앤티퓨즈(20)와, 프로그래밍 구동신호(PGM)에 응답하여 앤티퓨즈(20)의 어느 한 전극에 고전압의 프로그래밍 전원(HV)을 공급하는 제 1스위치(P2)와, 어드레스 신호(A1)에 응답하여 앤티퓨즈(20)의 다른 전극에 접지 전압을 공급하는 제 2스위치(N5)를 갖는 프로그래밍부(10)와, 인에이블신호(ENB)에 응답하여 프로그래밍부(10)의 제 1스위치(P2)와 앤티퓨즈(20)가 연결된 노드(N02)에 전원전압을 인가해서 이 노드(N02)의 전압을 프리챠지시키며 프로그래밍 동작중 상기 노드(N02)의 걸리는 고전압을 차단하는 제 1프로그래밍 보호부(30)와, 프로그래밍 전원(HV)에 응답하여 상기 제 1스위치(P2)와 앤티퓨즈(20)가 연결된 노드(N02)에 전원전압을 인가하며 프로그래밍 동작중 상기 노드(N02)에 걸리는 고전압을 차단하는 제 2프로그래밍 보호부(40)와, 프로그래밍 동작후 상기 제 2프로그래밍 보호부(40)로부터 출력된 앤티퓨즈(20)의 프로그래밍 상태에 따른 신호와 어드레스 신호(A1)를 논리조합하여 해당 리던던시 셀로의 교체를 위한 출력신호(RA1)를 발생하는 출력부(50)로 구성된다.
여기서, 프로그래밍부(10)의 제 1스위치(P2)는 기판과 소스가 공통 연결된 p형 모스 트랜지스터, 제 2스위치(N5)는 n형 모스 트랜지스터이다.
그리고, 제 1프로그래밍 보호부(30)는 전원전압 단자와 접지 단자사이에 연결되며 인에이블신호(ENB)에 의해 구동되어 전원전압 내지 접지 전압을 공급하도록 피모스 및 엔모스 트랜지스터(P0,N1)를 갖는 제 1전압공급부(32)와, 제 1전압공급부(32)의 출력단(N01)과 상기 노드(N02) 사이에 연결된 제 1트랜지스터(N3)로 구성되어 있다. 여기서 제 1트랜지스터(N3)는 상기 전압공급부(32)의 출력단에 게이트가 연결되어 있으며, 기판과 드레인이 공통 연결되어 있다.
또한, 제 2프로그래밍 보호부(40)는 상기 프로그래밍부(10)의 제 1스위치(P2)와 앤티퓨즈(20)가 연결된 공통 노드(N02)와 상기 출력부(50) 사이에 위치하며 프로그래밍 구동신호(PGM)에 의해 구동되어 전원전압을 공급하는 제 2전압공급부(P6)와, 프로그래밍 전원(HV)에 의해 구동되어 상기 제 1스위치(P2)와 앤티퓨즈(20)가 연결된 공통 노드(N02)에 제 2전압공급부(P6)로부터 인가된 전압을 인가하는 제 2트랜지스터(P4)로 구성되어 있으며, 이때 제 2트랜지스터(P4)는 기판과 소스가 공통 연결되어 있다.
또한, 출력부(50)는 상기 제 2프로그래밍 보호부(40)의 제 2전압공급부(P6)의 출력단(N03)으로부터 신호를 전송받아 버퍼링하는 제 1 및 제 2인버터들(I1,I2)과, 인에이블신호(ENB)와 어드레스 신호(A1) 및 제 2인버터(I2)의 신호를 입력받아 이들 신호를 부정논리합하여 불량 어드레스 신호를 리던던시 셀로 리페어하기 위한 출력신호(RA1)를 출력하는 노어게이트(NOR)로 구성된다.
도 2는 도 1에 도시된 앤티퓨즈의 프로그래밍장치의 시뮬레이션 결과에 따른 입/출력신호들의 타이밍도이다.
상기와 같이 구성된 본 발명의 앤티퓨즈 프로그래밍장치의 작동을 도 2에 나타난 타이밍도를 참조하여 설명하면 다음과 같다.
우선, 본 발명의 앤티퓨즈 프로그래밍장치는 프로그래밍 동작이 시작되면(t1) 인에이블 신호(ENB)의 하강 에지에 응답하여 프로그램 초기 동작 시간(t1∼t2, ①)동안 프로그래밍 구동신호(PGM)가 로우 레벨로 되고 프로그래밍 전원(HV)이 앤티퓨즈의 프로그램전원(일반적으로 8V∼11V)보다 낮은 고전압, 예를 들어 전원전압(Vcc)으로 천이됨에 따라서 제 1프로그래밍 보호부(30)의 제 1전압공급부(32)의 피모스 트랜지스터(P0) 및 제 1트랜지스터(N3)가 턴온되어 상기 제 1스위치(P2)와 앤티퓨즈의 공통 노드(N02)에 전원전압(Vcc)이 인가된다. 동시에, 프로그래밍부(10)의 제 1스위치(P2)도 턴온되어 노드 N02에 전원전압이 인가된다. 그리고, 제 2프로그래밍 보호부(40)의 제 2전압 공급부(P6)가 턴온되어 노드 N03에 전원 전압이 인가되지만 제 2트랜지스터(P4)가 턴오프되기 때문에 이 노드 N03의 전원 전압은 상기 제 1스위치(P2)와 앤티퓨즈의 공통 노드 N02에 전달되지는 않는다. 그러므로, 제 1스위치(P2)와 제 1트랜지스터(N3) 및 제 2트랜지스터(P4)와 연결된 정션, 및 웰은 전원전압으로 프리챠지된다.
한편, 본 발명에 따른 앤티퓨즈의 프로그래밍장치는 프로그래밍 전원(HV)을 고전압(약 8V), 전원전압(Vcc)으로 나누어 공급함으로써 2단계의 프로그래밍 과정을 수행하는데, 이는 프로그래밍부(10)의 제 1스위치(P2)의 게이트절연막 파괴전압, 소스/드레인 정션 파괴전압을 고려하여 프로그래밍 구동신호(PGM), 즉 게이트 전압을 제 1프로그램 단계에서는 전원전압, 제 2프로그램 단계에서는 접지전압으로 공급한다.
이에, 앤티퓨즈 프로그래밍장치는 제 1프로그램 단계시(t2∼t3,②) 프로그래밍 구동신호(PGM)가 전원전압(Vcc) 내지 앤티퓨즈의 프로그램전원(일반적으로 8V∼11V)보다 낮은 고전압으로 천이하며 동시에 프로그램전원(HV)이 전원전압(Vcc)보다 높은 앤티퓨즈의 프로그램전원(여기서는 8V로 정함)으로 상승되며 어드레스 신호(A1)가 로우에서 하이레벨로 천이하면 상기 프로그래밍부(10)의 제 1스위치(P2)가 턴온되어 앤티퓨즈(20)의 전극에 8V의 고전압을 인가한다. 이때, 만일 제 1스위치(P2)의 정션 파괴전압이 7V라고 가정하고, 프로그래밍 구동신호(PGM)이 0V이며 제 1프로그래밍 보호부(30)의 제 1트랜지스터(N3)와 제 2프로그래밍 보호부(40)의 제 2트랜지스터(P4)의 각 게이트와 어느 한 정션 전압이 0V일 때 상기 제 1스위치(P2)와, 제 1트랜지스터(N3) 및 제 2트랜지스터(P4)와 연결된 정션의 전압차가 8V가 되어 전기적 파괴가 일어나 고전압의 프로그래밍전원을 제어할 수 없게 된다. 그러나, 프로그래밍 초기단계에서 제 1스위치(P2)와, 제 1트랜지스터(N3) 및 제 2트랜지스터(P4)와 연결된 정션에 미리 전원전압으로 프리챠지하였기 때문에 상기 소자들간의 전압차가 8V-Vcc로 줄어들어 보다 안정되게 전압 조정이 가능하다.
이와 동시에 프로그래밍부(10)의 제 2스위치(N5)도 턴온되어 상기 앤티퓨즈(20)의 나머지 다른 전극에 접지전압을 인가한다. 그러면 앤티퓨즈(20)는 양전극에 걸리는 전압차가 약 8V가 되어 전극 사이의 절연막이 절연파괴된다. 이때, 프로그래밍부(10)에 공급되는 프로그래밍전원(HV)이 고전압에 작은 전류 특성을 갖고 있다면 절연파괴정도는 크지 않기 때문에 앤티퓨즈(20)의 저항 크기는 수십 ㏀밖에 되지 않으며, 결국 앤티퓨즈(20)의 전극간 전압차는 2∼3V가 된다. 또한, 제 2프로그래밍 보호부(40)는 프로그래밍 구동신호(PGM)에 의해 제 2전압공급부(P6)가 턴오프되며 프로그래밍 전원(HV)에 의해 제 2트랜지스터(P4)도 턴오프되기 때문에 결국 프로그래밍부(10)와 앤티퓨즈(20) 사이에 걸리는 고전압으로부터 출력회로를 안전하게 분리시킨다.
그 다음, 제 2프로그램 단계시(t3∼t4,③) 프로그래밍 구동신호(PGM)는 다시 로우 레벨로 천이되며 프로그래밍 전원(HV)은 고전압(8V)에서 전원전압(Vcc)으로 천이됨에 따라 다시 한번 프로그래밍부(10)를 통해서 앤티퓨즈(20)의 프로그래밍을 실시하게 된다. 이때, 프로그래밍 전원(HV)은 전원전압 크기를 갖고 있지만 제 1프로그래밍때보다 전류값을 크게 설정한 것이다. 그러므로, 앤티퓨즈(20)는 프로그래밍부(10)를 통해서 인가된 전압차에 따라 절연파괴 정도가 커지게 되며 저항값이 수백 Ω으로 줄어들게 되어 결국, 전극 사이의 전압차는 약 0V로 된다.
위와 같이 앤티퓨즈가 프로그램된 후 소정시간(t4∼t5)동안에 프로그래밍 구동신호(PGM)는 다시 하이 레벨로 천이되며 동시에 프로그래밍 전원(HV)도 로우 레벨로 천이되며 동시에 어드레스 신호는 계속 하이레벨로 유지되므로 제 2프로그래밍 보호부(40)의 제 2전압공급부(P6)가 턴오프되며 제 2트랜지스터(P4)가 턴온되어 상기 전압공급부(P6)로부터 인가된 전원전압은 제 2트랜지스터(P4)를 통해서 상기 제 1스위치(P2)와 앤티퓨즈(20)가 연결된 노드 N02에 전달된다. 이때, 앤티퓨즈(20)는 프로그램된 상태이므로 상기 노드 N02에 걸리는 전압은 제 2스위치(N5)를 통해서 접지단자로 빠져나간다.
이에 따라, 상기 노드 N02, N03의 전압이 0V이므로 출력부(50)는 로우 레벨의 신호를 입력받아 제 1 및 제2 인버터(I1,I2)를 통해서 버퍼링한 후 노어게이트(NOR)에 전달한다. 이에 노어게이트(NOR)는 인에이블신호(ENB)와 제2 인버터(I2)의 출력신호 및 인버터(I3)를 거쳐 반전된 해당 어드레스 신호(A1)들을 입력받아서 논리 조합한다. 이때, 노어게이트(NOR)로 입력되는 모든 신호의 레벨은 로우레벨이므로 출력신호(RA1)는 하이레벨이 된다. 그러므로, 앤티퓨즈의 프로그래밍장치는 출력부(50)를 통해서 얻어진 신호(RA1)에 의해서 어드레스 신호(A1)에 해당하는 메모리 셀들이 상기 어드레스 신호(RA1)에 해당하는 리던던시 셀들로 대체하게 된다.
상기한 바와 같이 본 발명은, 고가의 레이저 장비를 이용하여 퓨즈에 불량 메모리 셀을 리던던시 셀로 프로그래밍하는 방식을 개선하고자 리페어 회로에 앤티퓨즈로 대체하며 고전압을 이용한 프로그래밍방식으로 간단하면서 확실하게 앤티퓨즈에 프로그래밍할 수 있어 패키지 후에도 리페어 공정이 가능하다.
이로인해, 칩의 생산량을 증가시킬 수 있으며, 또한 고가의 레이저 장비가 필요하지 않기 때문에 리페어 공정 비용을 줄일 수 있다.
Claims (8)
- 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 하부전극/절연막/상부전극으로 구성된 앤티퓨즈를 갖는 리페어회로에 있어서,프로그래밍 구동신호에 응답하여 상기 앤티퓨즈의 어느 한 전극에 고전압의 프로그래밍 전원을 공급하는 제 1스위치와, 불량 메모리 셀의 어드레스 신호에 응답하여 상기 앤티퓨즈의 다른 전극에 접지 전압을 공급하는 제 2스위치를 갖으며 상기 제 1스위치 및 제 2스위치를 통해서 인가된 전압차로 상기 앤티퓨즈의 절연막을 단락시켜 프로그래밍하는 프로그래밍부;프로그래밍 동작 이전에 인에이블신호에 응답하여 상기 프로그래밍부의 제 1스위치와 앤티퓨즈가 연결된 노드에 전원전압을 인가해서 이 노드의 전압을 프리챠지시키며 프로그래밍 동작중 상기 노드의 걸리는 고전압을 차단하는 제 1프로그래밍 보호부;상기 프로그래밍 전원에 응답하여 상기 노드에 전원전압을 인가하며 프로그래밍 동작중 상기 노드에 걸리는 고전압을 차단하는 제 2프로그래밍 보호부; 및프로그래밍 동작후 상기 제 2프로그래밍 보호부를 거쳐서 출력된 앤티퓨즈의 프로그래밍 상태에 따른 신호와 어드레스 신호를 논리조합하여 해당 리던던시 셀들로의 교체를 위한 출력신호를 발생하는 출력부를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 프로그래밍 동작은상기 프로그래밍 전원을 전원전압보다 높은 고전압으로 인가하는 제 1프로그램 단계와 상기 전원전압 내지 고전압의 프로그램보다 소정 레벨 낮으며 전류량이 큰 전압을 인가하는 제 2프로그램 단계로 나누어 실시하는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 프로그래밍부의 제 1스위치는p형 모스 트랜지스터로 구성되며 상기 트랜지스터의 기판과 소스가 공통 연결된 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 프로그래밍부의 제 2스위치는n형 모스 트랜지스터로 구성된 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 제 1프로그래밍 보호부는인에이블 신호에 의해 구동되어 전원전압 내지 접지 전압을 공급하는 제 1전압공급부; 및상기 제 1전압공급부의 출력단과 상기 프로그래밍부의 제 1스위치와 앤티퓨즈의 노드 사이에 연결되며 상기 전압공급부의 출력단에 게이트가 연결되어 있는 제 1트랜지스터를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 제 2프로그래밍 보호부는상기 프로그래밍부의 제 1스위치와 앤티퓨즈가 연결된 노드와 상기 출력부 사이에서 프로그래밍 구동신호에 의해 구동되어 전원전압을 공급하는 제 2전압공급부; 및프로그래밍 전원에 응답하여 프로그래밍 동작이 완료된 후 액티브되어 상기 제 2전압공급부로부터 인가된 전압을 상기 제 1스위치와 앤티퓨즈가 연결된 노드로 인가하는 제 2트랜지스터를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 프로그래밍 구동신호는프로그램 초기 동작시 인에이블 신호의 하강 에지에 응답하여 로우 레벨을 유지하다가 제 1프로그램 단계시 하이 레벨로 천이하며 제 2프로그램 단계시 다시 로우 레벨로 천이되는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
- 제 1항에 있어서, 상기 프로그래밍 전원은프로그램 초기 동작시 인에이블 신호의 하강 에지에 응답하여 전원전압 크기의 하이 레벨을 유지하다가 제 1프로그램 단계시 상기 전원전압보다 높은 고전압으로 천이하며 제 2프로그램 단계시 전원전압 내지 상기 고전압보다 낮은 소정 레벨과 큰 전류를 갖는 것을 특징으로 하는 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0000344A KR100519513B1 (ko) | 1999-01-09 | 1999-01-09 | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0000344A KR100519513B1 (ko) | 1999-01-09 | 1999-01-09 | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000050451A true KR20000050451A (ko) | 2000-08-05 |
| KR100519513B1 KR100519513B1 (ko) | 2005-10-07 |
Family
ID=19570900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0000344A KR100519513B1 (ko) | 1999-01-09 | 1999-01-09 | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100519513B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388462B1 (ko) * | 2001-05-25 | 2003-06-25 | 주식회사 하이닉스반도체 | 리던던시 회로 |
| US7161407B2 (en) | 2003-12-09 | 2007-01-09 | Samsung Electronics Co., Ltd. | Fuse circuit with controlled fuse burn out and method thereof |
| CN112242378A (zh) * | 2019-07-16 | 2021-01-19 | 南亚科技股份有限公司 | 熔断反熔丝元件的方法 |
-
1999
- 1999-01-09 KR KR10-1999-0000344A patent/KR100519513B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388462B1 (ko) * | 2001-05-25 | 2003-06-25 | 주식회사 하이닉스반도체 | 리던던시 회로 |
| US7161407B2 (en) | 2003-12-09 | 2007-01-09 | Samsung Electronics Co., Ltd. | Fuse circuit with controlled fuse burn out and method thereof |
| CN112242378A (zh) * | 2019-07-16 | 2021-01-19 | 南亚科技股份有限公司 | 熔断反熔丝元件的方法 |
| CN112242378B (zh) * | 2019-07-16 | 2024-05-10 | 南亚科技股份有限公司 | 熔断反熔丝元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100519513B1 (ko) | 2005-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376265B1 (ko) | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 | |
| US6469923B1 (en) | Semiconductor device with programming capacitance element | |
| US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| JPS63217821A (ja) | 半導体集積回路 | |
| KR970010645B1 (ko) | 집적반도체 기억장치의 용장성 디코더 | |
| TW544688B (en) | Semiconductor memory device | |
| KR100307341B1 (ko) | 가용성셀및가용성셀어레이 | |
| JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
| KR100519513B1 (ko) | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 | |
| US6456546B2 (en) | Repair circuit using antifuse | |
| GB2349249A (en) | Repair circuit of a semiconductor memory device | |
| JP3952259B2 (ja) | 半導体メモリ装置の欠陥アドレス貯蔵回路 | |
| JP2003152087A (ja) | 半導体集積回路のレーザトリミングヒューズ検出装置およびその方法 | |
| KR100526454B1 (ko) | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 | |
| KR100434319B1 (ko) | 반도체 기억 소자의 리페어 회로 | |
| KR20020072915A (ko) | 반도체 메모리 장치의 리페어 회로 | |
| KR20000045906A (ko) | Sram의 리던던시 셀 선택회로 | |
| US8755237B2 (en) | SRAM power reduction through selective programming | |
| US20130169349A1 (en) | Anti-fuse circuit | |
| KR100739264B1 (ko) | 반도체 메모리 소자의 퓨즈 회로 | |
| KR940006921B1 (ko) | 반도체 메모리장치의 불량 메모리셀 재대치 회로 | |
| KR100780654B1 (ko) | 안티퓨즈 리페어회로 및 방법 | |
| KR100315027B1 (ko) | 반도체메모리장치의리페어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |