JP2006209946A - Ｒａｍ冗長集積回路をテストするための方法およびシステム - Google Patents

Abstract

【課題】集積回路をパッケージレベルで修復する。
【解決手段】パッケージ化されたランダムアクセスメモリ（RAM）冗長集積回路ダイ(50,62)をテストするシステム及び方法は、パッケージ化されたランダムアクセスメモリ冗長集積回路ダイの冗長RAM内の故障している要素を識別するステップ(ステップB5)と、故障している要素をパッケージ化されたランダムアクセスメモリ冗長集積回路ダイの冗長RAM内の冗長要素で置き換えるステップ(ステップB6)を含む。
【選択図】図４

Description

本発明は、集積回路の試験手段に関し、特に、パッケージ化された状態での試験手段に関する。

ランダムアクセスメモリ（ＲＡＭ）は、行と列の配列（アレイ）をなすディジタルビット記憶セルを含む。ＲＡＭ冗長集積回路（RAM redundant integrated circuit）は、ビット記憶セルの冗長な行および／または列を含むＲＡＭである冗長ＲＡＭを含む集積回路またはチップである。冗長な行または列は、テストで不合格になったＲＡＭの行または列を置き換えるために使用される。したがって、テストの際に不合格の行または列が見つかったチップは、その不合格の行または列（すなわち、不良の行または列）を良好な冗長な行または列で置き換えることによって修復されることができる。

例示的なＲＡＭ冗長集積回路の生産工程を、図１に示したステップからなるフローチャートによって示すことができる。図２と図３のブロック図は、ＲＡＭ冗長集積回路をテストするための従来の技術を例示している。図１〜図３を参照すると、ＲＡＭ冗長集積回路ダイ（またはチップ）１０は、シリコンウェーハ１２上に作成される。製造工程が完了すると、ウェーハ１２の集積回路ダイ１０を、例えばテスト信号線１６を介してテスタユニット１４に電気的に結合することができる。ステップＡ１で、ダイ１０のそれぞれのＲＡＭがウェーハレベルでテストされる。ステップＡ２で、テスタユニット（テスタ装置）１４は、ＲＡＭ内に不良の行または列を見つけた場合に、別個のレーザプログラマ（レーザプログラム手段）１８によって読み取られるファイルにプログラミングデータを出力してＲＡＭのプログラミングを実行することができる。

現在のところ、ＲＡＭ冗長集積回路ダイは、ＲＡＭの冗長な行または列を接続して不良の行または列を置き換えるために飛ばす（すなわち、溶断させる）ことができるプログラム可能なヒューズを含む。ステップＡ２で、プログラミングが、レーザ２０を制御してそのレーザビーム２２によってダイ１０の適切なヒューズを飛ばして各ＲＡＭのそれぞれの不良の行（または列）を冗長な行（または列）と置き換えるプログラマ１８によって、ウェーハレベルで達成される。ステップＡ３で、それぞれのプログラムされたダイ１０をウェーハから取り分けて、適切なパッケージ２４に配置することができる。ダイ１０の入力／出力回路をパッケージ２４の対応するピン２６に接続してＲＡＭ集積回路部品を形成する。

それぞれのパッケージ化された部品２４は、初期に不良になる可能性のある部品をふるい落とすためにステップＡ４でバーンイン期間にかけられる。典型的なバーンイン工程は、部品を高温炉３０に入れるステップを含むことができ、炉の温度は、温度コントローラ３２によって制御される。バーンイン処理中に、テスタ信号発生器４０によって、信号線３４、コネクタ３６およびリード３８を介してＲＡＭ部品２４のピン２６に高電圧信号を印加することができる。典型的なバーンイン工程は、例えば約２時間かかることがある。しかしながら、バーンイン時間は、例えば製造工程、ダイ面積、およびバーンイン電圧および温度のような因子に依存して幅広く変化する可能性があることを理解されたい。いくつかのタイプのバーンイン炉は、ＲＡＭ部品をテストするためにベクトル（すなわち、テストベクタなどのベクタ）を実行する（走らせる）電子ハードウェアを含む。バーンインで不良になる部品は、通常、電流を多く消費しすぎるか、（例えば短絡や開路などの）接続不良を有することが見つかった部品である。そのような不良部品は、パッケージテストまで達しない場合がある。

バーンイン後に、パッケージ化された部品２４は、ステップＡ５でテスタ４０によって再テストされる。部品２４が、ステップＡ６で判定されたときにパッケージテストに合格した場合、部品２４は、後で顧客に出荷するために在庫される。そうでなく、部品がステップＡ６によって判定されたときにテストに不合格になった場合、その部品は廃棄される。現在の生産工程には、冗長ＲＡＭをパッケージレベルで修復または再プログラムする手順はない。したがって、バーンインまたは再テスト中に行または列がパッケージレベルで不合格であると判定された場合は、パッケージ化された部品全体が廃棄されるが、これは、全体の生産歩留まりを低下させる。

したがって、集積回路をパッケージレベルで修復する集積回路のテスト手段が必要とされている。

本発明の１つの態様によれば、パッケージ化されたランダムアクセスメモリ（ＲＡＭ）冗長集積回路ダイをテストする方法は、前記パッケージ化された集積回路ダイの冗長ＲＡＭ内の不良素子を識別するステップと、前記不良素子を前記パッケージ化された集積回路ダイの冗長ＲＡＭ内の冗長素子と置き換えるステップとを含む（尚、以下では、「パッケージ化」を「パッケージ化された」の意味で使用している）。

図４は、本発明の１態様を具現化するのに適した例示的な生産ステップのフローチャートである。図５と図６のブロック図は、図４のフローチャートのステップと関連して使用される生産システムを例示している。図５、図６の実施形態において、シリコンウェーハ５２上に、冗長な行と列を相互接続するための電気的にプログラム可能なヒューズを備えた冗長なＲＡＭダイ５０が作成される。冗長なのは行でも列でもよいので、以下では、行と列を区別せずにＲＡＭの冗長素子と呼ぶことがある。図４〜図６を参照すると、製造工程が完了した後で、ウェーハ５２の集積回路ダイ５０を、例えばテスト信号線５６を介してテスタユニット５４に電気的に結合することができる。ステップＢ１で、ダイ５０の各ＲＡＭは、テスタユニット５４によってウェーハレベルでテストされる。ステップＢ２で、テスタユニット５４は、ＲＡＭ内の不良の行または列（素子）を見つけた場合、電気的ヒューズプログラマ機能５８にＲＡＭをプログラムするように命令することができる。

図５ではプログラマブロック５８をテスタユニット５４と別に示しているが、この図は、単に実行される機能が別であることを示しているだけであることを理解されたい。電気的ヒューズプログラマ機能５８をテスタユニット５４に組み込むことができる。したがって、テスタユニット５４を、プログラマ機能５８を介してプログラミング線６０によってウェーハ５２のダイ５０に直接結合してもよい。したがって、レーザプログラミングの実施形態と異なり、テスタユニット５４は、別個のプログラマを使用せずにＲＡＭダイ５０をプログラムすることができる。電気的にヒューズを飛ばす技術は当業者には既知である。

この実施形態では、ＲＡＭ冗長集積回路ダイ５０のプログラミングは、プログラマ機能５８とプログラミング線６０を介して直接ヒューズを飛ばすことが可能なテスタユニット５４でダイ５０に対するベクトルを走らせる（実行する）ことによって、ステップＢ２においてウェーハレベルで達成することができる。ＲＡＭダイ５０の冗長素子を接続して不良素子を置き換えるために、ヒューズは、テスタユニット５４が集積回路に印加される電圧を高くしてヒューズの構造に大きな電流を通すことによって電気的に飛ばされる（溶断される）。この大きな電流によって構造の特性が変化し、その結果、集積回路上に配置された回路が、ヒューズが飛ばされたかどうかを判定することができる。

上記のようなレーザプログラミングによってヒューズを飛ばす工程は、価値連鎖（value chain:バリューチェーン）における追加のステップならびに追加のハードウェアを使用し、一方、ヒューズを電気的に飛ばす工程は、置き換えられるダイの素子を決定するために使用されたものと同じテスタユニットを使用して達成できることに注意されたい。したがって、ウェーハレベルでヒューズを電気的に飛ばすことは、一般に、レーザビームによってヒューズを飛ばすよりもコスト効果が高いと考えられる。コストの削減の他に、電気的に飛ばされたヒューズは、レーザで飛ばされたヒューズよりも信頼性が高い傾向がある。

ステップＢ３で、それぞれのプログラムされたダイ５０をウェーハ５２から取り分けて、適切なパッケージ６２に配置することができる。ダイ５０の入力／出力回路が、パッケージ６２の対応するピン６４に接続されてＲＡＭ集積回路部品が形成される。それぞれのパッケージ化部品６２は、初期に不良になる可能性のある部品をふるい落とすために、ステップＢ４でバーンイン期間にかけられる。典型的なバーンイン工程は、部品を高温炉６６に入れるステップを含む場合があり、炉の温度は、温度コントローラ６８によって制御される。バーンイン作業中、例えば信号線７２、コネクタ７４およびリード７８を介してテスタ信号発生器７０によって、ＲＡＭ部品６２のピン６４に高電圧の信号を印加することができる。前述のように、典型的なバーンイン工程は、例えば約２時間かかることがある。バーンインステップＢ４中に、ＲＡＭの冗長素子もバーンインされるが、これは、冗長素子を選択するバーンイン中にベクトルを提供して、それらの素子にもテスト書き込みができるようにすることによって達成できることに留意されたい。代替として、冗長素子が主配列と同時にテスト書き込みされるようにＲＡＭを構成してもよい。

バーンイン後に、ステップＢ５でパッケージ化部品６２がテスタ７０によって再テストされる。部品６２がＲＡＭ内の行または列が不良であるために、ステップＢ５によってテストが不合格と判定された場合は、ステップＢ６で、パッケージ化部品６２の冗長ＲＡＭを電気的に再プログラムすることができる。ステップＢ６においてパッケージレベルで再プログラミングを行うために、電気的ヒューズプログラマ機能８０（これは、テスタユニット７０に組み込むことができる）を、例えば、信号線８２、コネクタ８４およびリード線８６によってパッケージ化部品６２のピン６４に接続することができる。テスタ７０は、パッケージ化されたダイに対して（またはそれ上で）ベクトルを実行することができ、かつ、プログラマ機能８０を介して、線８２、コネクタ８４および線８６を使用してダイ５０のヒューズを電気的に飛ばして、パッケージ６２内のＲＡＭの不良素子を冗長素子で置き換えることができる。

パッケージ化部品６２が再プログラムされると、ステップＢ７で、置換した行または列が適正に動作するかを確認するために再テストすることができる。ステップＢ６とＢ７を、パッケージ化部品６２の修復されたＲＡＭがテストに合格するか、または、全ての冗長素子が使用されかつそのパッケージ化部品が故障状態を維持し続けるまで繰り返すことができる。このようにして、パッケージ化部品６２を、冗長素子が存在する範囲で修復することができる。従って、パッケージレベルで再プログラミングすることによって、バーンイン中にＲＡＭ内の不良によって生じる歩留まり損失を回復させることができる。したがって、この方法は、生産歩留まりを高めることができる。

本発明によるパッケージ化されたランダムアクセスメモリ（RAM）冗長集積回路ダイ(50,62)をテストするシステム及び方法は、パッケージ化されたランダムアクセスメモリ冗長集積回路ダイの冗長RAM内の故障している要素を識別するステップ(ステップB5)と、故障している要素をパッケージ化されたランダムアクセスメモリ冗長集積回路ダイの冗長RAM内の冗長要素で置き換えるステップ(ステップB6)を含む。

本発明を１つ以上の実施形態との関連において説明したが、そのような提示は単なる例としてなされたことを理解されたい。したがって、本発明は、上記の実施形態によって限定されるべきでなく、本明細書に添付された特許請求の範囲の記載にしたがって、幅広い範囲のものとして解釈されるべきである。

ＲＡＭ冗長集積回路を製造するための例示的な１プロセスのステップのフローチャートである。 図１のフローチャートのステップにしたがってＲＡＭ冗長集積回路をテストするための例示的なシステムのブロック図である。 図１のフローチャートのステップにしたがってＲＡＭ冗長集積回路をテストするための例示的なシステムのブロック図である。 本発明の１つの態様による、ＲＡＭ冗長集積回路を作成するための例示的な１プロセスのステップのフローチャートである。 図４のフローチャートのステップにしたがってＲＡＭ冗長集積回路をテストするための例示的なシステムのブロック図である。 図４のフローチャートのステップにしたがってＲＡＭ冗長集積回路をテストするための例示的なシステムのブロック図である。

符号の説明

５０、６２ ダイ（またはパッケージ化された部品）
５２ ウェーハ
５４ テスタユニット
５８ プログラマ機能
７０ テスト信号発生器

Claims (10)

1. パッケージ化ランダムアクセスメモリ（ＲＡＭ）冗長集積回路ダイ（５０、６２）をテストする方法であって、
   前記パッケージ化集積回路ダイの冗長ＲＡＭ内の不良素子を識別するステップ（ステップＢ５）と、
   前記不良素子を、前記パッケージ化集積回路ダイの冗長ＲＡＭ内の冗長素子で置き換えるステップ（ステップＢ６）
   を含む、方法。
2. 前記識別するステップと置き換えるステップが繰り返される（ステップＢ７）、請求項１に記載の方法。
3. 前記識別するステップと置き換えるステップを、前記パッケージ化集積回路ダイの前記冗長ＲＡＭ内に不良素子がある限り繰り返すステップ（ステップＢ７）を含む、請求項１に記載の方法。
4. 前記識別するステップと置き換えるステップを、不良素子を置き換えるための冗長素子が前記冗長ＲＡＭ内においてなくなるまで繰り返すステップ（ステップＢ７）を含む、請求項１に記載の方法。
5. 前記置き換えるステップが、前記パッケージ化集積回路ダイの前記冗長ＲＡＭ内のヒューズを電気的に飛ばして、前記不良素子を冗長素子で置き換えるステップを含む、請求項１に記載の方法。
6. 前記置き換えるステップが、記憶セルの不良の行を、前記集積回路ダイの前記冗長ＲＡＭ内の記憶セルの冗長な行で置き換えるステップを含む、請求項１に記載の方法。
7. 前記置き換えるステップが、記憶セルの不良の列を、前記集積回路ダイの前記冗長ＲＡＭ内の記憶セルの冗長な列で置き換えるステップを含む、請求項１に記載の方法。
8. パッケージ化ランダムアクセスメモリ（ＲＡＭ）冗長集積回路ダイ（５０、６２）をテストするためのシステムであって、
   前記パッケージ化集積回路ダイに結合され、前記パッケージ化集積回路ダイの冗長ＲＡＭ内の不良素子を識別するように動作する（ステップＢ５）テスタユニット（７０）と、
   前記テスタユニットとパッケージ化集積回路ダイ（７２〜８６）に結合され、前記不良素子を前記パッケージ化集積回路ダイの前記冗長ＲＡＭ内の冗長素子で置き換えるように動作する（ステップＢ６）プログラマ（８０）
   を備える、システム。
9. 前記プログラマが、前記パッケージ化集積回路ダイの前記冗長ＲＡＭ内のヒューズを電気的に飛ばして、前記不良素子を冗長素子で置き換えるように動作する、請求項８に記載のシステム。
10. 前記プログラマが前記テスタユニットと一体である、請求項８に記載のシステム。

Images