CN111147066B - 半导体系统及其操作方法 - Google Patents

半导体系统及其操作方法 Download PDF

Info

Publication number
CN111147066B
CN111147066B CN201910833641.8A CN201910833641A CN111147066B CN 111147066 B CN111147066 B CN 111147066B CN 201910833641 A CN201910833641 A CN 201910833641A CN 111147066 B CN111147066 B CN 111147066B
Authority
CN
China
Prior art keywords
signal
semiconductor device
control signal
generate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910833641.8A
Other languages
English (en)
Other versions
CN111147066A (zh
Inventor
宋浚踊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111147066A publication Critical patent/CN111147066A/zh
Application granted granted Critical
Publication of CN111147066B publication Critical patent/CN111147066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Abstract

本申请公开了一种半导体系统及其操作方法。半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件将接收信号与原始信号进行比较，以产生驱动力控制信号。第一半导体器件还根据驱动力控制信号而使用驱动力驱动原始信号，以输出外部发送信号。第二半导体器件接收外部发送信号，以产生正信号和负信号。第二半导体器件还响应于正信号和负信号来产生恢复信号。第二半导体器件另外将恢复信号作为外部发送信号输出到第一半导体器件。

Description

半导体系统及其操作方法
相关申请的交叉引用
本申请要求2018年11月5日向韩国知识产权局提交的申请号为10-2018-0134470的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及一种半导体集成电路器件，更具体地，涉及一种半导体系统和一种操作该半导体系统的方法。
背景技术
半导体器件接收和发送电信号。随着半导体器件以越来越快的速度工作，在低功耗条件下准确地发送信号变得更加困难。
发明内容
根据本公开，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以将接收信号与原始信号进行比较以产生驱动力控制信号。第一半导体器件可以根据驱动力控制信号而使用驱动力来驱动所述原始信号，以输出外部发送信号。第二半导体器件可以接收外部发送信号，以产生正信号和负信号。第二半导体器件可以响应于所述正信号和负信号来产生恢复信号。第二半导体器件可以将恢复信号作为外部发送信号输出到第一半导体器件。
同样根据本公开，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以将接收信号与原始信号进行比较，以产生初步增益控制信号。第一半导体器件可以将原始信号输出作为外部发送信号。第一半导体器件可以将初步增益控制信号输出作为器件控制信号。第二半导体器件可以根据器件控制信号而使用增益来放大外部发送信号，以产生正信号和负信号。第二半导体器件可以响应于所述正信号和负信号来产生恢复信号。第二半导体器件可以将恢复信号作为外部发送信号输出到第一半导体器件。
进一步根据本公开，一种操作半导体系统的方法可以包括：基于测试信号来测试设置第一半导体器件和第二半导体器件；由第一半导体器件使用初始驱动力来驱动原始信号；将被驱动的原始信号作为外部发送信号发送到第二半导体器件；基于被发送到第二半导体器件的外部发送信号来产生恢复信号；将恢复信号作为外部发送信号发送到第一半导体器件；将原始信号与从第二半导体器件发送到第一半导体器件的外部发送信号进行比较；改变初始驱动力；由第一半导体器件使用被改变的驱动力来驱动原始信号；将被驱动的原始信号作为外部发送信号发送到第二半导体器件。
另外根据本公开，一种操作半导体系统的方法可以包括：基于测试信号来测试设置第一半导体器件和第二半导体器件；由第一半导体器件使用初始驱动力来驱动原始信号；将被驱动的原始信号作为外部发送信号发送到第二半导体器件；基于被发送到第二半导体器件的外部发送信号和初始增益值来产生恢复信号；将恢复信号作为外部发送信号发送到第一半导体器件；将原始信号与从第二半导体器件发送到第一半导体器件的外部发送信号进行比较；改变初始增益值；基于从第一半导体器件发送的外部发送信号和被改变的增益值来产生恢复信号；将已产生的恢复信号发送到第二半导体器件。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的主题的以上和其他方面、特征和优点。
图1是示出根据本公开的一个实施例的半导体系统的框图。
图2是示出图1中的第一发送电路的框图。
图3是示出图1中的第一控制电路的框图。
图4是示出图1中的第一放大电路的框图。
图5是示出图1中的第二控制电路的框图。
图6是示出图1中的裕量控制电路的框图。
图7是示出根据本公开的一个实施例的半导体系统的操作的示图。
图8是示出根据本公开的一个实施例的半导体系统的框图。
图9是示出图8中的第一控制电路的框图。
图10是示出图8中的第二控制电路的框图。
图11是示出图8中的第一放大电路的框图。
具体实施方式
将参考附图更详细地描述本公开的各种实施例。附图是各种实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差而导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文中示出的特定配置和形状，而是可以包括不脱离如所附权利要求中限定的本公开的精神和范围的配置和形状的偏差。
本文中参考本发明的理想化实施例的截面图和/或平面图来描述本公开。然而，本公开的实施例不应被解释为限制该新颖构思。尽管将示出和描述本公开的有限数量的可能实施例，但是本领域普通技术人员将理解，在不脱离本公开的原理和精神的情况下，可以在这些实施例中进行改变。
图1是示出根据一些实施例的半导体系统50的框图。
参考图1，半导体系统50可以包括第一半导体器件100和第二半导体器件200。
第一半导体器件100和第二半导体器件200可以包括彼此通信的电子元件。第一半导体器件100可以是主器件。第二半导体器件200可以是由第一半导体器件100控制和操作的从器件。例如，第一半导体器件100可以包括主机设备，诸如处理器。处理器可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器等。可选地，第一半导体器件100可以包括片上系统，所述片上系统具有带各种功能的处理器芯片，诸如应用处理器(AP)。
第二半导体器件200可以包括存储器。存储器可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
第一半导体器件100可以基于测试信号Test来从/向第二半导体器件200接收/发送电信号S_tr。例如，第一半导体器件100可以基于测试信号Test来将外部发送信号S_tr发送到第二半导体器件200。第一半导体器件100可以基于测试信号Test来从第二半导体器件200接收外部发送信号S_tr。
第一半导体器件100可以包括第一接收电路110、第一发送电路120和第一控制电路130。
第一接收电路110可以接收第一接收控制信号R_conA和外部发送信号S_tr以输出接收信号S_rec。当第一接收控制信号R_conA被使能时，第一接收电路110可以基于外部发送信号S_tr产生接收信号S_rec并将其输出。例如，当第一接收控制信号R_conA被使能时，第一接收电路110可以被激活。被激活的第一接收电路110可以基于外部发送信号S_tr而产生接收信号S_rec并将其输出。当第一接收控制信号R_conA被禁止时，第一接收电路110可以被去激活。
第一发送电路120可以接收第一发送控制信号T_conA、驱动力控制信号D_con和原始信号S_o以输出外部发送信号S_tr。例如，当第一发送控制信号T_conA被使能时，第一发送电路120可以被激活。相反，当第一发送控制信号T_conA被禁止时，第一发送电路120可以被去激活。第一发送电路120可以基于驱动力控制信号D_con来确定驱动力。当第一发送控制信号T_conA被使能时，第一发送电路120可以使用由驱动力控制信号D_con确定的驱动力来驱动原始信号S_o以输出外部发送信号S_tr。
第一控制电路130可以接收原始信号S_o、接收信号S_rec和测试信号Test，以输出第一发送控制信号T_conA、第一接收控制信号R_conA、驱动力控制信号D_con和器件控制信号A_con。例如，第一控制电路130可以基于测试信号Test来将第一发送控制信号T_conA与第一接收控制信号R_conA中的任意一个使能并输出。第一控制电路130可以将原始信号S_o与接收信号S_rec进行比较，以输出驱动力控制信号D_con。第一控制电路130可以将原始信号S_o与接收信号S_rec的比较信息、第一发送控制信号T_conA、第一接收控制信号R_conA和测试信号Test输出作为器件控制信号A_con。
第二半导体器件200可以接收器件控制信号A_con。第二半导体器件200可以基于器件控制信号A_con而从/向第一半导体器件100接收/发送电信号S_tr。例如，第二半导体器件200可以基于器件控制信号A_con而将外部发送信号S_tr输出到第一半导体器件100。第二半导体器件200可以基于器件控制信号A_con而从第一半导体器件100接收外部发送信号S_tr。
第二半导体器件200可以包括第二发送电路210、第二接收电路220、第二控制电路230、裕量控制电路240、开关250和参考电压发生电路260。
第二发送电路210可以接收第二发送控制信号T_conB和发送信号S_t，以输出外部发送信号S_tr。例如，当第二发送控制信号T_conB被使能时，第二发送电路210可以被激活。相反，当第二发送控制信号T_conB被禁止时，第二发送电路210可以被去激活。当第二发送电路210被第二发送控制信号T_conB激活时，第二发送电路210可以将发送信号S_t输出作为外部发送信号S_tr。
第二接收电路220可以接收第二接收控制信号R_conB和外部发送信号S_tr，以输出恢复信号S_res。例如，当第二接收控制信号R_conB被使能时，第二接收电路220可以被激活。反之，当第二接收控制信号R_conB被禁止时，第二接收电路220可以被去激活。当第二接收电路220被第二接收控制信号R_conB激活时，第二接收电路220可以将外部发送信号S_tr输出作为恢复信号S_res。
第二接收电路220可以包括第一放大电路221和第二放大电路222。
第一放大电路221可以接收第二接收控制信号R_conB和外部发送信号S_tr，以输出正信号S_p和负信号S_n。例如，当第二接收控制信号R_conB被使能时，第一放大电路221可以被激活。反之，当第二接收控制信号R_conB被禁止时，第一放大电路221可以被去激活。当第一放大电路221被第二接收控制信号R_conB激活时，第一放大电路221可以将外部发送信号S_tr的电压与参考电压Vref进行比较，以输出正信号S_p和负信号S_n。正信号S_p与负信号S_n可以是互补信号。
第二放大电路222可以接收正信号S_p和负信号S_n，以输出恢复信号S_res。例如，第二放大电路222可以将正信号S_p的电压与负信号S_n的电压彼此进行比较，以输出恢复信号S_res。
第二控制电路230可以接收器件控制信号A_con，以输出第二接收控制信号R_conB、第二发送控制信号T_conB、裕量控制信号M_con、选择信号P_c和开关控制信号S_con。例如，第二控制电路230可以基于器件控制信号A_con而将第二接收控制信号R_conB与第二发送控制信号T_conB中的任意一个使能，以将第一放大电路221与第二发送电路210中的任意一个激活。第二控制电路230可以基于器件控制信号A_con而将选择信号P_c和裕量控制信号M_con输出到裕量控制电路240。第二控制电路230可以基于器件控制信号A_con而将开关控制信号S_con输出到开关250。第二控制电路230可以对器件控制信号A_con进行解码，以将第二接收控制信号R_conB、第二发送控制信号T_conB、裕量控制信号M_con、选择信号P_c和开关控制信号S_con选择性地使能。
裕量控制电路240可以接收选择信号P_c和裕量控制信号M_con。裕量控制电路240可以基于选择信号P_c和裕量控制信号M_con来选择正信号S_p与负信号S_n中的任意一个。裕量控制电路240可以降低选中信号的电压。例如，裕量控制电路240可以基于选择信号P_c来选择正信号S_p与负信号S_n中的任意一个。然后，裕量控制电路240可以基于裕量控制信号M_con来降低选中信号的电压。
开关250可以接收开关控制信号S_con。开关250可以基于开关控制信号S_con而将第二接收电路220的输出端子与第二发送电路210的输入端子之间连接和断开连接。例如，当开关控制信号S_con被使能时，开关250可以将第二接收电路220的输出端子与第二发送电路210的输入端子连接。相反，当开关控制信号S_con被禁止时，开关250可以将第二接收电路220的输出端子与第二发送电路210的输入端子断开连接。因此，当开关控制信号S_con被使能时，作为第二接收电路220的输出信号的恢复信号S_res可以通过开关250而作为发送信号S_t被输入到第二发送电路210。
图2是示出图1中的第一发送电路120的框图。在图2中，第一发送电路120可以根据驱动力控制信号D_con而使用驱动力来驱动原始信号S_o，以输出外部发送信号S_tr。
参考图2，第一发送电路120可以包括上拉驱动电路121、下拉驱动电路122以及第一电阻R1和第二电阻R2。
上拉驱动电路121可以根据原始信号S_o而使用与驱动力控制信号D_con相对应的上拉驱动力来上拉输出节点N_out。例如，当原始信号S_o具有低电平时，上拉驱动电路121可以通过与驱动力控制信号D_con相对应的上拉驱动力来增大输出节点N_out的电压电平。
上拉驱动电路121可以包括第一输入控制晶体管组121-1和第一驱动控制晶体管组121-2。
第一输入控制晶体管组121-1可以接收原始信号S_o。第一输入控制晶体管组121-1可以包括多个第一晶体管Tr_PB，所述多个第一晶体管Tr_PB可以基于原始信号S_o而被导通或关断。每个第一晶体管Tr_PB可以包括：用于接收原始信号S_o的栅极，连接到第一驱动控制晶体管组121-2的源极，以及连接到第一电阻R1的漏极。第一晶体管Tr_PB可以包括PMOS晶体管。
第一驱动控制晶体管组121-2可以接收驱动力控制信号D_con。第一驱动控制晶体管组121-2可以包括多个第二晶体管Tr_PA，所述多个第二晶体管Tr_PA可以基于驱动力控制信号D_con而被导通或关断。每个第二晶体管Tr_PA可以包括：用于接收驱动力控制信号D_con的栅极，用于接收外部电压VDD的源极，以及连接到第一输入控制晶体管组121-1的漏极。第二晶体管Tr_PA可以包括PMOS晶体管。
下拉驱动电路122可以根据原始信号S_o而使用与驱动力控制信号D_con相对应的下拉驱动力下拉输出节点N_out。例如，当原始信号S_o具有高电平时，下拉驱动电路122可以通过与驱动力控制信号D_con相对应的下拉驱动力来增大输出节点N_out的电压电平。
下拉驱动电路122可以包括第二输入控制晶体管组122-1和第二驱动控制晶体管组122-2。
第二输入控制晶体管组122-1可以接收原始信号S_o。第二输入控制晶体管组122-1可以包括多个第三晶体管Tr_NA，所述多个第三晶体管Tr_NA可以基于原始信号S_o而被导通或关断。每个第三晶体管Tr_NA可以包括：用于接收原始信号S_o的栅极，连接到第二驱动控制晶体管组122-2的源极，以及连接到第二电阻R2的漏极。第三晶体管Tr_NA可以包括NMOS晶体管。
第二驱动控制晶体管组122-2可以接收驱动力控制信号D_CON。第二驱动控制晶体管组122-2可以包括多个第四晶体管Tr_NB，所述多个第四晶体管Tr_NB可以基于驱动力控制信号D_con而被导通或关断。每个第四晶体管Tr_NB可以包括：用于接收驱动力控制信号D_con的栅极，连接到接地端子VSS的源极，以及连接到第二输入控制晶体管组122-1的漏极。第四晶体管Tr_NA可以包括NMOS晶体管。
第一电阻R1可以具有连接到上拉驱动电路121(即，第一输入控制晶体管组121-1)的一端以及连接到输出节点N_out的另一端。
第二电阻R2可以具有连接到输出节点N_out的一端和连接到第二输入控制晶体管组122-1的另一端。外部发送信号S_tr可以从输出节点N_out输出。
在一些实施例中，第一发送电路120可以使用与可以由驱动力控制信号D_con导通的晶体管的数量相对应的驱动力来驱动原始信号S_o，以输出外部发送信号S_tr。
图3是示出图1中的第一控制电路130的框图。
参考图3，第一控制电路130可以接收测试信号Test、接收信号S_rec和原始信号S_o，以输出第一接收控制信号R_conA、第一发送控制信号T_conA、驱动力控制信号D_con和器件控制信号A_con。第一控制电路130可以基于测试信号Test而输出第一接收控制信号R_conA、第一发送控制信号T_conA、驱动力控制信号D_con和器件控制信号A_con。第一控制电路130可以根据测试信号Test来确定驱动力控制信号D_con的初始值。第一控制电路130可以根据接收信号S_rec与原始信号S_o之间的比较结果来增大或减小驱动力控制信号D_con的值。
第一控制电路130可以包括测试控制电路131、第一比较电路132、裕量检测电路133、驱动力控制信号发生电路134和器件控制信号输出电路136。
测试控制电路131可以接收测试信号Test以输出第一发送控制信号T_conA、第一接收控制信号R_conA、初步裕量控制信号M_pc、驱动力设定信号D_set和复位信号RST。例如，测试控制电路131可以基于测试信号Test来将第一发送控制信号T_conA与第一接收控制信号R_conA中的任意一个使能，以将第一接收电路110与第一发送电路120中的任意一个激活。测试控制电路131可以基于测试信号Test而输出驱动力设定信号D_set、初步裕量控制信号M_pc和复位信号RST。驱动力设定信号D_set和复位信号RST可以被输入到驱动力控制信号发生电路134。初步裕量控制信号M_pc可以被输入到器件控制信号输出电路136中。
测试控制电路131可以包括解码电路。测试控制电路131可以对测试信号Test进行解码，以产生第一发送控制信号T_conA、第一接收控制信号R_conA、驱动力设定信号D_set、初步裕量控制信号M_pc和复位信号RST。
第一比较电路132可以接收原始信号S_o和接收信号S_rec，以输出第一比较检测信号D_sA。例如，第一比较电路132可以将原始信号S_o的电压电平与接收信号S_rec的电压电平进行比较，以将比较结果输出作为第一比较检测信号D_sA的电压电平。
裕量检测电路133可以将从第一比较电路132输出的第一比较检测信号D_sA的电压电平与参考电压的电平进行比较，以输出第二比较检测信号D_sB。
裕量检测电路133可以包括第二比较电路133-1和储存电路133-2。
第二比较电路133-1可以接收第一比较检测信号D_sA和参考信号S_s，以输出第二比较检测信号D_sB。参考信号S_s可以具有与参考电压相对应的电压电平。第二比较电路133-1可以将第一比较检测信号D_sA与参考信号S_s进行比较，以产生第二比较检测信号D_sB。例如，第二比较电路133-1可以产生第二比较检测信号D_sB，所述第二比较检测信号D_sB具有与第一比较检测信号D_sA与参考信号S_s之间的电压差相对应的电压电平。
储存电路133-2可以输出与参考电压的电平相对应的参考信号S_s。例如，储存电路133-2可以包括数字-模拟转换器。
驱动力控制信号发生电路134可以接收第二比较检测信号D_sB、驱动力设定信号D_set和复位信号RST，以输出驱动力控制信号D_con。例如，驱动力控制信号发生电路134可以基于驱动力设定信号D_set而产生具有初始值的驱动力控制信号D_con。驱动力控制信号发生电路134可以基于第二比较检测信号D_sB的电压电平来增大驱动力控制信号D_con的值。可选地，驱动力控制信号发生电路134可以基于第二比较检测信号D_sB来减小驱动力控制信号D_con的值。驱动力控制信号发生电路134可以基于复位信号RST来将已增大或减小的驱动力控制信号D_con复位为初始值。驱动力控制信号D_con可以包括多个信号或包括代码的多个比特位。
器件控制信号输出电路136可以接收第一发送控制信号T_conA、第一接收控制信号R_conA和初步裕量控制信号M_pc，以输出器件控制信号A_con。例如，器件控制信号输出电路136可以包括发送电路，所述发送电路用于将第一发送控制信号T_conA、第一接收控制信号R_conA和初步裕量控制信号M_pc输出作为器件控制信号A_con。器件控制信号输出电路136可以包括编码电路和发送电路的组合，所述组合用于对第一发送控制信号T_conA、第一接收控制信号R_conA和初步裕量控制信号M_pc进行编码，以输出器件控制信号A_con。
图4是示出图1中的第一放大电路221的框图。
参考图4，第一放大电路221可以将参考电压Vref的电平与外部发送信号S_tr的电压电平进行比较，以产生正信号S_p和负信号S_n。
第一放大电路221可以包括第一电阻R1和第二电阻R2、第一晶体管Tr_A和第二晶体管Tr_B以及电流吸收电路221-1。第一电阻R1可以具有用于接收外部电压VDD的一端。第二电阻R2可以具有用于接收外部电压VDD的一端。第一晶体管Tr_A可以包括用于接收外部发送信号S_Tr的栅极，以及连接到第一电阻R1的另一端的漏极。第二晶体管Tr_B可以包括用于接收参考电压Vref的栅极，以及连接到第二电阻R2的另一端的漏极。电流吸收电路221-1可以连接在第一晶体管Tr_A的源极和第二晶体管Tr_B的源极共同连接的节点与接地端子VSS之间。电流吸收电路221-1可以用于使均匀量的电流从该节点流到接地端子VSS。
图5是示出图1中的第二控制电路230的框图。
参考图5，第二控制电路230可以对器件控制信号A_con进行解码，以产生第二接收控制信号R_conB、第二发送控制信号T_conB、选择信号P_c、裕量控制信号M_con和开关控制信号S_con。
第二控制电路230可以包括解码电路231和裕量控制信号发生电路232。
解码电路231可以对可以由第一半导体器件100编码并输入的器件控制信号A_con进行解码，以产生第二接收控制信号R_conB、第二发送控制信号T_conB、选择信号P_c、电压控制信号V_con和开关控制信号S_con。解码电路231可以对器件控制信号A_con进行解码，以将第二接收控制信号R_conB与第二发送控制信号T_conB中的任意一个使能。解码电路231可以对器件控制信号A_con进行解码，以将开关控制信号S_con使能。解码电路231可以对器件控制信号A_con进行解码，以将选择信号P_c使能或禁止。解码电路231可以对器件控制信号A_con进行解码，以产生包括多个信号或代码的多个比特位的电压控制信号V_con，并且改变电压控制信号V_con的值。
裕量控制信号发生电路232可以基于电压控制信号V_con而改变裕量控制信号M_con的电压电平。例如，当电压控制信号V_con的值增大时，裕量控制信号发生电路232可以增大裕量控制信号M_con的电压电平。裕量控制信号发生电路232可以包括数字-模拟转换器。
图6是示出图1中的裕量控制电路240的框图。
参考图6，裕量控制电路240可以根据选择信号P_c来选择正信号S_p与负信号S_n中的任意一个。裕量控制电路240可以根据裕量控制信号M_con的电压电平来降低选中信号的电压电平。当选择信号P_c被使能时，裕量控制电路240可以选择正信号S_p。相反，当选择信号P_c被禁止时，裕量控制电路240可以选择负信号S_n。
裕量控制电路240可以包括第一晶体管Tr_A和第二晶体管Tr_B、反相器IV1以及可变电流吸收电路240-1。
反相器IV1可以接收选择信号P_c并将其反相，以输出反相选择信号N_c。第一晶体管Tr_A可以包括：连接到第一线Line_A的漏极，正信号S_p可以通过该第一线Line_A发送，以及用于接收选择信号P_c的栅极。第二晶体管Tr_B可以包括：连接到第二线Line_B的漏极，负信号S_n可以通过该第二线Line_B发送，以及用于接收反相选择信号N_c的栅极。可变电流吸收电路240-1可以接收裕量控制信号M_con。可变电流吸收电路240-1可以连接在第一晶体管Tr_A的源极和第二晶体管Tr_B的源极可以共同连接的节点与接地端子VSS之间。可变电流吸收电路240-1可以用于使与裕量控制信号M_con的电压电平相对应的均匀量的电流从该节点流到接地端子VSS。
在下文中，参考图1和图7详细描述半导体系统50的操作。
第一半导体器件100和第二半导体器件200可以基于测试信号Test来执行测试的初始设置操作。
第一半导体器件100可以基于测试信号Test来将驱动力控制信号D_con初始化为设定值。因此，可以设定第一发送电路120的初始驱动力的值，所述第一发送电路120可以被输入驱动力控制信号D_con。第一半导体器件100可以对根据测试信号Test产生的信号T_conA、R_conA和M_pc进行编码，以将器件控制信号A_con发送到第二半导体器件200。
第二半导体器件200可以对器件控制信号A_con进行解码，以判断选择信号P_c和裕量控制信号M_con的电压电平是否可以被使能。第二半导体器件200可以根据选择信号P_c来选择从第一放大电路221输出的正信号S_p与负信号P_c中的任意一个。第二半导体器件200可以通过裕量控制信号M_con的电压电平来降低选中信号的电压电平。因为可以设定裕量控制信号M_con的电压电平，所以在正信号S_p与负信号S_n之中选中的一个的电压电平可以被降低设定电压的电平。
因此，示例性实施例的半导体系统50可以基于测试信号Test来设置第一半导体器件100中的发送电路120的驱动力。此外，半导体系统50可以设置在第二半导体器件200中的裕量控制电路240的信号选择和选中信号的被降低的电压电平。
在完成所述测试的初始设置操作之后，第一半导体器件100可以基于测试信号Test来将第一发送控制信号T_conA使能，以将第一发送电路120激活。
被激活的第一发送电路120可以使用已设定的驱动力来驱动原始信号S_o，以输出外部发送信号S_tr。
第二半导体器件200可以基于器件控制信号A_con来将第二接收电路220激活。
被激活的第二接收电路220的第一放大电路221可以将外部发送信号S_tr的电压电平与参考电压的电压电平彼此进行比较，以产生正信号S_p和负信号S_n。裕量控制电路240可以选择正信号S_p与负信号S_n中的任意一个。裕量控制电路240可以降低选中信号的电压电平。
图7是示出根据一些实施例的半导体系统50的操作的示图。
参考图7，例如，裕量控制电路240可以选择负信号S_n。然后，裕量控制电路240可以将选中的负信号S_n的电压电平降低设定电压电平。第二接收电路220的第二放大电路222可以将正信号S_p的电压电平与已降低的负信号S_n的电压电平进行比较，以产生恢复信号S_res。
开关250可以将恢复信号S_res输入到第二发送电路210。第二发送电路210可以将通过开关250提供的恢复信号S_res作为外部发送信号S_tr发送到第一半导体器件100。
第一半导体器件100的第一接收电路110可以接收从第二半导体器件200提供的外部发送信号S_tr，以产生接收信号S_rec。
第一控制电路130可以将原始信号S_o的电压电平与接收信号S_rec的电压电平彼此进行比较。第一控制电路130可以根据比较结果来改变驱动力控制信号D_con的值，以改变第一发送电路120的驱动力。
第一半导体器件100可以使用已改变的驱动力来驱动原始信号S_o，以将被驱动的原始信号S_o发送到第二半导体器件200。
第二半导体器件200可以接收通过已改变的驱动力来驱动的外部发送信号S_tr。第二半导体器件200可以降低通过外部发送信号S_tr产生的正信号S_p与负信号S_n之中的负信号S_n的电压电平。第二半导体器件200可以使用正信号S_p和具有已降低的电压电平的负信号S_n来产生恢复信号S_res。第二半导体器件200可以将恢复信号S_res作为外部发送信号S_tr输出到第一半导体器件100。
第一半导体器件100可以根据外部发送信号S_tr来产生接收信号S_rec。第一半导体器件100可以将原始信号S_o的电压电平与接收信号S_rec的电压电平彼此进行比较。第一半导体器件100可以根据比较结果来改变或保持第一发送电路120的驱动力。
根据一些实施例，当外部发送信号S_tr被从第一半导体器件发送到第二半导体器件时，可以测试正常输入到第二半导体器件中的外部发送信号S_tr的驱动力。因此，半导体器件可以被设置为使用最小驱动力来发送外部发送信号S_tr，以减小用于发送外部发送信号S_tr的功率。
图8是示出根据与参考图1描述的那些实施例不同的一些实施例的半导体系统50的框图。
这些实施例的半导体系统50可以确定第二半导体器件200中的接收电路的最小增益，而不改变用于驱动由第一半导体器件100发送的信号的驱动力。
参考图8，第一半导体器件100可以包括第一接收电路110、第一发送电路120和第一控制电路130。
第一接收电路110可以接收第一接收控制信号R_conA和外部发送信号S_tr，以输出接收信号S_rec。当第一接收控制信号R_conA被使能时，第一接收电路110可以基于外部发送信号S_tr产生接收信号S_rec并将其输出。例如，当第一接收控制信号R_conA被使能时，第一接收电路110可以被激活。被激活的第一接收电路110可以接收外部发送信号S_tr，以输出接收信号S_rec。当第一接收控制信号R_conA被禁止时，第一接收电路110可以被去激活。
第一发送电路120可以接收第一发送控制信号T_conA和原始信号S_o，以输出外部发送信号S_tr。例如，当第一发送控制信号T_conA被使能时，第一发送电路120可以被激活。第一发送电路120可以驱动原始信号S_o以输出外部发送信号S_tr。相反，当第一发送控制信号T_conA被禁止时，第一发送电路120可以被去激活。
第一控制电路130可以接收原始信号S_o、接收信号S_rec和测试信号Test，以输出第一发送控制信号T_conA、第一接收控制信号R_conA和器件控制信号A_con。例如，第一控制电路130可以基于测试信号Test来将第一发送控制信号T_conA与第一接收控制信号R_conA中的任意一个使能并输出，以将第一接收电路110与第一发送电路120中的任意一个激活。第一控制电路130可以将原始信号S_o与接收信号S_rec进行比较，以输出驱动力控制信号D_con。第一控制电路130可以对原始信号S_o与接收信号S_rec的比较信息、第一发送控制信号T_conA、第一接收控制信号R_conA和测试信号Test进行编码，以输出器件控制信号A_con。
第二半导体器件200可以基于器件控制信号A_con来从/向第一半导体器件100接收/发送电信号S_tr。例如，第二半导体器件200可以基于器件控制信号A_con来将外部发送信号S_tr输出到第一半导体器件100。第二半导体器件200可以基于器件控制信号A_con而从第一半导体器件100接收外部发送信号S_tr。
第二半导体器件200可以包括第二发送电路210、第二接收电路220、第二控制电路230、裕量控制电路240、开关250和参考电压发生电路260。
第二发送电路210可以接收第二发送控制信号T_conB和发送信号S_t以输出外部发送信号S_tr。例如，当第二发送控制信号T_conB被使能时，第二发送电路210可以被激活，以将发送信号S_t输出作为外部发送信号S_tr。相反，当第二发送控制信号T_conB被禁止时，第二发送电路210可以被去激活。
第二接收电路220可以接收第二接收控制信号R_conB和外部发送信号S_tr以输出恢复信号S_res。例如，当第二接收控制信号R_conB被使能时，第二接收电路220可以被激活。被激活的第二接收电路220可以接收外部发送信号S_tr，以输出恢复信号S_res。相反，当第二接收控制信号R_conB被禁止时，第二接收电路220可以被去激活。
第二接收电路220可以包括第一放大电路221和第二放大电路222。
第一放大电路221可以接收第二接收控制信号R_conB、增益控制信号G_con和外部发送信号S_tr，以输出正信号S_p和负信号S_n。例如，当第二接收控制信号R_conB被使能时，第一放大电路221可以被激活。被激活的第一放大电路221可以将外部发送信号S_tr的电压与参考电压Vref进行比较，以输出正信号S_p和负信号S_n。第一放大电路221的放大增益可以基于增益控制信号G_con来设定。例如，第一放大电路221可以与设定的放大增益值的增大成比例地来增大正信号S_p与负信号S_n之间的电压差，所述电压差可以基于外部发送信号S_tr与参考电压Vref之间的电平差而产生。当设定的放大增益值从1增大到2时，第一放大电路221可以使正信号S_p与负信号S_n之间的电压差从1增大到2，所述电压差可以基于外部发送信号S_tr与参考电压Vref之间的电平差而产生。正信号S_p与负信号S_n可以是互补信号。
第二放大电路222可以接收正信号S_p和负信号S_n，以输出恢复信号S_res。例如，第二放大电路222可以将正信号S_p的电压与负信号S_n的电压彼此进行比较，以输出恢复信号S_res。
第二控制电路230可以接收器件控制信号A_con以输出第二接收控制信号R_conB、第二发送控制信号T_conB、裕量控制信号M_con、选择信号P_c、增益控制信号G_con和开关控制信号S_con。例如，第二控制电路230可以基于器件控制信号A_con来将第二接收控制信号R_conB与第二发送控制信号T_conB中的任意一个使能，以将第一放大电路221与第二发送电路210中的任意一个激活。第二控制电路230可以基于器件控制信号A_con来产生选择信号P_c、增益控制信号G_con和裕量控制信号M_con。第二控制电路230可以包括解码电路。第二控制电路230可以对器件控制信号A_con进行解码，以产生第二接收控制信号R_conB、第二发送控制信号T_conB、裕量控制信号M_con、选择信号P_c、增益控制信号G_con和开关控制信号S_con。
裕量控制电路240可以接收选择信号P_c和裕量控制信号M_con。裕量控制电路240可以基于选择信号P_c和裕量控制信号M_con来选择正信号S_p与负信号S_n中的任意一个。裕量控制电路240可以降低选中信号的电压。例如，裕量控制电路240可以基于选择信号P_c来选择正信号S_p与负信号S_n中的任意一个。然后，裕量控制电路240可以基于裕量控制信号M_con来降低选中信号的电压。
开关250可以接收开关控制信号S_con。开关250可以基于开关控制信号S_con而将第二接收电路220的输出端子与第二发送电路210的输入端子之间连接和断开连接。例如，当开关控制信号S_con被使能时，开关250可以将第二接收电路220的输出端子与第二发送电路210的输入端子连接。反之，当开关控制信号S_con被禁止时，开关250可以将第二接收电路220的输出端子与第二发送电路210的输入端子断开连接。因此，当开关控制信号S_con被使能时，作为第二接收电路220的输出信号的恢复信号S_res可以通过开关250作为发送信号S_t被输入到第二发送电路210。
图8中的第一半导体器件100和第二半导体器件200可以包括与图1中的第一半导体器件100和第二半导体器件200的元件基本相同的元件，除了第一控制电路130、第二控制电路230和第一放大电路221之外。因此，为了简洁起见，相同的附图标记可以指代相同的元件，并且本文中可以省略关于相同元件的任何进一步说明。
图9是示出图8中的第一控制电路130的框图。
参考图9，第一控制电路130可以包括测试控制电路131、第一比较电路132、裕量检测电路133、增益控制信号发生电路134和器件控制信号输出电路136。
测试控制电路131可以接收测试信号Test以输出第一发送控制信号T_conA、第一接收控制信号R_conA、初步裕量控制信号M_pc、增益设定信号G_set和复位信号RST。例如，测试控制电路131可以基于测试信号Test来将第一发送控制信号T_conA与第一接收控制信号R_conA中的任意一个使能。测试控制电路131可以对测试信号Test进行解码，以产生增益设定信号G_set、初步裕量控制信号M_pc和复位信号RST。测试控制电路131可以包括解码电路。
第一比较电路132可以接收原始信号S_o和接收信号S_rec，以输出第一比较检测信号D_sA。例如，第一比较电路132可以将原始信号S_o的电压电平与接收信号S_rec的电压电平进行比较，以将比较结果输出作为第一比较检测信号D_sA的电压电平。
裕量检测电路133可以将第一比较检测信号D_sA的电压电平与参考电压的电平进行比较，以输出第二比较检测信号D_sB。例如，裕量检测电路133可以产生第二比较检测信号D_sB，该第二比较检测信号D_sB具有与第一比较检测信号D_sA和参考电压Vref之间的电压电平差相对应的电压电平。
裕量检测电路133可以包括第二比较电路133-1和储存电路133-2。
第二比较电路133-1可以接收第一比较检测信号D_sA以及与参考电压Vref的电平相对应的参考信号S_s，以输出第二比较检测信号D_sB。第二比较电路133-1可以将第一比较检测信号D_sA与参考信号S_s进行比较，以产生第二比较检测信号D_sB。例如，第二比较电路133-1可以产生第二比较检测信号D_sB，该第二比较检测信号D_sB具有与第一比较检测信号D_sA和参考信号S_s之间的电压差相对应的电压电平。
储存电路133-2可以输出与参考电压的电平相对应的参考信号S_s。例如，储存电路133-2可以包括数字-模拟转换器。
增益控制信号发生电路134可以接收第二比较检测信号D_sB、增益设定信号G_set和复位信号RST，以输出初步增益控制信号G_pc。例如，增益控制信号发生电路134可以基于增益设定信号G_set来产生具有初始值的初步增益控制信号G_pc。增益控制信号发生电路134可以基于第二比较检测信号D_sB的电压电平来增大初步增益控制信号G_pc的值。可选地，增益控制信号发生电路134可以基于第二比较检测信号D_sB来减小初步增益控制信号G_pc的值。增益控制信号发生电路134可以基于复位信号RST来将已增大或减小的初步增益控制信号G_pc复位为初始值。初步增益控制信号G_pc可以包括多个信号或包括代码的多个比特位。
器件控制信号输出电路136可以接收第一发送控制信号T_conA、第一接收控制信号R_conA、初步裕量控制信号M_pc和初步增益控制信号G_pc，以输出器件控制信号A_con。例如，器件控制信号输出电路136可以包括发送电路，所述发送电路用于将第一发送控制信号T_conA、第一接收控制信号R_conA、初步裕量控制信号M_pc和初步增益控制信号G_pc输出作为器件控制信号A_con。器件控制信号输出电路136可以包括编码电路和发送电路的组合，所述组合用于对第一发送控制信号T_conA、第一接收控制信号R_conA、初步裕量控制信号M_pc和初步增益控制信号G_pc进行编码，以输出器件控制信号A_con。
图10是示出图8中的第二控制电路230的框图。
参考图10，第二控制电路230可以包括解码电路231、裕量控制信号发生电路232和增益控制信号发生电路233。
解码电路231可以对可以由第一半导体器件100编码并输入的器件控制信号A_con进行解码，以产生第二接收控制信号R_conB、第二发送控制信号T_conB、选择信号P_c、第一电压控制信号V_conA、第二电压控制信号V_conB和开关控制信号S_con。解码电路231可以对器件控制信号A_con进行解码，以将第二接收控制信号R_conB与第二发送控制信号T_conB中的任意一个使能。解码电路231可以对器件控制信号A_con进行解码以将开关控制信号S_con使能。解码电路231可以对器件控制信号A_con进行解码以将选择信号P_c使能或禁止。解码电路231可以对器件控制信号A_con进行解码，以产生包括多个信号或代码的多个比特位的第一电压控制信号V_conA和第二电压控制信号V_conB，并且改变第一电压控制信号V_conA和第二电压控制信号V_conB的值。
裕量控制信号发生电路232可以基于第一电压控制信号V_conA来改变裕量控制信号M_con的电压电平。例如，当第一电压控制信号V_conA的值增大时，裕量控制信号发生电路232可以增大裕量控制信号M_con的电压电平。裕量控制信号发生电路232可以包括数字-模拟转换器。
增益控制信号发生电路233可以基于第二电压控制信号V_conB来改变增益控制信号G_con的电压电平。例如，当第二电压控制信号V_conB的值增大时，增益控制信号发生电路233可以增大裕量控制信号M_con的电压电平。增益控制信号发生电路233可以包括数字-模拟转换器。
图11是示出图8中的第一放大电路221的框图。
参考图11，第一放大电路221可以包括第一电阻R1和第二电阻R2、第一晶体管Tr_A和第二晶体管Tr_B以及电流吸收电路221-1。第一电阻R1可以具有用于接收外部电压VDD的一端。第二电阻R2可以具有用于接收外部电压VDD的一端。第一晶体管Tr_A可以包括用于接收外部发送信号S_Tr的栅极，以及连接到第一电阻R1的另一端的漏极。第二晶体管Tr_B可以包括用于接收参考电压Vref的栅极，以及连接到第二电阻R2的另一端的漏极。电流吸收电路221-1可以连接在第一晶体管Tr_A的源极与第二晶体管Tr_B的源极可以共同连接的节点与接地端子VSS之间，以接收增益控制信号G_con。电流吸收电路221-1可以用于允许均匀量的电流从该节点流到接地端子VSS。
在下文中，参考图7和图8详细描述半导体系统50的操作。
第一半导体器件100和第二半导体器件200可以基于测试信号Test来执行测试的初始设置操作。
第一半导体器件100可以基于测试信号Test来产生初步裕量信号M_pc和初步增益信号G_pc。然后，第一半导体器件100可以对初步裕量信号M_pc和初步增益信号G-pc进行编码并发送到第二半导体器件200。具有初始值的初步增益信号G_pc可以通过根据测试信号Test产生的增益设定信号G_set来产生。
第二半导体器件200可以对器件控制信号A_con进行解码，以判断选择信号P_c和裕量控制信号M_con的电压电平是否可以被使能。此外，第二半导体器件200可以基于具有初始值的初步增益信号G_pc来产生具有初始值的增益控制信号G_con。第二半导体器件200可以根据选择信号P_c来选择从第一放大电路221输出的正信号S_p与负信号P_c中的任意一个。第二半导体器件200可以通过裕量控制信号M_con的电压电平来降低选中信号的电压电平。因为可以设定裕量控制信号M_con的电压电平，所以在正信号S_p与负信号S_n之中选中的一个的电压电平可以被降低设定电压的电平。
因此，示例性实施例的半导体系统50可以基于测试信号Test来设置第二半导体器件200中的第二接收电路220的增益。此外，半导体系统50可以设置第二半导体器件200中的裕量控制电路240的信号选择和选中信号的被降低的电压电平。
在完成所述测试的初始设置操作之后，第一半导体器件100可以基于测试信号Test来将第一发送控制信号T_conA使能，以将第一发送电路120激活。
被激活的第一发送电路120可以使用已设定的驱动力来驱动原始信号S_o，以输出外部发送信号S_tr。
第二半导体器件200可以基于器件控制信号A_con来将第二接收电路220激活。
被激活的第二接收电路220的第一放大电路221可以基于根据具有初始值的增益控制信号G_con的增益来将外部发送信号S_tr的电压电平与参考电压的电压电平彼此进行比较，以产生正信号S_p和负信号S_n。裕量控制电路240可以选择正信号S_p与负信号S_n中的任意一个。裕量控制电路240可以降低选中信号的电压电平。
参考图7，例如，裕量控制电路240可以选择负信号S_n。然后，裕量控制电路240可以将选中的负信号S_n的电压电平降低设定电压电平。第二接收电路220的第二放大电路222可以将正信号S_p的电压电平与已降低的负信号S_n的电压电平进行比较，以产生恢复信号S_res。
开关250可以将恢复信号S_res输入到第二发送电路210。第二发送电路210可以将通过开关250提供的恢复信号S_res作为外部发送信号S_tr发送到第一半导体器件100。
第一半导体器件100的第一接收电路110可以接收从第二半导体器件200提供的外部发送信号S_tr，以产生接收信号S_rec。
第一控制电路130可以将原始信号S_o的电压电平与接收信号S_rec的电压电平彼此进行比较。第一控制电路130可以根据比较结果来改变初步增益控制信号G_con的值。
第一半导体器件100可以对具有改变的值的初步增益控制信号G_pc进行编码。然后，第一半导体器件100可以将已编码的初步增益控制信号G_pc发送到第二半导体器件200。
第二半导体器件200可以基于初步增益控制信号G_pc来改变增益控制信号G_con。第二半导体器件200可以基于外部发送信号S_tr而使用根据增益控制信号G_con的增益来产生正信号S_p和负信号S_n。第二半导体器件200的裕量控制电路240可以降低正信号S_p与负信号S_n之中的负信号S_n的电压电平。第二半导体器件200可以使用正信号S_p和具有降低的电压电平的负信号S_n来产生恢复信号S_res。第二半导体器件200可以将恢复信号S_res作为外部发送信号S_tr输出到第一半导体器件100。
第一半导体器件100可以根据外部发送信号S_tr产生接收信号S_rec。第一半导体器件100可以将原始信号S_o的电压电平与接收信号S_rec的电压电平彼此进行比较。第一半导体器件100可以根据比较结果来改变或保持第二半导体器件200的第一放大电路221的增益。
根据一些实施例，当外部发送信号S_tr被从第一半导体器件发送到第二半导体器件时，可以测试正常输入到第二半导体器件的外部发送信号S_tr的增益。因此，半导体器件可以被设置为使用最小增益来发送外部发送信号S_tr，以降低用于发送外部发送信号S_tr的功率。
针对本公开的上述的实施例旨在说明而不是限制本公开。各种替代和等同物是可能的。本公开不受本文中所描述的实施例的限制。本公开也不限于任何特定类型的半导体器件。鉴于本公开，其他添加、减少或修改是可能的，并且旨在落入所附权利要求的范围内。

Claims (19)

1.一种半导体系统，包括：
第一半导体器件，其被配置为：
将原始信号与接收信号进行比较，以产生驱动力控制信号；以及
根据所述驱动力控制信号而使用驱动力来驱动所述原始信号，以输出外部发送信号；和
第二半导体器件，其被配置为：
接收所述外部发送信号，以产生正信号和负信号；
基于所述正信号和所述负信号来产生恢复信号；以及
将所述恢复信号作为所述外部发送信号输出到所述第一半导体器件。
2.如权利要求1所述的半导体系统，其中，所述第一半导体器件包括：
发送电路，其被配置为根据所述驱动力控制信号而使用所述驱动力来驱动所述原始信号，以输出所述外部发送信号；
接收电路，其被配置为接收来自所述第二半导体器件的所述外部发送信号，以产生所述接收信号；以及
控制电路，其被配置为将所述原始信号与所述接收信号进行比较，以产生所述驱动力控制信号。
3.如权利要求2所述的半导体系统，其中，所述控制电路包括：
第一比较电路，其被配置为将所述原始信号与所述接收信号进行比较，以产生第一比较检测信号；
第二比较电路，其被配置为将所述第一比较检测信号与参考信号进行比较，以产生第二比较检测信号；以及
驱动力控制信号发生电路，其被配置为基于所述第二比较检测信号来产生所述驱动力控制信号。
4.如权利要求3所述的半导体系统，其中，所述控制电路还包括：测试控制电路，其被配置为基于测试信号来产生驱动力设定信号。
5.如权利要求4所述的半导体系统，其中，所述驱动力控制信号发生电路被配置为：
响应于所述驱动力设定信号来确定所述驱动力控制信号的初始值；以及
基于所述第二比较检测信号来改变具有所述初始值的所述驱动力控制信号。
6.如权利要求1所述的半导体系统，其中，所述第二半导体器件包括：
第一放大电路，其被配置为接收所述外部发送信号，以产生所述正信号和所述负信号；
裕量控制电路，其被配置为基于选择信号和裕量控制信号来选择所述正信号和所述负信号中的任意一个，并且被配置为降低所述正信号与所述负信号中的被选中的一个的电压；
第二放大电路，其被配置为基于所述正信号和所述负信号来产生所述恢复信号，其中，所述正信号和所述负信号中的一个具有被降低的电压；以及
发送电路，其被配置为将所述恢复信号作为所述外部发送信号输出到所述第一半导体器件。
7.如权利要求1所述的半导体系统，其中，所述第二半导体器件包括：
第一放大电路，其被配置为将所述外部发送信号的电压电平与参考电压的电压电平彼此进行比较，以产生所述正信号和所述负信号；
裕量控制电路，其被配置为基于选择信号和裕量控制信号来选择所述正信号和所述负信号中的任意一个，并且被配置为降低所述正信号与所述负信号中的被选中的一个的电压；
第二放大电路，其被配置为基于所述正信号和所述负信号来产生所述恢复信号，其中，所述正信号和所述负信号中的一个具有被降低的电压；
开关，其被配置为基于开关控制信号而将所述恢复信号输出作为发送信号；
发送电路，其被配置为将所述发送信号作为所述外部发送信号输出到所述第一半导体器件；
参考电压发生电路，其被配置为向所述第一放大电路提供所述参考电压；以及
第二控制电路，其被配置为产生所述开关控制信号、所述选择信号和所述裕量控制信号。
8.一种半导体系统，包括：
第一半导体器件，其被配置为：
将原始信号与接收信号进行比较，以产生初步增益控制信号；
将所述原始信号输出作为外部发送信号；以及
将所述初步增益控制信号输出作为器件控制信号；和
第二半导体器件，其被配置为：
根据所述器件控制信号而使用增益来放大所述外部发送信号，以产生正信号和负信号；以及
基于所述正信号和所述负信号来产生恢复信号，以将所述恢复信号作为所述外部发送信号输出到所述第一半导体器件。
9.如权利要求8所述的半导体系统，其中，所述第一半导体器件包括：
发送电路，其被配置为驱动所述原始信号以输出所述外部发送信号；
接收电路，其被配置为接收来自所述第二半导体器件的所述外部发送信号，以产生所述接收信号；
控制电路，其被配置为将所述原始信号与所述接收信号进行比较，以产生所述初步增益控制信号；以及
器件控制信号输出电路，其被配置为将所述初步增益控制信号作为所述器件控制信号输出到所述第二半导体器件。
10.如权利要求9所述的半导体系统，其中，所述控制电路包括：
第一比较电路，其被配置为将所述原始信号与所述接收信号进行比较，以产生第一比较检测信号；
第二比较电路，其被配置为将所述第一比较检测信号与参考信号进行比较，以产生第二比较检测信号；以及
增益控制信号发生电路，其被配置为基于所述第二比较检测信号来产生所述初步增益控制信号。
11.如权利要求10所述的半导体系统，其中，所述控制电路还包括：测试控制电路，其被配置为基于测试信号来产生增益设定信号。
12.如权利要求11所述的半导体系统，其中，所述增益控制信号发生电路被配置为：
响应于所述增益设定信号来确定所述初步增益控制信号的初始值；以及
基于所述第二比较检测信号来改变具有所述初始值的所述初步增益控制信号。
13.如权利要求8所述的半导体系统，其中，所述第二半导体器件包括：
第一放大电路，其被配置为接收所述外部发送信号，以根据所述器件控制信号而使用增益来产生所述正信号和所述负信号；
裕量控制电路，其被配置为基于选择信号和裕量控制信号来选择所述正信号和所述负信号中的任意一个，并且被配置为降低所述正信号与所述负信号中的被选中的一个的电压；
第二放大电路，其被配置为基于所述正信号和所述负信号来产生所述恢复信号，其中，所述正信号和所述负信号中的一个具有被降低的电压；以及
发送电路，其被配置为将所述恢复信号作为所述外部发送信号输出到所述第一半导体器件。
14.如权利要求8所述的半导体系统，其中，所述第二半导体器件包括：
第一放大电路，其被配置为将所述外部发送信号的电压电平与参考电压的电压电平彼此进行比较，并且被配置为根据增益控制信号而使用增益来放大比较结果，以产生所述正信号和所述负信号；
裕量控制电路，其被配置为基于选择信号和裕量控制信号来选择所述正信号和所述负信号中的任意一个，并且被配置为降低所述正信号与所述负信号中的被选中的一个的电压；
第二放大电路，其被配置为基于所述正信号和所述负信号来产生所述恢复信号，其中，所述正信号和所述负信号中的一个具有被降低的电压；
开关，其被配置为基于开关控制信号而将所述恢复信号输出作为发送信号；
发送电路，其被配置为将所述发送信号作为所述外部发送信号输出到所述第一半导体器件；
参考电压发生电路，其被配置为向所述第一放大电路提供所述参考电压；以及
第二控制电路，其被配置为基于所述器件控制信号来产生所述开关控制信号、所述选择信号、所述裕量控制信号和所述增益控制信号。
15.一种操作半导体系统的方法，所述方法包括：
基于测试信号来测试设置第一半导体器件和第二半导体器件；
由所述第一半导体器件使用初始驱动力来驱动原始信号；
将被驱动的原始信号作为外部发送信号发送到所述第二半导体器件；
基于被发送到所述第二半导体器件的所述外部发送信号来产生恢复信号；
将所述恢复信号作为所述外部发送信号发送到所述第一半导体器件；
将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较；
改变所述初始驱动力；
由所述第一半导体器件使用被改变的驱动力来驱动所述原始信号；以及
将被驱动的原始信号作为所述外部发送信号发送到所述第二半导体器件。
16.如权利要求15所述的方法，其中，基于被发送到所述第二半导体器件的所述外部发送信号来产生恢复信号的步骤包括：
响应于所述外部发送信号来产生正信号和负信号；
选择所述正信号和所述负信号中的任意一个；
降低所述正信号与所述负信号中的被选中的信号的电压；以及
基于所述正信号和所述负信号来产生所述恢复信号，其中，所述正信号与所述负信号中的一个具有被降低的电压。
17.如权利要求15所述的方法，其中，将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较的步骤以及改变所述初始驱动力的步骤包括：
将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较，以产生第一比较检测信号；
将所述第一比较检测信号与参考信号进行比较，以产生第二比较检测信号；以及
基于所述第二比较检测信号来改变所述初始驱动力。
18.一种操作半导体系统的方法，所述方法包括：
基于测试信号来测试设置第一半导体器件和第二半导体器件；
由所述第一半导体器件使用初始驱动力来驱动原始信号；
将被驱动的原始信号作为外部发送信号发送到所述第二半导体器件；
基于被发送到所述第二半导体器件的所述外部发送信号和初始增益值来产生恢复信号；
将所述恢复信号作为所述外部发送信号发送到所述第一半导体器件；
将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较；
改变所述初始增益值；以及
基于从所述第一半导体器件发送的所述外部发送信号和被改变的增益值来产生恢复信号；以及
将已产生的恢复信号发送到所述第二半导体器件。
19.如权利要求18所述的方法，其中，将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较的步骤以及改变所述初始增益值的步骤包括：
将所述原始信号与从所述第二半导体器件发送到所述第一半导体器件的所述外部发送信号进行比较，以产生第一比较检测信号；
将所述第一比较检测信号与参考信号进行比较，以产生第二比较检测信号；以及
基于所述第二比较检测信号来改变所述初始增益值。
CN201910833641.8A 2018-11-05 2019-09-04 半导体系统及其操作方法 Active CN111147066B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134470 2018-11-05
KR1020180134470A KR20200051291A (ko) 2018-11-05 2018-11-05 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법

Publications (2)

Publication Number Publication Date
CN111147066A CN111147066A (zh) 2020-05-12
CN111147066B true CN111147066B (zh) 2023-07-07

Family

ID=70458877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910833641.8A Active CN111147066B (zh) 2018-11-05 2019-09-04 半导体系统及其操作方法

Country Status (3)

Country Link
US (3) US10971198B2 (zh)
KR (1) KR20200051291A (zh)
CN (1) CN111147066B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
CN102970009A (zh) * 2011-08-31 2013-03-13 瑞萨电子株式会社 半导体集成电路和包括半导体集成电路的驱动设备
CN103366819A (zh) * 2012-03-30 2013-10-23 爱思开海力士有限公司 半导体器件及其驱动方法
US8854915B2 (en) * 2007-02-16 2014-10-07 Conversant Intellectual Property Management Inc. Clock mode determination in a memory system
CN107425842A (zh) * 2016-05-23 2017-12-01 罗姆股份有限公司 Cmos输出电路
CN108023555A (zh) * 2016-11-03 2018-05-11 意法半导体股份有限公司 控制放大器的方法、相应电路及设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731150B2 (en) 2002-08-28 2004-05-04 Micron Technology, Inc. Amplifiers with variable swing control
US7031221B2 (en) * 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
US7646220B2 (en) 2007-09-27 2010-01-12 Omnivision Technologies, Inc. Reduced voltage subLVDS receiver
WO2010080174A1 (en) * 2009-01-12 2010-07-15 Rambus Inc. Mesochronous signaling system with core-clock synchronization
JP2015012479A (ja) * 2013-06-28 2015-01-19 富士通株式会社 電子部品、情報処理装置及び電子部品制御方法
KR20150018179A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 반도체 집적회로 및 그를 포함하는 반도체 시스템
KR20160093431A (ko) * 2015-01-29 2016-08-08 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20180075837A (ko) * 2016-12-27 2018-07-05 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 시스템
IT201700042107A1 (it) * 2017-04-14 2018-10-14 St Microelectronics Srl Disposizione circuitale elettronica di pilotaggio ad alta tensione, apparecchiatura e procedimento corrispondenti
KR102438388B1 (ko) * 2017-08-24 2022-08-31 삼성전자주식회사 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854915B2 (en) * 2007-02-16 2014-10-07 Conversant Intellectual Property Management Inc. Clock mode determination in a memory system
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
CN102970009A (zh) * 2011-08-31 2013-03-13 瑞萨电子株式会社 半导体集成电路和包括半导体集成电路的驱动设备
CN103366819A (zh) * 2012-03-30 2013-10-23 爱思开海力士有限公司 半导体器件及其驱动方法
CN107425842A (zh) * 2016-05-23 2017-12-01 罗姆股份有限公司 Cmos输出电路
CN108023555A (zh) * 2016-11-03 2018-05-11 意法半导体股份有限公司 控制放大器的方法、相应电路及设备

Also Published As

Publication number Publication date
US20230046234A1 (en) 2023-02-16
US10971198B2 (en) 2021-04-06
CN111147066A (zh) 2020-05-12
US11443781B2 (en) 2022-09-13
US20210201965A1 (en) 2021-07-01
US11735236B2 (en) 2023-08-22
US20200143852A1 (en) 2020-05-07
KR20200051291A (ko) 2020-05-13

Similar Documents

Publication Publication Date Title
US9614497B2 (en) Semiconductor device and method for adjusting impedance of output circuit
KR101813175B1 (ko) 논리 회로, 상기 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
US7439762B2 (en) On-die termination circuit
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
US9589657B2 (en) Internal power supply voltage auxiliary circuit, semiconductor memory device and semiconductor device
CN106469572B (zh) 半导体器件以及半导体系统
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
US7868667B2 (en) Output driving device
CN109314516B (zh) 具有可变输出电压限制的恒定阻抗发射器
CN111147066B (zh) 半导体系统及其操作方法
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US8922251B2 (en) Buffer control circuit and integrated circuit including the same
US20070262804A1 (en) Circuit for generating pulses for semiconductor memory apparatus
US9722579B1 (en) Semiconductor device
JP2007150987A (ja) 半導体集積装置
CN114079448A (zh) 被配置为进行电源门控操作的器件
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
KR100673146B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
CN107134289B (zh) 内部电压发生电路和包括其的系统
CN107293326B (zh) 与工作范围相关的非易失性存储器件
EP1498905B1 (en) Operating voltage selection circuit for non-volatile semiconductor memories
CN110739959A (zh) 半导体装置
US11004483B2 (en) Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
KR101840686B1 (ko) 메모리장치용 센스앰프의 감지시간 가변장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant