CN110739959A - 半导体装置 - Google Patents

Abstract

本申请公开了一种半导体装置。一种半导体装置包括输入选择电路，其响应于控制信号来选择第一输入信号与第二输入信号中的一个，并将所选择的输入信号输出为选择信号，其中第一输入信号与第二输入信号的摆动电平彼此不同。该半导体装置还包括转换电路，该转换电路响应于选择信号来产生输出信号，该输出信号摆动到与第二输入信号的电平实质相同的电平。

Description

半导体装置

相关申请的交叉引用

本申请要求2018年7月19日向韩国知识产权局提交的申请号为10-2018-0084174的韩国申请的优先权，其公开内容通过引用整体合并于此。

技术领域

各种实施例总体涉及一种半导体集成电路，并且更具体地，涉及一种半导体装置。

背景技术

诸如个人计算机、平板PC、膝上型计算机和智能电话之类的电子设备包括各种电子电路。电子设备被配置为使得电信号在电子电路之间发送/接收。通常，电子电路可以通过总线而彼此电连接，并且可以通过接口来发送/接收信号。

在电子电路之间发送/接收的信号的摆动(swing)宽度可以与在电子电路中发送/接收的信号的摆动宽度不同。

例如，在电子电路之间发送/接收的信号可以摆动到电流模式逻辑(CML，currentmode logic)电平，并且在电子电路中发送/接收的信号可以摆动到互补金属氧化物半导体(CMOS，complementary metal-oxide semiconductor)电平。

因此，包括电子电路的半导体装置需要包括转换电路，该转换电路将处于CML电平的信号转换为处于CMOS电平的信号。

电子电路在以低速操作时使用摆动到CMOS电平的信号，并且在以高速操作时使用摆动到CML电平的信号。通常，已知当电子电路在低速操作中使用摆动到CMOS电平的信号并且在高速操作中使用摆动到CML电平的信号时，功率效率高。

发明内容

在一个实施例中，一种半导体装置可以包括输入选择电路，所述输入选择电路被配置为响应于控制信号来选择第一输入信号与第二输入信号中的一个，并且被配置为将所选择的输入信号输出为选择信号，其中，第一输入信号的摆动电平与第二输入信号的摆动电平彼此不同。所述半导体装置还可以包括转换电路，所述转换电路被配置为响应于所述选择信号来产生输出信号，其中，所述输出信号摆动到与第二输入信号的电平实质相同的电平。

在一个实施例中，一种半导体装置可以包括具有电容器的第一输入电路，其接收处于电流模式逻辑(CML)电平的第一输入信号并将该第一输入信号传送到输出电路。所述半导体装置还可以包括第二输入电路，所述第二输入电路被配置为基于控制信号将处于互补金属氧化物半导体(CMOS)电平的第二输入信号传送到所述输出电路或实质上阻止第二输入信号至所述输出电路的传送。所述半导体装置还可以包括所述输出电路，所述输出电路被配置为基于所述控制信号对第一输入电路和第二输入电路的输出执行反相操作与电阻反馈反相操作(resistive feedback inverting operation)中的至少一个。

附图说明

图1示出了根据一个实施例的半导体系统的配置图。

图2示出了根据一个实施例的图1的摆动电平转换电路的配置图。

图3示出了根据一个实施例的图2的输入选择电路的配置图。

图4示出了根据一个实施例的图2的转换电路的配置图。

具体实施方式

在下文中，通过实施例的各种示例，在下面参考附图来描述半导体装置。例如，半导体装置包括能够改变信号的摆动宽度的转换电路。根据一些实施例，该半导体装置具有以低功耗来支持高速操作以及支持高速操作和低速操作二者的优点。

图1示出了根据一个实施例的半导体系统的配置图，并且示出了在半导体装置1和2之间发送/接收电信号的半导体系统。

如所示出，半导体系统包括第一半导体装置1和第二半导体装置2。

第一半导体装置1和第二半导体装置2可以是彼此通信的电子电路。第一半导体装置1可以是主设备，并且第二半导体装置2可以是在第一半导体装置1的控制下进行操作的从设备。例如，第一半导体装置1可以是主机设备(诸如处理器)，并且处理器可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器。此外，可以通过将具有各种功能的处理器芯片(例如，应用处理器(AP))彼此组合来以片上系统的形式提供第一半导体装置1。

第二半导体装置2可以是存储器，并且存储器可以包括易失性存储器和非易失性存储器。易失性存储器的示例可以包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)，并且非易失性存储器的示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除且可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

第一半导体装置1可以向第二半导体装置2提供输入信号IN。

第二半导体装置2可以从第一半导体装置1接收输入信号IN。第二半导体装置2可以基于输入信号IN而在内部产生输出信号OUT。在这种情况下，输入信号IN的摆动电平与输出信号OUT的摆动电平可以彼此不同或实质相同。对于一些实施例，“实质相同”意指“实质一样”。第二半导体装置2可以包括摆动电平转换电路3，所述摆动电平转换电路3基于输入信号IN来产生输出信号OUT。从第一半导体装置1输入到第二半导体装置2的信号的摆动电平可以与在第二半导体装置2中使用的信号的摆动电平不同或实质相同。

摆动电平转换电路3可以基于摆动到第一设定电平的输入信号IN来产生摆动到第二设定电平的输出信号OUT。第一设定电平可以是电流模式逻辑(CML)电平，并且第二设定电平可以是互补金属氧化物半导体(CMOS)电平。此外，摆动电平转换电路3可以接收处于CML电平的信号并输出处于CMOS电平的信号。

根据处于低速操作模式的半导体系统，从第一半导体装置1传送到第二半导体装置2的信号的电平可以处于CMOS电平。在高速操作模式中，从第一半导体装置1传送到第二半导体装置2的信号的电平可以处于CML电平。即，在低速操作模式中，由第二半导体装置2接收的输入信号IN的电平与由第二半导体装置2在内部产生的输出信号OUT的电平可以彼此实质相同，并且在高速操作模式中，由第二半导体装置2接收的输入信号IN的电平与由第二半导体装置2在内部产生的输出信号OUT的电平可以彼此不同。

在图1中，半导体装置之间的关系可以变为在半导体装置中使用的发送电路1和接收电路2之间的关系，并且接收电路2可以包括摆动电平转换电路3。图2示出了根据一个实施例的摆动电平转换电路3的配置图。

摆动电平转换电路3可以接收和输出信号。例如，摆动电平转换电路3可以接收第一输入信号对IN_A和IN_Ab、第二输入信号对IN_B和IN_Bb、以及第一控制信号CTRL_A和第二控制信号CTRL_B，并且可以输出输出信号对OUT和OUTb。

第一输入信号对IN_A和IN_Ab可以包括第一输入信号IN_A和第一取反(bar)输入信号IN_Ab，并且第一输入信号IN_A与第一取反输入信号IN_Ab可以是互补信号。第二输入信号对IN_B和IN_Bb可以包括第二输入信号IN_B和第二取反输入信号IN_Bb，并且第二输入信号IN_B与第二取反输入信号IN_Bb可以是互补信号。输出信号对OUT和OUTb可以包括输出信号OUT和取反输出信号OUTb，并且输出信号OUT与取反输出信号OUTb可以是互补信号。第一输入信号对IN_A和IN_Ab可以是处于CML电平的信号，并且第二输入信号对IN_B和IN_Bb可以是处于CMOS电平的信号。输出信号对OUT和OUTb可以是处于CMOS电平的信号。

例如，摆动电平转换电路3可以根据第一控制信号CTRL_A和第二控制信号CTRL_B来选择一个输入信号对，在这种情况下处于CML电平的第一输入信号对IN_A和IN_Ab以及处于CMOS电平的第二输入信号对IN_B和IN_Bb中的一个输入信号对。摆动电平转换电路3可以基于所选择的输入信号对来产生输出信号对OUT和OUTb并将它们输出。

摆动电平转换电路3可以包括输入选择电路100和转换电路200。

输入选择电路100可以接收第一控制信号CTRL_A和第二控制信号CTRL_B、第一输入信号对IN_A和IN_Ab、以及第二输入信号对IN_B和IN_Bb，并且可以输出选择信号对SEL和SELb。例如，输入选择电路100可以根据第一控制信号CTRL_A和第二控制信号CTRL_B的使能信号来选择第一输入信号对IN_A和IN_Ab与第二输入信号对IN_B和IN_Bb之中的一对，并且将所选择的那对输出为选择信号对SEL和SELb。更详细地，当第一控制信号CTRL_A与第二控制信号CTRL_B之中的第一控制信号CTRL_A被使能时，输入选择电路100可以将第一输入信号对IN_A和IN_Ab输出为选择信号对SEL和SELb。当第一控制信号CTRL_A与第二控制信号CTRL_B之中的第二控制信号CTRL_B被使能时，输入选择电路100可以将第二输入信号对IN_B和IN_Bb输出为选择信号对SEL和SELb。第一控制信号CTRL_A与第二控制信号CTRL_B可以是互补信号。

转换电路200可以接收选择信号对SEL和SELb，并且可以输出输出信号对OUT和OUTb。例如，转换电路200可以根据选择信号对SEL和SELb来产生输出信号对OUT和OUTb。更详细地，转换电路200可以根据选择信号对SEL和SELb来产生处于CMOS电平的输出信号对OUT和OUTb。

参考图3，输入选择电路100可以包括第一输入电路至第四输入电路111、112、121和122以及第一输出电路113和第二输出电路123。第一输入电路111可以接收第一输入信号IN_A并且将第一输入信号IN_A传送到第一输出电路113。

第一输入电路111可以包括第一电容器C1。第一电容器C1可以通过其一端接收第一输入信号IN_A，并且可以通过其另一端电连接到第一输出电路113。

第二输入电路112接收第一控制信号CTRL_A和第二控制信号CTRL_B以及第二取反输入信号IN_Bb。基于第一控制信号CTRL_A和第二控制信号CTRL_B，第二输入电路112可以将第二取反输入信号IN_Bb传送到第一输出电路113，或者可以实质上阻止第二取反输入信号IN_Bb至第一输出电路113的传送。例如，当第一控制信号CTRL_A被使能到高电平并且第二控制信号CTRL_B被禁止到低电平时，第二输入电路112可以实质上阻止第二取反输入信号IN_Bb至第一输出电路113的传送。当第一控制信号CTRL_A被禁止到低电平并且第二控制信号CTRL_B被使能到高电平时，第二输入电路112可以将第二取反输入信号IN_Bb传送到第一输出电路113。

第二输入电路112可以包括：第一、第二和第三或非门NOR1、NOR2和NOR3、与非门ND1、第一反相器IV1、以及第一晶体管P1和第二晶体管N1。第一或非门NOR1接收第一控制信号CTRL_A和第二控制信号CTRL_B。第二或非门NOR2接收第一控制信号CTRL_A和第二取反输入信号IN_Bb。第三或非门NOR3接收第一或非门NOR1的输出信号和第二或非门NOR2的输出信号。与非门ND1接收第二控制信号CTRL_B和第二取反输入信号IN_Bb。第一反相器IV1接收与非门ND1的输出信号。第一晶体管P1通过其栅极接收第三或非门NOR3的输出信号，并且通过其源极接收第一电源电压VDD。第二晶体管N1通过其栅极接收第一反相器IV1的输出信号，通过其漏极电连接到第一晶体管P1的漏极，并且通过其源极接收第二电源电压VSS。第一晶体管P1和第二晶体管N1彼此电连接的节点与第一输入电路111的输出端子和第一输出电路113的输入端子共同连接。第一电源电压VDD的电压电平可以高于第二电源电压VSS的电压电平。

第一输出电路113接收第一输入电路111的输出信号和第二输入电路112的输出信号以及第一控制信号CTRL_A。基于第一控制信号CTRL_A，第一输出电路113可以对第一输入电路111的输出信号和第二输入电路112的输出信号执行电阻反馈反相操作，并且将操作结果输出为选择信号SEL。例如，当第一控制信号CTRL_A被使能到高电平时，第一输出电路113可以对第一输入电路111的输出信号和第二输入电路112的输出信号执行电阻反馈反相操作，并且将操作结果输出为选择信号SEL。当第一控制信号CTRL_A被禁止到低电平时，第一输出电路113可以对第一输入电路111的输出信号和第二输入电路112的输出信号执行反相操作，并且将操作结果输出为选择信号SEL。在这种情况下，当第一控制信号CTRL_A被禁止到低电平时，第一输出电路113执行反相操作，其用于将第一输入电路111的输出信号和第二输入电路112的输出信号反相，并且将已反相的信号输出为选择信号SEL。当第一控制信号CTRL_A被使能到高电平时，第一输出电路113仅在预定时间内将第一输入电路111的输出信号和第二输入电路112的输出信号反相，将已反相的信号输出为选择信号SEL，并且在该预定时间之后使选择信号SEL返回到平均摆动电平。

第一输出电路113可以包括第二反相器IV2、第三晶体管N2和第一电阻器R1。第二反相器IV2具有与第一输入电路111的输出端子和第二输入电路112的输出端子共同连接的输入端子，以及从其输出选择信号SEL的输出端子。第三晶体管N2通过其栅极接收第一控制信号CTRL_A，并且通过其漏极和源极电连接到第二反相器IV2的输出端子和第一电阻器R1的一端。第一电阻器R1通过其一端电连接到第二反相器IV2的输出端子，并且通过其另一端电连接到第二反相器IV2的输入端子。

在如上述那样配置的第一输出电路113中，当第一控制信号CTRL_A被使能到高电平时，在归因于第一电阻器R1的电阻值的延迟时间之后第二反相器IV2的输出信号可以被输入作为第二反相器IV2的输入信号。第一输出电路113的电阻反馈反相操作可以包括以下操作：在其中第二反相器IV2的输出信号经由第一电阻器R1被再次输入作为第二反相器IV2的输入信号。

第三输入电路121可以接收第一取反输入信号IN_Ab并将第一取反输入信号IN_Ab传送到第二输出电路123。第三输入电路121可以包括第二电容器C2。第二电容器C2通过其一端接收第一取反输入信号IN_Ab，并且通过其另一端电连接到第二输出电路123。

第四输入电路122接收第一控制信号CTRL_A、已反相的第二控制信号CTRL_Bb和第二输入信号IN_B。基于第一控制信号CTRL_A和已反相的第二控制信号CTRL_Bb，第四输入电路122可以将第二输入信号IN_B传送到第二输出电路123或者实质上阻止第二输入信号IN_B至第二输出电路123的传送。例如，当第一控制信号CTRL_A被使能到高电平并且已反相的第二控制信号CTRL_Bb被禁止到高电平时，第四输入电路122可以实质上阻止第二输入信号IN_B至第二输出电路123的传送。当第一控制信号CTRL_A被禁止到低电平并且已反相的第二控制信号CTRL_Bb被使能到低电平时，第四输入电路122可以将第二输入信号IN_B传送到第二输出电路123。

第四输入电路122可以包括：第四、第五和第六或非门NOR4、NOR5和NOR6、第三反相器IV3、以及第四晶体管P2和第五晶体管N3。第四或非门NOR4接收已反相的第二控制信号CTRL_Bb和第二输入信号IN_B。第三反相器IV3接收第四或非门NOR4的输出信号。第五或非门NOR5接收已反相的第二控制信号CTRL_Bb和第二输入信号IN_B。第六或非门NOR6接收第五或非门NOR5的输出信号和第一控制信号CTRL_A。第四晶体管P2通过其栅极接收第三反相器IV3的输出信号，并且通过其源极接收第一电源电压VDD。第五晶体管N3通过其栅极接收第六或非门NOR6的输出信号，通过其漏极电连接到第四晶体管P2的漏极，并且通过其源极接收第二电源电压VSS。第四晶体管P2与第五晶体管N3彼此共同连接的节点与第三输入电路121的输出端子和第二输出电路123的输入端子共同连接。图3中所示的逻辑元件(或非门NOR、与非门NAND和反相器IV)可以接收第一电源电压VDD和第二电源电压VSS来作为驱动电压。

第二输出电路123接收第三输入电路121的输出信号和第四输入电路122的输出信号以及第一控制信号CTRL_A。基于第一控制信号CTRL_A，第二输出电路123可以对第三输入电路121的输出信号和第四输入电路122的输出信号执行电阻反馈反相操作，并且将操作结果输出为取反选择信号SELb。例如，当第一控制信号CTRL_A被使能到高电平时，第二输出电路123可以对第三输入电路121的输出信号和第四输入电路122的输出信号执行电阻反馈反相操作，并且将操作结果输出为取反选择信号SELb。当第一控制信号CTRL_A被禁止到低电平时，第二输出电路123可以对第三输入电路121的输出信号和第四输入电路122的输出信号执行反相操作，并且将操作结果输出为取反选择信号SELb。在这种情况下，当第一控制信号CTRL_A被禁止到低电平时，第二输出电路123执行反相操作，其用于将第三输入电路121的输出信号和第四输入电路122的输出信号反相，并且将已反相的信号输出为取反选择信号SELb。当第一控制信号CTRL_A被使能到高电平时，第二输出电路123仅在预定时间内将第三输入电路121的输出信号和第四输入电路122的输出信号反相，将已反相的信号输出为取反选择信号SELb，并且在该预定时间之后使取反选择信号SELb返回到平均摆动电平。

第二输出电路123可以包括第四反相器IV4、第六晶体管N4和第二电阻器R2。第四反相器IV4具有与第三输入电路121的输出端子和第四输入电路122的输出端子共同连接的输入端子，以及从其输出取反选择信号SELb的输出端子。第六晶体管N4通过其栅极接收第一控制信号CTRL_A，并且通过其漏极和源极电连接到第四反相器IV4的输出端子和第二电阻器R2的一端。第二电阻器R2通过其一端电连接到第四反相器IV4的输出端子，并且通过其另一端电连接到第四反相器IV4的输入端子。

在如上述那样配置的第二输出电路123中，当第一控制信号CTRL_A被使能到高电平时，在归因于第二电阻器R2的电阻值的延迟时间之后第四反相器IV4的输出信号可以被输入作为第四反相器IV4的输入信号。第二输出电路123的电阻反馈反相操作可以包括以下操作：在其中第四反相器IV4的输出信号经由第二电阻器R2再次被输入作为第四反相器IV4的输入信号。

如图4中所示，图2中示出的转换电路200可以包括第五至第十六反相器IV5、IV6、IV7、IV8、IV9、IV10、IV11、IV12、IV13、IV14、IV15和IV16。在这种情况下，类似于图3中所示的逻辑元件，第五至第十六反相器IV5至IV16中的每一个可以接收第一电源电压VDD和第二电源电压VSS。

第五反相器IV5接收选择信号SEL。第六反相器IV6接收第五反相器IV5的输出信号。第七反相器IV7接收第六反相器IV6的输出信号。第八反相器IV8接收第七反相器IV7的输出信号并且输出输出信号OUT。第九反相器IV9接收取反选择信号SELb。第十反相器IV10接收第九反相器IV9的输出信号。第十一反相器IV11接收第十反相器IV10的输出信号。第十二反相器IV12接收第十一反相器IV11的输出信号并且输出取反输出信号OUTb。第十三反相器IV13具有与第九反相器IV9和第十反相器IV10彼此电连接的节点电连接的输入端子，以及与第五反相器IV5和第六反相器IV6彼此电连接的节点电连接的输出端子。第十四反相器IV14具有与第九反相器IV9和第十反相器IV10彼此电连接的节点电连接的输出端子，以及与第五反相器IV5和第六反相器IV6彼此电连接的节点电连接的输入端子。第十五反相器IV15具有与第十反相器IV10和第十一反相器IV11彼此电连接的节点电连接的输入端子，以及与第六反相器IV6和第七反相器IV7彼此电连接的节点电连接的输出端子。第十六反相器IV16具有与第十反相器IV10和第十一反相器IV11彼此电连接的节点电连接的输出端子，以及与第六反相器IV6和第七反相器IV7彼此电连接的节点电连接的输入端子。在这种情况下，分别包括在图3的第一输出电路113和第二输出电路123中的第二反相器IV2和第四反相器IV4的驱动能力可以小于图4所示的第五反相器IV5至第十六反相器IV16的驱动能力。

以下参照图2、图3和图4描述根据实施例的如上所述配置的摆动电平转换电路3的操作。

如图2中所示，摆动电平转换电路3可以包括输入选择电路100和转换电路200。

下面参考图3描述输入选择电路100的操作。

第一输入电路111可以将输入的第一输入信号IN_A传送到第一输出电路113。

基于第一控制信号CTRL_A和第二控制信号CTRL_B，第二输入电路112将第二取反输入信号IN_Bb传送到第一输出电路113或者实质上阻止第二取反输入信号IN_Bb至第一输出电路113的传送。

第三输入电路121可以将输入的第一取反输入信号IN_Ab传送到第二输出电路123。

基于第一控制信号CTRL_A和第二控制信号CTRL_B，第四输入电路122将第二输入信号IN_B传送到第二输出电路123或者实质上阻止第二输入信号IN_B至第二输出电路123的传送。

根据实施例，当第一控制信号CTRL_A和第二控制信号CTRL_B之中的第一控制信号CTRL_A被使能而第二控制信号CTRL_B被禁止时，第二输入信号对IN_B和IN_Bb至第一输出电路113和第二输出电路123的传送实质上被第二输入电路112和第四输入电路122阻止。同时，第一输入电路111和第三输入电路121将第一输入信号对IN_A和IN_Ab传送到第一输出电路113和第二输出电路123。

当第一控制信号CTRL_A和第二控制信号CTRL_B之中的第一控制信号CTRL_A被禁止而第二控制信号CTRL_B被使能时，第二输入电路112和第四输入电路122将第二输入信号对IN_B和IN_Bb传送到第一输出电路113和第二输出电路123。

结果，基于第一控制信号CTRL_A和第二控制信号CTRL_B，输入选择电路100将第一输入信号对IN_A和IN_Ab与第二输入信号对IN_B和IN_Bb中之一传送到第一输出电路113和第二输出电路123。

此外，当第一控制信号CTRL_A被使能时，第一输出电路113和第二输出电路123将输入的信号反相并且将已反相的信号输出为选择信号对SEL和SELb，或者对输入的信号执行电阻反馈反相操作并且将操作结果输出为选择信号对SEL和SELb。

简言之，当第一控制信号CTRL_A被使能而控制信号CTRL_B被禁止时，根据一个实施例，输入选择电路100对处于CML电平的第一输入信号对IN_A和IN_Ab执行电阻反馈反相操作并且将操作结果输出为选择信号对SEL和SELb。此外，当第一控制信号CTRL_A被禁止而第二控制信号CTRL_B被使能时，根据一个实施例，输入选择电路100对处于CMOS电平的第二输入信号对IN_B和IN_Bb执行反相操作并且将操作结果输出为选择信号对SEL和SELb。

如图4中所示，以及如上所述，转换电路200包括第五反相器IV5至第十六反相器IV16，它们通过接收第一电源电压VDD和第二电源电压VSS来操作。

第五反相器IV5至第八反相器IV8彼此串联连接，接收选择信号SEL，并且产生输出信号OUT。

第九反相器IV9至第十二反相器IV12彼此串联连接，接收取反选择信号SELb，并且产生取反输出信号OUTb。输出信号OUT和取反输出信号OUTb是处于CMOS电平的信号，它们摆动到第一电源电压VDD的电平和第二电源电压VSS的电平。

第十三反相器IV13和第十四反相器IV14以及第十五反相器IV15和第十六反相器IV16中的每个均具有锁存型(latch-type)连接结构，并且可以分别电连接到彼此串联连接的第五反相器IV5至第八反相器IV8之间的节点以及彼此串联连接的第九反相器IV9至第十二反相器IV12之间的节点。

结果，转换电路200可以接收选择信号SEL和取反选择信号SELb，并且产生摆动到第一电源电压VDD的电平和第二电源电压VSS的电平的输出信号OUT和取反输出信号OUTb。

图2、图3和图4中所示的摆动电平转换电路3可以基于多个控制信号CTRL_A和CTRL_B来选择处于CML电平的第一输入信号IN_A和IN_Ab与处于CMOS电平的第二输入信号IN_B和IN_Bb中的一个，并且可以将所选择的信号输出为处于CMOS电平的输出信号OUT和OUTb。在这种情况下，第二输入电路112通过第一输出电路113的反相器IV2将处于CMOS电平的第二取反输入信号IN_Bb传送到转换电路200。第四输入电路122通过第二输出电路123的反相器IV4将处于CMOS电平的第二输入信号IN_B传送到转换电路200。反相器IV2和IV4的驱动能力小于包括在图4所示的转换电路200中的反相器IV5和IV6的驱动能力，因此，当执行CMOS对CMOS操作时，可能降低功耗。

根据一个实施例，包括上述摆动电平转换电路3的图1的半导体装置2可以在低速操作模式中接收从另一半导体装置1输入的处于CMOS电平的信号并且输出处于CMOS电平的信号。半导体装置2还可以在高速操作模式中接收从另一半导体装置1输入的处于CML电平的信号并且输出处于CMOS电平的信号。即，根据一个实施例，即使在低速模式或高速模式下输入的信号的摆动电平彼此不同，半导体装置2也可以正常操作。

虽然上面已经描述了各种实施例，但是本领域技术人员将理解，上述实施例仅用作示例。因此，本文描述的半导体装置不应基于所描述的实施例而受到限制。

Claims (16)

1.一种半导体装置，包括：

输入选择电路，其被配置为响应于控制信号来选择第一输入信号与第二输入信号中的一个，并且被配置为将所选择的输入信号输出为选择信号，其中所述第一输入信号的摆动电平与所述第二输入信号的摆动电平彼此不同；以及

转换电路，其被配置为响应于所述选择信号来产生输出信号，其中，所述输出信号摆动到与所述第二输入信号的电平实质相同的电平。

2.根据权利要求1所述的半导体装置，其中，所述第一输入信号摆动到电流模式逻辑CML电平，并且所述第二输入信号摆动到互补金属氧化物半导体CMOS电平。

3.根据权利要求1所述的半导体装置，其中，所述输入选择电路包括：

第一输入电路，其被配置为将所述第一输入信号传送到输出电路；

第二输入电路，其被配置为基于所述控制信号将所述第二输入信号传送到所述输出电路；以及

所述输出电路，其被配置为基于所述控制信号对从所述第一输入电路和所述第二输入电路接收的所述第一输入信号和所述第二输入信号执行反相操作和电阻反馈反相操作中的至少一个，并且将所述操作的结果输出为所述选择信号。

4.根据权利要求3所述的半导体装置，其中，所述第一输入电路的输出端子与所述第二输入电路的输出端子共同连接，以及

其中，基于所述控制信号，所述第二输入电路将所述第二输入信号传送到所述输出电路或实质上阻止所述第二输入信号至所述输出电路的传送。

5.根据权利要求2所述的半导体装置，其中，所述转换电路包括：

多个串联连接的反相器，它们被配置为接收所述选择信号，

其中，所述多个串联连接的反相器中的每一个反相器接收处于所述CMOS电平的电源电压。

6.根据权利要求5所述的半导体装置，其中，所述转换电路还包括附加反相器，所述附加反相器以锁存型配置连接到所述多个串联连接的反相器之中的至少一个节点。

7.根据权利要求5所述的半导体装置，其中，所述输出电路包括：

反相器，其驱动能力小于包括在所述转换电路中的所述多个串联连接的反相器和所述附加反相器的驱动能力。

8.一种半导体装置，包括：

包括电容器的第一输入电路，其接收处于电流模式逻辑CML电平的第一输入信号，并将所述第一输入信号传送到输出电路；

第二输入电路，其被配置为基于控制信号，将处于互补金属氧化物半导体CMOS电平的第二输入信号传送到所述输出电路，或者实质上阻止所述第二输入信号至所述输出电路的传送；以及

所述输出电路，其被配置为基于所述控制信号对所述第一输入电路和所述第二输入电路的输出执行反相操作和电阻反馈反相操作中的至少一个。

9.根据权利要求8所述的半导体装置，还包括：

转换电路，其被配置为接收所述输出电路的输出并且产生处于所述CMOS电平的输出信号。

10.根据权利要求8所述的半导体装置，其中，当所述第一输入电路的输出被传送到所述输出电路时，所述输出电路基于所述控制信号对所述第一输入电路的输出执行所述电阻反馈反相操作，以及

其中，当所述第二输入电路的输出被传送到所述输出电路时，所述输出电路基于所述控制信号对所述第二输入电路的输出执行所述反相操作。

11.根据权利要求10所述的半导体装置，其中，所述输出电路包括：

反相器，其被配置为共同接收所述第一输入电路和所述第二输入电路的输出；以及

晶体管和电阻器，其被配置为基于所述控制信号将所述反相器的输出反馈作为所述反相器的输入。

12.根据权利要求11所述的半导体装置，其中，所述输出电路被配置为：当所述第一输入电路的输出被传送到所述输出电路时，将所述反相器的输出经由所述晶体管和所述电阻器而反馈作为所述反相器的输入。

13.根据权利要求12所述的半导体装置，其中，当所述第二输入电路的输出被传送到所述输出电路时，所述第二输入电路的输出经由所述反相器反相并且由所述输出电路来输出。

14.根据权利要求9所述的半导体装置，其中，所述转换电路包括：

多个串联连接的反相器，它们被配置为接收所述输出电路的所述输出，

其中，所述多个串联连接的反相器中的每一个反相器接收处于所述CMOS电平的电源电压。

15.根据权利要求14所述的半导体装置，其中，所述转换电路还包括附加反相器，所述附加反相器以锁存型配置连接到所述多个串联连接的反相器之中的至少一个节点。

16.根据权利要求14所述的半导体装置，其中，所述输出电路包括：

反相器，其驱动能力小于包括在所述转换电路中的所述多个串联连接的反相器和所述附加反相器的驱动能力。

Images