CN106611611B - 内部电压发生电路 - Google Patents

内部电压发生电路 Download PDF

Info

Publication number
CN106611611B
CN106611611B CN201610262725.7A CN201610262725A CN106611611B CN 106611611 B CN106611611 B CN 106611611B CN 201610262725 A CN201610262725 A CN 201610262725A CN 106611611 B CN106611611 B CN 106611611B
Authority
CN
China
Prior art keywords
pulse
circuit
voltage
change
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610262725.7A
Other languages
English (en)
Other versions
CN106611611A (zh
Inventor
郑奉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106611611A publication Critical patent/CN106611611A/zh
Application granted granted Critical
Publication of CN106611611B publication Critical patent/CN106611611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Abstract

可以提供一种内部电压发生电路。内部电压发生电路器件可以包括脉冲发生电路，其被配置成响应于外部电压而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生合成脉冲。

Description

内部电压发生电路
相关申请的交叉引用
本申请要求2015年10月26日提交的申请号为10-2015-0148454的韩国专利申请的优先权，通过引用整体合并于此。
技术领域
本公开的实施例总体而言涉及一种内部电压发生电路、以及包括所述内部电压发生电路的半导体存储器件和系统。
背景技术
通常，半导体存储器件从外部器件接收外部电压(例如，电源电压VDD)和接地电压VSS，以产生构成半导体存储器件的内部电路的操作中所使用的内部电压。用于操作半导体存储器件的内部电路的内部电压可以包括：核心电压VCORE、高电压VPP和反相偏置电压VBB。核心电压可以被供应至存储核心区。高电压VPP可以用于驱动或过驱动字线。反相偏置电压VBB可以被施加至存储核心区中的NMOS晶体管的块体区(或衬底)。
核心电压VCORE可以是比由外部器件供应的电源电压VDD低的正电压。因而，核心电压VCORE可以通过将电源电压VDD降低至特定电平来产生。然而，高电压VPP可以比电源电压VDD高，而反相偏置电压VBB可以是比接地电压VSS低的负电压。因而，可能需要电荷泵电路来产生高电压VPP和反相偏置电压VBB。
另外，在半导体存储器件中使用的内部电压可以包括用于对位线预充电的位线预充电电压VBLP以及被施加至存储单元的平板电极的单元平板电压VCP。位线预充电电压VBLP和单元平板电压VCP可以被设定成具有相同的电平(例如，核心电压VCORE的一半)。因此，位线预充电电压VBLP和单元平板电压VCP可以通过具有相同配置的内部电压发生电路来产生。用于产生位线预充电电压VBLP和单元平板电压VCP的内部电压发生电路可以被实现为独立操作或者单独操作。
附图说明
图1为图示根据一个实施例的内部电压发生电路的示例代表的框图。
图2为图示包括在图1中的内部电压发生电路之内的电平移位器的示例代表的电路图。
图3为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。
图4为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。
图5为图示包括在图1中的内部电压发生电路之内的第一脉冲发生电路的示例代表的电路图。
图6为图示包括在图1中的内部电压发生电路之内的第二脉冲发生电路的示例代表的电路图。
图7为图示包括在图1中的内部电压发生电路之内的脉冲合成电路的示例代表的电路图。
图8为图示包括在图1中的内部电压发生电路之内的电压驱动电路的示例代表的电路图。
图9为图示包括在图1中的内部电压发生电路之内的电压驱动电路的示例代表的电路图。
图10和图11为图示图1至图9中所示的内部电压发生电路的操作的示例代表的时序图。
图12为图示根据一个实施例的内部电压发生电路的示例代表的框图。
图13图示了采用根据以上关于图1至图12所讨论的各种实施例的一种内部电压发生电路的系统的代表示例的框图。
具体实施方式
各种实施例可以针对一种根据外部电压的电平来调节内部电压的驱动的内部电压发生电路。
根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括第一脉冲发生电路，其被配置成产生第一脉冲，所述第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽。内部电压发生电路器件可以包括第二脉冲发生电路，其被配置成产生第二脉冲，所述第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。
根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括电平移位器，其被配置成用于将使能信号的电平移位，以产生移位使能信号。内部电压发生电路器件可以包括脉冲发生电路，其被配置成响应于移位使能信号而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲。第一脉冲具有可以响应于外部电压而通过第一变化率来调节的脉宽，而第二脉冲具有可以响应于外部电压而通过第二变化率来调节的脉宽。
根据一个实施例，可以提供一种内部电压发生电路器件。内部电压发生电路器件可以包括脉冲发生电路，其被配置为响应于外部电压而产生第一脉冲和第二脉冲。内部电压发生电路器件可以包括脉冲合成电路，其被配置成将第一脉冲和第二脉冲合成，以产生合成脉冲。
在下文中，将参照附图来描述本公开的各种实施例。然而，本文中所述的实施例仅是说明性的目的，并非旨在限制本公开的范围。
参见图1，根据本发明的一个实施例的内部电压发生电路可以包括：电平移位器1、脉冲发生电路2、脉冲合成电路3以及电压驱动电路4。
电平移位器1可以通过将使能信号EN电平移位来产生移位使能信号EN_SHF。使能信号EN可以是被使能用于驱动内部电压的信号。使能信号EN可以在内部电压与接地电压之间的范围内摆动。被使能的使能信号EN的电平可以根据实施例而设定成不同。移位使能信号EN_SHF可以在外部电压与接地电压之间的范围内摆动。移位使能信号EN_SHF的摆动宽度可以根据实施例而设定成不同。
脉冲发生电路2可以包括第一脉冲发生电路21和第二脉冲发生电路22。第一脉冲发生电路21可以包括无源元件，并且可以接收移位使能信号EN_SHF，以产生第一脉冲PUL1。第二脉冲发生电路22可以包括被配置成包括多个MOS晶体管的反相器链，并且可以接收移位使能信号EN_SHF，以产生第二脉冲PUL2。第一脉冲PUL1可以具有根据外部电压的变化而通过第一变化率来调节的脉宽。第二脉冲PUL2可以具有根据外部电压的变化而通过第二变化率来调节的脉宽。第一变化率和第二变化率中的每个可以被设定成脉宽的变化量与电源电压的变化量之比。第二变化率可以被设定成比第一变化率大。在这种情况下，如果外部电压的电平降低，则第二脉冲PUL2与第一脉冲PUL1之间的脉宽差可以增加。第一脉冲PUL1可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。类似地，第二脉冲PUL2可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。第一变化率和第二变化率可以根据实施例而设定成不同。
脉冲合成电路3可以通过将第一脉冲PUL1和第二脉冲PUL2合成来产生合成脉冲PUL_SYN。例如，脉冲合成电路3可以产生合成脉冲PUL_SYN，其具有与通过将第二脉冲PUL2的脉宽减去第一脉冲PUL1的脉宽所获得的区段相对应的脉宽。如果外部电压的电平降低，则其中第二脉冲PUL2的脉宽增加的区段可以变得比其中第一脉冲PUL1的脉宽增加的区段大。因而，如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增加。合成脉冲PUL_SYN可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。
电压驱动电路4可以响应于合成脉冲PUL_SYN来驱动内部电压。例如，电压驱动电路4可以在与合成脉冲PUL_SYN的脉宽相对应的区段期间，将内部电压驱动至外部电压。如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。因而，如果外部电压的电平降低，则其中内部电压被驱动至外部电压的区段可以增大。
参见图2，电平移位器1可以包括：PMOS晶体管P11和P12、NMOS晶体管N11和N12以及反相器IV11。在电平移位器1中，如果使能信号EN具有内部电压VINT的电平，则NMOS晶体管N11和PMOS晶体管P12可以导通，以将移位使能信号EN_SHF驱动成外部电压VEXT。在电平移位器1中，如果使能信号EN具有接地电压VSS的电平，则NMOS晶体管N12和PMOS晶体管P11可以导通，以将移位使能信号EN_SHF驱动至接地电压VSS。电平移位器1可以通过将在内部电压VINT与接地电压VSS之间的范围内的使能信号EN的电平移位，来产生移位使能信号EN_SHF，所述移位使能信号EN_SHF的电平在外部电压VEXT与接地电压VSS之间的范围内摆动。
参见图3，第一脉冲发生电路21可以包括第一延迟电路211和与非门NAND21。第一延迟电路211可以将移位使能信号EN_SHF反相延迟预定的延迟时间，以产生第一延迟信号EN_D1。第一延迟电路211可以包括：反相器IV21、IV22和IV23，电阻元件R21、R22和R23以及电容元件C21和C22。与使用MOS晶体管实现的反相器IV21、IV22和IV23相比，与无源元件相对应的电阻元件R21、R22和R23以及电容元件C21和C22的电气特性受到外部电压VEXT的电平变化的影响可以更小。通过使用与非门NAND21对移位使能信号EN_SHF和第一延迟信号EN_D1进行与非运算(即，与非)所产生的第一脉冲PUL1的脉宽可以被设定成对应于第一延迟电路211的延迟时间。
参见图4，第一脉冲发生电路21a可以包括第一延迟电路211a和与非门NAND22。第一延迟电路211a可以将移位使能信号EN_SHF反相延迟预定的延迟时间，以产生第一延迟信号EN_D1a。第一延迟电路211a可以包括：反相器IV24、IV25和IV26以及电阻元件R24、R25和R26。与使用MOS晶体管实现的反相器IV24、IV25和IV26相比，与无源元件相对应的电阻元件R24、R25和R26的电气特性受到外部电压VEXT的电平变化的影响可以更小。通过使用NAND22对移位使能信号EN_SHF和第一延迟信号EN_D1进行与非运算所产生的第一脉冲PUL1的脉宽可以被设定成对应于第一延迟电路211a的延迟时间。
参见图5，第一脉冲发生电路21b可以包括第一延迟电路211b和与非门NAND23。第一延迟电路211b可以将移位使能信号EN_SHF反相延迟预定的延迟时间，以产生第一延迟信号EN_D1b。第一延迟电路211b可以包括：反相器IV27、IV28和IV29以及电容元件C27、C28。与使用MOS晶体管实现的反相器IV27、IV28和IV29相比，与无源元件相对应的电容元件C27、C28受到外部电压VEXT的电平变化的影响可以更小。通过使用NAND23对移位使能信号EN_SHF和第一延迟信号EN_D1b进行与非运算所产生的第一脉冲PUL1的脉宽可以被设定成对应于第一延迟电路211b的延迟时间。
参见图6，第二脉冲发生电路22可以包括第二延迟电路221和与非门NAND24。第二延迟电路221可以将移位使能信号EN_SHF反相延迟预定的延迟时间，以产生第二延迟信号EN_D2。第二延迟电路221可以使用反相器链来实现。由于第二延迟电路221仅使用反相器链来实现，而不使用任何无源元件，所以在其中外部电压VEXT的电平低的区段期间，第二延迟电路221的延迟时间可以被设定成比参照图3至图5所述的第一延迟电路211、211a和211b中的每个的延迟时间大。通过使用NAND24对移位使能信号EN_SHF和第二延迟信号EN_D2进行与非运算所产生的第二脉冲PUL2的脉宽可以被设定成对应于第二延迟电路221的延迟时间。由于外部电压VEXT的电平降低，所以第一脉冲PUL1的脉宽与第二脉冲PUL2的脉宽之差可以增大。
参见图7，脉冲合成电路3可以包括反相器IV31和与非门NAND31。反相器IV31可以将第二脉冲PUL2反相缓冲，以产生第二反相脉冲PUL2B。与非门NAND31可以接收第一脉冲PUL1和第二反相脉冲PUL2B，以及可以对第一脉冲PUL1和第二反相脉冲PUL2B执行与非运算，以产生合成脉冲PUL_SYN。具有逻辑低电平的合成脉冲PUL_SYN的脉宽可以被设定成通过将第二脉冲PUL2的脉宽减去第一脉冲PUL1的脉宽所获得的区段。如果外部电压VEXT的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。
参见图8，电压驱动电路4可以包括PMOS晶体管P41，其响应于合成脉冲PUL_SYN来将内部电压VINT驱动至外部电压VEXT。例如，电压驱动电路4可以在具有逻辑低电平的合成脉冲PUL_SYN的脉宽区段期间，将内部电压VINT驱动至外部电压VEXT。如果外部电压VEXT的电平降低，则其中电压驱动电路4将内部电压VINT驱动至外部电压VEXT的时间段可以增大。
参见图9，电压驱动电路4a可以包括：分压电路41、驱动信号发生电路42以及驱动电路43。分压电压41可以包括NMOS晶体管N41和N42，并且可以通过将内部电压VINT分压来产生分压电压VDIV。驱动信号发生电路42可以包括例如比较器421、反相器IV41以及或非门NOR41。如果分压电压VDIV比参考电压VREF高，则比较器421可以产生具有逻辑低电平的比较信号COM，而如果分压电压VDIV比参考电压VREF低，则比较器421可以产生具有逻辑高电平的比较信号COM。如果比较信号COM和反相器IV41的输出信号中的至少一个具有逻辑高电平，则或非门NOR41可以产生被使能成逻辑低电平的上拉信号PU。如果上拉信号PU被使能成逻辑低电平，则驱动电路43可以将内部电压VINT驱动至外部电压VEXT。如果分压电压VDIV比参考电压VREF低，则电压驱动电路4a可以将内部电压VINT驱动至外部电压VEXT，或者电压驱动电路4a可以在与具有逻辑低电平的合成脉冲PUL_SYN的脉宽相对应的时间段期间，将内部电压VINT驱动至外部电压VEXT。如果外部电压VEXT的电平降低，则其中电压驱动电路4a将内部电压VINT驱动至外部电压VEXT的时间段可以增大。
将参照图10和图11来描述具有前述配置的内部电压发生电路的操作。此时，将分成如下的情况来描述该操作：外部电压VEXT的电平高于或等于预定的目标电平的情况，和外部电压VEXT的电平低于或等于预定的目标电平的情况。
在下文中，将结合外部电压VEXT高于预定的目标电平的示例和外部电压VEXT低于预定的目标电平的示例，参照图10和图11来描述具有前述配置的内部电压发生电路的操作。
首先，，在下文中将参照图10来描述当外部电压VEXT高于预定的目标电平时内部电压发生电路的操作。
可以将使能信号EN(其电平在内部电压VINT与接地电压VSS之间的范围内摆动)移位，以产生移位使能信号EN_SHF(其电平在外部电压VEXT与接地电压VSS之间的范围内摆动)。第一脉冲PUL1的脉宽可以被设定成与第一延迟信号EN_D1的延迟时间td1相对应，而第二脉冲PUL2的脉宽可以被设定成与第二延迟信号EN_D2的延迟时间td2相对应。合成脉冲PUL_SYN可以产生为具有在区段td2-td1期间被设定成逻辑低电平的脉宽，在区段td2-td1中，第一脉冲PUL1和第二反相脉冲PUL2B二者都被产生成具有逻辑高电平。
接着，，在下文中将参照图11来描述当外部电压VEXT低于预定的目标电平时内部电压发生电路的操作。
可以将使能信号EN(其电平在内部电压VINT与接地电压VSS之间的范围内摆动)移位，以产生移位使能信号EN_SHF(其电平在外部电压VEXT与接地电压VSS之间的范围内摆动)。第一脉冲PUL1的脉宽可以被设定成与第一延迟信号EN_D1的延迟时间td1相对应，而第二脉冲PUL2的脉宽可以被设定成与第二延迟信号EN_D2的延迟时间td3相对应。合成脉冲PUL_SYN可以被产生成具有在区段td3-td1期间被设定成逻辑低电平的脉宽，在区段td3-td1中，第一脉冲PUL1和第二反相脉冲PUL2B二者都被产生成具有逻辑高电平。
如果外部电压VEXT的电平比预定的目标电平低，则合成脉冲PUL_SYN的脉宽可以被设定成与区段td3-td1相对应，而如果外部电压VEXT的电平比预定的目标电平高，则合成脉冲PUL_SYN的脉宽可以被设定成与比区段td3-td1小的区段td2-td1相对应。即，如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。如上所述，如果合成脉冲PUL_SYN的脉宽增大，则其中内部电压VINT被驱动至外部电压VEXT的时间段可以增大。因而，尽管外部电压VEXT的电平降低，内部电压VINIT的电平也可以被完全地驱动至外部电压VEXT的电平，以防止采用这一内部电压发生电路的半导体器件的操作速度的降低。
参见图12，根据本公开的一个实施例的内部电压发生电路可以包括：第一脉冲发生电路61、第二脉冲发生电路62、脉冲合成电路63以及电压驱动电路64。
第一脉冲发生电路61可以包括无源元件，并且可以接收使能信号EN，以产生第一脉冲PUL1。第一脉冲PUL1可以具有根据外部电压的变化而通过第一变化率来调节的脉宽。
第二脉冲发生电路62可以包括使用MOS晶体管所实现的反相器链，并且可以接收使能信号EN，以产生第二脉冲PUL2。第二脉冲PUL2可以具有根据外部电压的变化而通过第二变化率来调节的脉宽。第一变化率和第二变化率中的每个可以被设定成脉宽的变化量与电源电压的变化量之比。第二变化率可以被设定成比第一变化率大。在这种情况下，如果外部电压的电平降低，则第二脉冲PUL2与第一脉冲PUL1之间的脉宽差可以增大。第一脉冲PUL1可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。类似地，第二脉冲PUL2可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。第一变化率和第二变化率可以根据实施例而设定成不同。
脉冲合成电路63可以通过将第一脉冲PUL1和第二脉冲PUL2合成来产生合成脉冲PUL_SYN。例如，脉冲合成电路63可以产生合成脉冲PUL_SYN，其具有与通过将第二脉冲PUL2的脉宽减去第一脉冲PUL1的脉宽所获得的区段相对应的脉宽。如果外部电压的电平降低，则其中第二脉冲PUL2的脉宽增大的区段可以变得比其中第一脉冲PUL1的脉宽增大的区段大。因而，如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。合成脉冲PUL_SYN可以被设定成在与其脉宽相对应的区段期间具有逻辑低电平。
电压驱动电路64可以响应于合成脉冲PUL_SYN来驱动内部电压。例如，电压驱动电路64可以在与合成脉冲PUL_SYN的脉宽相对应的区段期间，将内部电压驱动至外部电压。如果外部电压的电平降低，则合成脉冲PUL_SYN的脉宽可以增大。因而，如果外部电压的电平降低，则其中内部电压被驱动至外部电压驱动的区段可以增大。
除了参照图12所述的内部电压发生电路不包括图1的电平移位器之外，参照图12所述的内部电压发生电路可以具有与参照图1所述的内部电压发生电路基本相同的配置。因而，将省略图12中所示的内部电压发生电路的元件的具体描述。
以上讨论的内部电压发生电路(见图1-图12)在存储器件、处理器和计算机系统的设计中特别有用。例如，参见图13，采用根据各种实施例的内部电压发生电路的系统的框图被图示并且总体上由附图标记1000来标记。系统1000可以包括一个或更多个处理器(即，处理器)，或者，例如但不限制于中央处理单元(“CPUs”)1100。处理器(即，CPU)1100可以单独使用，或者结合其它的处理器(即，CPUs)来使用。尽管处理器(即，CPU)1100将主要以单数形式提及，但是本领域的技术人员将理解的是，可以实施具有任意数量的物理或逻辑处理器(即，CPUs)的系统1000。
芯片组1150可以可操作性地耦接至处理器(即，CPU)1100。芯片组1150为信号在处理器(即，CPU)1100与系统1000的其它组件之间的通信路径。系统1000的其它组件可以包括：存储器控制器1200、输入/输出(“I/O”)总线1250以及盘驱动器控制器1300。根据系统1000的配置，多个不同信号中的任意一个可以通过芯片组1150来传送，并且本领域的技术人员将理解的是，在不改变系统1000的根本性质的情况下，能够容易地调整信号在系统1000中的路由。
如上所述，存储器控制器1200可以可操作性地耦接至芯片组1150。存储器控制器1200可以包括如以上参照图1至图12所述的至少一个内部电压发生电路。因而，存储器控制器1200可以经由芯片组1150来接收从处理器(即，CPU)1100提供的请求。在可替选实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200可以可操作性地耦接至一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括如以上关于图1至图12所述的至少一个内部电路发生电路，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以为若干工业标准存储器类型中的任意一种，包括但是不限制于单列直插存储器模块(“SIMM”)和双列直插存储器模块(“DIMM”)。此外，存储器件1350可以通过储存指令和数据二者而有助于外部数据储存设备的安全移除。
芯片组1150还可以耦接至I/O总线1250。I/O总线1250可以用作信号从芯片组1150至I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括例如但是不限制于：鼠标1410、视频显示器1420或者键盘1430。I/O总线1250可以采用若干通信协议中的任意一种与I/O设备1410、1420和1430通信。在一个实施例中，I/O总线1250可以被集成在芯片组1150中。
盘驱动器控制器1300可以可操作性地耦接至芯片组1150。盘驱动器控制器1300可以用作芯片组1150与一个内部盘驱动器1450或者一个以上内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据二者而有助于外部数据储存设备的断开连接。盘驱动器控制器1300和内部盘驱动器1450可以使用几乎任何类型的通信协议(其包括，例如但是不限制于以上关于I/O总线1250所提及的所有那些协议)而彼此通信或者与芯片组1150通信。
需要注意的是，以上关于图13所描述的系统1000仅是采用以上关于图1至图12所讨论的内部电压发生电路的系统1000的一个示例。在可替选的实施例中，诸如例如不限制于蜂窝电话或者数码照相机，组件可以不同于图13中所示的实施例。

Claims (18)

1.一种内部电压发生电路，包括：
第一脉冲发生电路，被配置成产生第一脉冲，所述第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽；
第二脉冲发生电路，被配置成产生第二脉冲，所述第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽；以及
脉冲合成电路，被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲，其中，脉冲合成电路产生合成脉冲，所述合成脉冲具有与通过将第二脉冲的脉宽减去第一脉冲的脉宽所获得的区段相对应的脉宽。
2.根据权利要求1所述的电路，
其中，第一变化率被设定成第一脉冲的脉宽的变化量与外部电压的电平的变化量之比；以及
其中，第二变化率被设定成第二脉冲的脉宽的变化量与外部电压的电平的变化量之比。
3.根据权利要求1所述的电路，其中，第二变化率被设定成比第一变化率大。
4.根据权利要求1所述的电路，其中，如果外部电压的电平降低，则第一脉冲的脉宽与第二脉冲的脉宽之差增大。
5.根据权利要求1所述的电路，
其中，第一脉冲发生电路被配置为包括无源元件；以及
其中，第一脉冲发生电路从其输入信号而产生延迟信号，以及从输入信号和延迟信号而产生第一脉冲。
6.根据权利要求5所述的电路，其中，无源元件被配置为包括电阻元件、电容元件或其组合。
7.根据权利要求1所述的电路，其中，第一脉冲发生电路包括：
延迟电路，被配置成包括无源元件，并且被配置成将输入信号延迟预定的延迟时间以产生延迟信号；以及
逻辑元件，被配置成响应于输入信号和延迟信号而产生第一脉冲。
8.根据权利要求1所述的电路，
其中，第二脉冲发生电路被配置为包括至少一个MOS晶体管；以及
其中，第二脉冲发生电路从其输入信号而产生延迟信号，以及从输入信号和延迟信号而产生第二脉冲。
9.根据权利要求1所述的电路，其中，第二脉冲发生电路包括：
延迟电路，被配置成包括反相器链，并且被配置成将输入信号延迟预定的延迟时间以产生延迟信号，所述反相器链被配置为包括MOS晶体管；以及
逻辑元件，被配置成响应于输入信号和延迟信号而产生第二脉冲。
10.根据权利要求1所述的电路，其中，内部电压在与合成脉冲的脉宽相对应的区段期间被驱动。
11.一种内部电压发生电路，包括：
电平移位器，被配置成将使能信号的电平移位，以产生移位使能信号；
脉冲发生电路，被配置成响应于移位使能信号而产生第一脉冲和第二脉冲；以及
脉冲合成电路，被配置成将第一脉冲和第二脉冲合成，以产生用于驱动内部电压的合成脉冲，
其中，第一脉冲具有响应于外部电压而通过第一变化率来调节的脉宽，
其中，第二脉冲具有响应于外部电压而通过第二变化率来调节的脉宽，以及
其中，脉冲合成电路产生合成脉冲，所述合成脉冲具有与通过将第二脉冲的脉宽减去第一脉冲的脉宽所获得的区段相对应的脉宽。
12.根据权利要求11所述的电路，其中，使能信号在内部电压与接地电压之间的范围内摆动，以及移位使能信号在外部电压与接地电压之间的范围内摆动。
13.根据权利要求11所述的电路，
其中，第一变化率被设定成第一脉冲的脉宽的变化量与外部电压的电平的变化量之比；以及
其中，第二变化率被设定成第二脉冲的脉宽的变化量与外部电压的电平的变化量之比。
14.根据权利要求11所述的电路，其中，第二变化率比第一变化率大。
15.根据权利要求11所述的电路，其中，如果外部电压的电平降低，则第一脉冲的脉宽与第二脉冲的脉宽之差增大。
16.根据权利要求11所述的电路，
其中，脉冲发生电路包括被配置成从移位使能信号而产生第一脉冲的第一脉冲发生电路；
其中，第一脉冲发生电路包括无源元件；以及
其中，第一脉冲发生电路从移位使能信号而产生延迟信号，以及从移位使能信号和延迟信号而产生第一脉冲。
17.根据权利要求16所述的电路，其中，无源元件被配置为包括电阻元件、电容元件或其组合。
18.根据权利要求11所述的电路，
其中，脉冲发生电路包括被配置成从移位使能信号而产生第二脉冲的第二脉冲发生电路；
其中，第二脉冲发生电路包括至少一个MOS晶体管；以及
其中，第二脉冲发生电路从移位使能信号而产生延迟信号，以及从移位使能信号和延迟信号而产生第二脉冲。
CN201610262725.7A 2015-10-26 2016-04-25 内部电压发生电路 Active CN106611611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0148454 2015-10-26
KR1020150148454A KR102394726B1 (ko) 2015-10-26 2015-10-26 내부전압생성회로

Publications (2)

Publication Number Publication Date
CN106611611A CN106611611A (zh) 2017-05-03
CN106611611B true CN106611611B (zh) 2020-09-22

Family

ID=58559256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610262725.7A Active CN106611611B (zh) 2015-10-26 2016-04-25 内部电压发生电路

Country Status (3)

Country Link
US (1) US9853641B2 (zh)
KR (1) KR102394726B1 (zh)
CN (1) CN106611611B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461866B1 (ko) * 2018-03-27 2022-11-02 에스케이하이닉스 주식회사 전압 생성 회로
KR102596960B1 (ko) 2021-07-27 2023-11-02 한국수력원자력 주식회사 중성자 조사 표적봉 고정장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211709B1 (en) * 1998-06-29 2001-04-03 Hyundai Electronics Industries Co., Ltd. Pulse generating apparatus
CN1422430A (zh) * 2000-04-11 2003-06-04 日本电气株式会社 半导体存储装置
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
US7728628B2 (en) * 2007-11-07 2010-06-01 Richtek Technology Corporation, R.O.C. Level shift circuit and method for the same
CN102109868A (zh) * 2009-12-11 2011-06-29 Arm有限公司 电压调节电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672990A (en) * 1996-01-26 1997-09-30 United Microelectronics Corporation Edge-trigger pulse generator
JP3866594B2 (ja) 2002-03-15 2007-01-10 Ｎｅｃエレクトロニクス株式会社 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法
JP2004096493A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp パルス発生回路及び半導体装置
KR100560298B1 (ko) * 2003-10-31 2006-03-10 주식회사 하이닉스반도체 공정조건 또는 전압변동에 관계없이 일정한 지연양을가지는 지연회로 및 그를 이용한 펄스생성회로
US7283005B2 (en) * 2004-02-10 2007-10-16 Stmicroelectronics S.R.L. Clock-pulse generator circuit
KR100582852B1 (ko) * 2005-01-10 2006-05-23 삼성전자주식회사 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
US7236038B2 (en) * 2005-06-20 2007-06-26 Elite Semiconductor Memory Technology Inc. Pulse generator and method for pulse generation thereof
KR100904426B1 (ko) 2007-09-11 2009-06-26 주식회사 하이닉스반도체 내부 전압 생성 회로
US20090134922A1 (en) * 2007-11-27 2009-05-28 Cheng-Hung Chen Start-up circuit for bias circuit
JP5410318B2 (ja) * 2010-02-05 2014-02-05 株式会社日立製作所 出力ドライバ回路
US9755625B2 (en) * 2014-04-30 2017-09-05 Fairchild Korea Semiconductor Ltd. Pulse generator and driving circuit comprising the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211709B1 (en) * 1998-06-29 2001-04-03 Hyundai Electronics Industries Co., Ltd. Pulse generating apparatus
CN1422430A (zh) * 2000-04-11 2003-06-04 日本电气株式会社 半导体存储装置
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
US7728628B2 (en) * 2007-11-07 2010-06-01 Richtek Technology Corporation, R.O.C. Level shift circuit and method for the same
CN102109868A (zh) * 2009-12-11 2011-06-29 Arm有限公司 电压调节电路

Also Published As

Publication number Publication date
US20170117897A1 (en) 2017-04-27
CN106611611A (zh) 2017-05-03
KR102394726B1 (ko) 2022-05-09
KR20170047857A (ko) 2017-05-08
US9853641B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
US10553272B2 (en) Method of operating a semiconductor device having CAL latency function
US9589657B2 (en) Internal power supply voltage auxiliary circuit, semiconductor memory device and semiconductor device
US7710193B2 (en) High voltage generator and word line driving high voltage generator of memory device
US20190378547A1 (en) Voltage generation circuit
US9087558B2 (en) Sense amplifier circuit and semiconductor memory device
US11797038B2 (en) Voltage regulator and semiconductor memory device having the same
US9830960B2 (en) Data output circuit and memory device including the same
US7623394B2 (en) High voltage generating device of semiconductor device
CN106611611B (zh) 内部电压发生电路
US10090055B2 (en) Memory device having negative voltage generator
US20170148495A1 (en) Input receiver circuit
US9455692B2 (en) Semiconductor device and semiconductor system including the same
US11848065B2 (en) Impedance calibration via a number of calibration circuits, and associated methods, devices and systems
US9135961B2 (en) Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor
US9543827B2 (en) Internal voltage generation circuits
US20230317710A1 (en) Body bias voltage generator and semiconductor device including the same
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block
US9070425B2 (en) Data line control for sense amplifiers
KR20070034784A (ko) 셀 데이터 레벨 전원 드라이버
KR20000003950A (ko) 반도체 메모리 장치의 부트스트랩 장치
JP2014112457A (ja) 半導体装置
KR20070036597A (ko) 내부 전압 발생 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant