JP2014099243A - 不揮発性メモリ装置の書き込み方法 - Google Patents
不揮発性メモリ装置の書き込み方法 Download PDFInfo
- Publication number
- JP2014099243A JP2014099243A JP2014041495A JP2014041495A JP2014099243A JP 2014099243 A JP2014099243 A JP 2014099243A JP 2014041495 A JP2014041495 A JP 2014041495A JP 2014041495 A JP2014041495 A JP 2014041495A JP 2014099243 A JP2014099243 A JP 2014099243A
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- increases
- memory device
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000012795 verification Methods 0.000 claims description 28
- 230000007423 decrease Effects 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 27
- 230000005684 electric field Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
Abstract
ルのアンチヒューズを正常に絶縁破壊させて読み出し動作時にデータのセンシングマージ
ンを改善させることで、誤動作を防止し、OTP単位セルの読み出し動作の信頼性を改善
させることができる不揮発性メモリ装置の書き込み方法を提供する。
【解決手段】OTP単位セルを備えた不揮発性メモリ装置の書き込み方法であって、書き
込み動作時、複数の周期を有するパルス形態の書き込み電圧を印加する不揮発性メモリ装
置の書き込み方法を提供する。
【選択図】図4
Description
、詳細にはワンタイムプログラマブル(One Time Programmable、
以下、OTPと称する)単位セルを備えた不揮発性メモリ装置の書き込み方法に関する。
発性メモリ装置内に形成され、メモリリペア(repair)を用途として使用されてい
る。また、アナログチップ(analog chip)とデジタルチップ(digita
l chip)とが混合された混合信号チップ(mixed−signal chip)
においては、内部動作電圧及び周波数トリミング(trimming)を目的として使用
されている。
nductor Field Effect Transistor)(以下、MOSト
ランジスタと称する)からなるアンチヒューズと、1つまたは複数のMOSトランジスタ
とを備えている。このようなOTP単位セルは、各メモリチップ内で単一またはアレイ(
array)状で形成され、リペアまたはトリミングに使用されている。
ノードBとの間に接続されたアンチヒューズANT_FSと、ノードBとビットラインB
L(読み出し動作時データが出力される端)との間に直列接続されたn−チャネルを有す
るトランジスタNM1、NM2からなる。
形態(matrix type)に配列された複数の単位セルUCを備える。このとき、
単位セルUCは、図1に示したように、互いに直列接続されたn−チャネルを有するトラ
ンジスタNM1、NM2と、このNM1、NM2と直列接続された1つのアンチヒューズ
ANT_FSとを備えている。
ジスタNM2を選択するための複数のワードラインWL0〜WLn(ここで、nは自然数
)を備える。また、第1トランジスタNM1のドレインでデータをセンシングし、検知部
(図示せず)に伝達する複数のビットラインBL0〜BLm(ここで、mは自然数)を備
える。また、第1トランジスタNM1のゲートにバイアス電圧を供給し、第1トランジス
タNM1の動作を制御するための複数の制御ラインCL0〜CLnを備える。
る。
表1及び図2に示すように、書き込み動作期間TPGMにおいて、入力端Aには高電圧
VPPが印加される。また、制御ラインCL0〜CLnには、バイアス電圧として電源電
圧VDDに相応する論理レベルH(以下、論理ハイと称する)状態の第1制御信号が入力
される。また、ワードラインWL0〜WLnのうち、選択ワードラインには論理ハイH、
非選択ワードラインには接地電圧VSSに相応する論理レベルL(以下、論理ローと称す
る)状態の第2制御信号が入力される。また、ビットラインBL0〜BLmには、接地電
圧VSSが印加される。
場合、第1制御信号及び第2制御信号によって、第1トランジスタNM1及び第2トラン
ジスタNM2はターンオンされ、選択ビットラインとノードBとの間は電気的に接続され
、これによってノードBには接地電圧VSSがかかる。これによって、MOSトランジス
タからなるアンチヒューズANT_FSのゲートと基板との間には高い電界が形成され、
ゲートと基板との間に形成されたゲート絶縁膜が破壊される。したがって、アンチヒュー
ズANT_FSのゲートと基板とは電気的に短絡する。
書き込み動作が完了した後、入力端Aには電源電圧VDDが印加され、制御ラインCL
0〜CLnには論理ハイH状態の第1制御信号が入力される。また、ワードラインWL0
〜WLnのうち、選択ワードラインには論理ハイH、非選択ワードラインには論理ローL
状態の第2制御信号が入力される。また、ビットラインBL0〜BLmは、検知部(図示
せず)と接続される。これによって、入力端A、アンチヒューズANT_FS、第1トラ
ンジスタNM1及び第2トランジスタNM2、ビットラインにつながる電流経路(cur
rent path)が形成される。したがって、ビットラインには入力端Aに印加され
る電源電圧VDDが伝達されて検出されるようになる。
する。
動作期間TPGMにおいて、書き込み電圧を一定の大きさで持続的に印加し、アンチヒュ
ーズANT_FSのゲート絶縁膜を絶縁破壊させる静的応力(static stres
s)の方式で実行している。このような静的応力方式では、アンチヒューズANT_FS
のゲート絶縁膜の界面に電子が捕獲(trap)され、書き込み動作時に電場(elec
tric field)が減少してしまう。これによって、書き込み動作時、電場がアン
チヒューズのゲート絶縁膜に十分に加えられないため、ゲート絶縁膜の絶縁破壊が正常に
行なわれない。これによって、読み出し動作時データのセンシングマージン(sensi
ng margin)が低下して誤動作が発生することにより、OTP単位セルの読み出
し動作の信頼性が低下してしまう問題が発生する。
は、書き込み動作時、単位セルのアンチヒューズを正常に絶縁破壊させ、読み出し動作時
にデータのセンシングマージンを改善させることで、これにより誤動作を防止し、OTP
単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込
み方法を提供することにある。
性メモリ装置の書き込み方法であって、書き込み動作時、複数の周期を有するパルス形態
の書き込み電圧を印加し、前記周期それぞれは第1区間と、前記第1区間で印加される電
圧より低い電圧の大きさを有する電圧が印加される第2区間からなることを特徴とする。
発性メモリ装置の書き込み方法であって、前記OTP単位セルの書き込み動作期間におい
て書き込み動作及び検証動作を一周期にして実施するものの、前記検証動作の結果に応じ
て前記周期を繰り返し実施する不揮発性メモリ装置の書き込み方法を提供する。
えた不揮発性メモリ装置の書き込み方法であって、前記OTP単位セルに対してプリライ
ト動作を実施するステップと、前記プリライト動作が完了した前記OTP単位セルに対し
て検証動作を実施するステップと、前記検証動作の結果に応じてポスト(POST)書き
込み動作を実施するステップと、を含む不揮発性メモリ装置の書き込み方法を提供する。
えた不揮発性メモリ装置の書き込み方法であって、設定された書き込み動作時間において
前記OTP単位セルに対して書き込み動作を実施するステップと、前記OTP単位セルか
らデータを検出するステップと、検出されたデータと基準値とを比較するステップと、前
記検出されたデータと前記基準値が異なる場合、前記書き込み動作時間を増加させるステ
ップと、前記書き込み動作時間と設定された制限値とを比較し、前記書き込み動作時間が
前記制限値よりも小さい場合、前記書き込み動作時間の増加分だけ前記OTP単位セルに
対して書き込み動作を実施するステップと、を含む不揮発性メモリ装置の書き込み方法を
提供する。
えた不揮発性メモリ装置の書き込み方法であって、設定された書き込み電圧で前記OTP
単位セルに対して書き込み動作を実施するステップと、前記OTP単位セルからデータを
検出するステップと、検出されたデータと基準値とを比較するステップと、前記検出され
たデータと前記基準値とが異なる場合、前記書き込み電圧の振幅を増加させるステップと
、前記書き込み電圧と設定された制限値とを比較し、前記書き込み電圧の振幅が前記制限
値よりも小さい場合、前記書き込み電圧で前記OTP単位セルに対して書き込み動作を実
施するステップと、を含む不揮発性メモリ装置の書き込み方法を提供する。
パルス形態(pulse type)の書き込み電圧を印加する方式で書き込み動作を行
なうことによって、書き込み動作時に単位セル内のアンチヒューズのゲート絶縁膜の界面
に捕獲され、電場を減少させる電子をゲート絶縁膜の界面から除去して電場の減少を最小
化することで誤動作を防止し、これを介してOTP単位セルの読み出し動作の信頼性を改
善させることができる。
返し実施し、検証動作が通過されない場合のみ書き込み電圧の振幅または書き込み動作時
間を増加させて書き込み動作を実施することにより、初期の書き込み動作時には比較的に
低い書き込み電圧で実施することによって、単位セルに加えられたストレス(stres
s)を最小化することができる。
り返し実施するものの、以前の周期の検証動作時に通過された単位セルは、次の周期の書
き込み動作が行なわれないようにし、検証動作時に通過されなかった単位セルに対しての
み次の書き込み動作で書き込み電圧の振幅または書き込み動作時間を増加させて実施する
ことによって、複数の単位セルに対して書き込み動作(マルチビット(multi−bi
t)書き込み動作)を実施する場合、各単位セルの特性の不均一性に起因した単位セルの
抵抗値の不均一性を最小化することができる。
及び書き込み動作時間にも単位セルの特性上、アンチヒューズのゲート絶縁膜の絶縁破壊
の特性が異なり得る。この場合、書き込み動作後、メモリセルアレイ内で単位セルの抵抗
値の均一性を確保することができない。したがって、書き込み動作期間において、反復的
に書き込み動作及び検証動作を実施するものの、初期書き込み動作時は低い書き込み電圧
で実施し、周期が繰り返されるほど書き込み電圧の振幅及び書き込み動作時間を増加させ
て書き込み動作を実施することで、メモリセルアレイ内の複数の単位セルに対して均一な
抵抗値を有することができる。
で書き込み動作を実施することにより、単位セルのアンチヒューズのゲート絶縁膜の界面
に捕獲されて電場を減少させる電子を、ゲート絶縁膜の界面から除去して電場の減少を最
小化し、これによって誤動作が防止しOTP単位セルの読み出し動作の信頼性を改善させ
得る。
を容易に実施できる程度に詳説するために、本発明の最も好ましい実施形態を添付した図
面を参照して説明する。また、各実施形態を説明するにあたって、図2に示された不揮発
性メモリ装置のメモリセルアレイ構造を例にあげて説明する。しかし、本発明の技術的な
思想がこれに限定されるのではない。また、明細書全体にわたって記載された「期間」は
、波形図においてX軸に該当するものであって、時間を意味する。また、各実施形態にお
いて書き込み動作時に書き込み電圧以外の他のバイアス条件(ワードライン電圧、ビット
ライン電圧、制御信号など)は、一般的な方法と同じである。
に示した波形図である。
書き込み動作期間TPGMにおいて複数の周期C1〜C4を有するパルス形態の書き込み
電圧(A参照)を印加する。このとき、書き込み電圧は、周期C1〜C4ごとに同じ振幅
Vを有する。
パルスのオン期間T1(以下、第1期間と称する)と、第1期間T1に印加される電圧の
大きさとは異なる電圧の大きさを有する電圧が印加されるパルスのオフ期間T2(以下、
第2期間と称する)とからなる。好ましくは、第2期間T2には、第1期間T1で印加さ
れる電圧よりも低い電圧の大きさを有する電圧が印加される。さらに好ましくは、第1期
間T1には高電圧VPPが印加され、第2期間T2には接地電圧(または、負電圧)が印
加される。また、第1期間T1は、第2期間T2よりも長い期間を有する。好ましくは、
第2期間T2は、第1期間T1の1/2〜1/10(T1の1/10以上1/2以下)の
期間を有する。
る。
アンチヒューズANT_FSのゲート絶縁膜を絶縁破壊する。第2期間T2では、単位セ
ルUCに印加される高電圧VPPを遮断し、アンチヒューズANT_FSの一端(A端と
接続された端)に接地電圧または負電圧を印加させる。これを介して、第1期間T1にお
いて、アンチヒューズANT_FSのゲート絶縁膜の界面に捕獲された電子を取り除く。
に示した波形図である。
実施形態1と同様に、書き込み動作期間TPGMにおいて複数の周期C1〜C4を有する
パルス形態の書き込み電圧(A参照)を印加する。ただ、書き込み電圧は、実施形態1の
ように周期C1〜C4ごとに同じ振幅Vを有するのではなく、相異なる振幅V1〜V4を
有する。このとき、書き込み電圧の振幅は、1周期目から、周期C1〜C4が増加するほ
ど大きくなる。すなわち、「C1→C2→C3→C4」に行くほど振幅はさらに大きくな
る。書き込み電圧の振幅は、周期の進行と共に(後の周期ほど)大きくなるともいえる。
さらに換言すると、書き込み電圧の振幅は、印加した周期の数(周期数)が増加するほど
大きくなる。ここで、各周期C1〜C4間の振幅の差は同じか、そうでない場合もあり得
る。
に示した波形図である。
実施形態2のように、書き込み電圧の振幅は、周期C1〜C4(周期数)が増加するほど
大きくなるのではなく、周期C1〜C4(周期数)が増加するほど小さくなる。すなわち
、「C1→C2→C3→C4」に行くほど振幅はさらに小さくなる。このとき、各周期C
1〜C4の振幅の差は同じか、そうでない場合もあり得る。
に示した波形図である。
実施形態1と同様に、書き込み動作期間TPGMにおいて周期C1〜C4ごとに同じ振幅
を有しつつ、複数の周期C1〜C4を有するパルス形態の書き込み電圧(A参照)を印加
する。ただ、周期C1〜C4の期間は、実施形態1のように、互いに各周期ごとに同じで
はなく、周期C1〜C4ごとに相異なる。このとき、各周期C1〜C4の期間は、周期C
1〜C4(周期数)が増加するほど大きくなる。すなわち、「C1→C2→C3→C4」
に行くほど長い期間を有する。このとき、各周期C1〜C4の期間の長さの差は同じか、
そうでない場合もあり得る。
に示した波形図である。
実施形態1と実施形態3とを組み合わせた実施形態であって、予め設定された周期、例え
ば、全体の周期の1/2周期に該当する「C3」(全書き込み動作期間の半分経過時に該
当する周期)を中心に、書き込み電圧の振幅は、周期(周期数)が増加するほど大きくな
り、「C3」からは周期(周期数)が増加するほど小さくなる。このとき、各周期C1〜
C5の振幅の差は同じか、そうでない場合もあり得る。
に示した波形図である。
実施形態5と反対の場合であって、設定された周期、例えば、全体の周期の1/2周期に
該当する「C3」(全書き込み動作期間の半分経過時に該当する周期)を中心に、書き込
み電圧の振幅は、周期(周期数)が増加するほど減少し、「C3」からは周期(周期数)
が増加するほど増加する。このとき、各周期C1〜C5の振幅の差は同じか、そうでない
場合もあり得る。
めに示したフローチャートであり、図11は、図2に示された各信号の動作波形図である
。
込み方法は、OTP単位セルUCの書き込み動作期間TPGMにおいて書き込み動作TP
(S40)、検証動作TV(S41、S42)を一周期(cycle)にして実施したが
、検証動作TVの結果に応じて周期を繰り返し実施する。つまり、本書き込み方法は、検
証動作TVの結果に応じて周期を繰り返し実施するステップを含む。
き込み動作TP及び検証動作TVを含む。このとき、一定の振幅Vを有する書き込み電圧
Aは、書き込み動作TP時にのみアンチヒューズANT_FS(図2参照)へ印加され、
検証動作TV時には印加されない。例えば、検証動作TV時の書き込み電圧Aは、接地電
圧0Vとなる。
作を実施するステップと、読み出し動作時にOTP単位セルUCから検出されたデータと
基準値とを比較するステップとを含む。このとき、読み出し動作は、前述したOTP単位
セル読み出し動作と同じ方法で実施することができる。また、検出されたデータと基準値
とを比較するステップは、ビットラインBL0〜BLm(図2参照)及び各々接続された
検知部(図示せず)、例えば、センスアンプを介して検出されたOTP単位セルUCのデ
ータとあらかじめ設定された基準値とを比較器(図示せず)を介して比較する。
の周期を繰り返し実施する。例えば、「C1」の検証動作TVにおいて、OTP単位セル
UCのデータと基準値とが同じでない場合は、次の周期である「C2」を実施する。かか
る動作は、OTP単位セルUCのデータと前記基準値とが同一になるまで繰り返し実施す
る。
て実施する。図示していないが、各周期C1〜C4ごとに相異なる振幅を有する書き込み
電圧で実施することもできる。このとき、振幅は、周期C1〜C4が増加(C1→C4)
するほど大きくなることもあり得る。また、振幅は周期C1〜C4が増加(C1→C4)
するほど同一または相異なる比率で大きくなることもあり得る。例えば、「C2」におい
て「C1」よりも0.5V高ければ、「C3」においては「C2」よりも0.5V高い。
ていないが、各周期C1〜C4ごとに相異なる書き込み動作時間で実施することもできる
。このとき、書き込み動作時間は、周期C1〜C4が増加(C1→C4)するほど大きく
なることもあり得る。また、書き込み動作時間は、周期C1〜C4が増加(C1→C4)
するほど同一または相異なる比率で増加することもあり得る。例えば、「C2」において
「C1」よりも0.5秒増加すれば、「C3」においては「C2」よりも0.5秒増加す
る。
圧は、パルス形態で印加され得る。ここで、パルス形態の書き込み電圧とは、相異なる振
幅を有する電圧が一定の周期で繰り返して入力される形態を意味する。
めに示したフローチャートであり、図13は、図2に示された各信号の動作波形図である
。
込み方法は、実施形態7に係る書き込み方法のように書き込み動作(S60)及び検証動
作(S61、S62)を含む。このとき、書き込み動作(S60)及び検証動作(S61
、S62)は、実施形態7と同じ方法で進行されるため、それに対する詳説は省略する。
通過できなかった場合、書き込み動作時間をΔtだけ増加させる(S63)。例えば、周
期「C1」の検証動作において検証が通過されなかった場合、周期「C2」の書き込み動
作時には書き込み動作時間を「C1」よりもΔtだけ増加させて実施するか、増加分のΔ
tだけ追加で実施する。より詳細には、周期「C1」の書き込み動作時の書き込み動作時
間が5秒であり、Δtが0.5秒の場合、「C2」の書き込み動作は5.5秒間実施する
か、増加した分の0.5秒間だけさらに実施する。
絶縁破壊と密接な関係があるため、無制限に増加させることはできない。書き込み動作時
間を増加させるほど、アンチヒューズの絶縁破壊の特性が比例的に改善されるのではない
ためである。ある程度までは書き込み動作時間の増加によってアンチヒューズの絶縁破壊
の特性は改善されるものの、ある瞬間からは飽和状態に入って、それ以上改善されない。
け増加させてから、増加した書き込み動作時間とあらかじめ設定された制限値とを比較す
る(S64)。増加した書き込み動作時間が設定された制限値よりも小さいか、同じであ
る場合、改めて書き込み動作(S65)(次の周期に該当)を実施し(S60)、そうで
はない場合は、該当のOTP単位セルを不良処理する。このとき、制限値は、書き込み電
圧の大きさ(電位)、及びアンチヒューズANT_FSのゲート絶縁膜の絶縁破壊の特性
(ゲートの面積と厚さ、ゲート絶縁膜の物質)を考慮して適切に選択できる。
めに示したフローチャートであり、図15は、図2に示された各信号の動作波形図である
。
込み方法は、実施形態7に係る書き込み方法のように書き込み動作(S80)及び検証動
作(S81、S82)を含む。このとき、書き込み動作S80及び検証動作S81、S8
2は、実施形態7と同じ方法で進行するため、それに対する詳説は省略する。
通過されなかった場合、書き込み電圧の振幅をΔVだけ増加させるS83。例えば、周期
「C1」の検証動作において検証が通過されなかった場合、周期「C2」の書き込み動作
時には書き込み電圧を「C1」よりもΔVだけ増加させて実施する。詳細には、周期「C
1」の書き込み動作時の書き込み電圧が5Vであり、ΔVが0.5Vの場合、「C2」の
書き込み動作は5.5Vの書き込み電圧で実施する。
設定された制限値とを比較する(S84)。増加した書き込み電圧が制限値よりも小さい
か同じ場合、改めて書き込み動作(S80)(次回の周期に該当)を実施し、そうでない
場合は該当セルを不良処理する(S85)。このとき、制限値は、アンチヒューズANT
_FSのゲート絶縁膜の絶縁破壊の特性(ゲートの面積と厚さ、ゲート絶縁膜物質)を考
慮して適切に選択できる。
ために示したフローチャートであり、図17は、図2に示された各信号の動作波形図であ
る。
位セルUCに対して、プリライト動作TPREを実施する(S100)。このとき、プリ
ライト動作TPREは、1つまたは複数のOTP単位セル(1−ビット/複数−ビット)
に対して選択的に実施できる。また、プリライト動作TPREは、パルス形態の書き込み
電圧を利用して実施できる。
を実施する(S101、S102)。このとき、検証動作TVは実施形態7の検証動作と
同じ方法で実施する。
準値とが同じでない場合、ポスト(POST)書き込み動作TPOSを実施する(S10
3)。例えば、OTP単位セルUCのデータが基準値よりも小さい場合はポスト書き込み
動作TPOSを実施する。
る書き込み電圧を利用して実施したり、相異なる振幅を有する書き込み電圧(図示せず)
で実施できる。相異なる振幅を有する書き込み電圧を使用する場合、ポスト書き込み動作
TPOSは、プリライト動作TPREにおいてより高い振幅を有する書き込み電圧を使用
して実施できる。また、ポスト書き込み動作TPOSは、プリライト動作TPREと同様
に複数の周期を有するパルス形態の書き込み電圧(図示せず)を利用して実施できる。
間において実施できる。また、ポスト書き込み動作TPOSとプリライト動作TPREと
は相異なる書き込み動作時間(図示せず)において実施できる。相異なる書き込み動作時
間で実施する場合、ポスト書き込み動作TPOSは、プリライト動作TPREにおいてよ
りも長い時間実施できる。
れたが、これは説明のためのものであり、その制限のためのものではないことを注意しな
ければならない。また、実施形態4のように、各周期ごとに期間を相違にした他の実施形
態と、各周期ごとに振幅を相違にした他の実施形態、例えば実施形態4と実施形態2、実
施形態4と実施形態3、実施形態4と実施形態5、実施形態4と実施形態6の組合せなど
が可能である。その他にも、この技術分野の通常の専門家ならば、実施形態1ないし10
の組合せを介して本発明の技術思想の範囲内で多様な実施形態が可能であることが理解で
きるであろう。
Claims (32)
- OTP(One Time Programmable)単位セルを備えた不揮発性メ
モリ装置の書き込み方法であって、
書き込み動作時、複数の周期を有するパルス形態の書き込み電圧を印加し、
前記周期それぞれは第1区間と、前記第1区間で印加される電圧より低い電圧の大きさ
を有する電圧が印加される第2区間からなることを特徴とする不揮発性メモリ装置の書き
込み方法。 - 前記周期の各々が、互いに同じ期間を有することを特徴とする請求項1に記載の不揮発
性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅が、前記周期ごとに同じであることを特徴とする 請求項2に
記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅が、前記周期ごとに相異なることを特徴とする請求項2に記載
の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、前記周期が増加するほど大きくなることを特徴とする請求
項4に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、前記周期が増加するほど小さくなることを特徴とする請求
項4に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど増加し、前
記設定された周期からは前記周期が増加するほど小さくなることを特徴とする請求項4に
記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど小さくなり
、前記設定された周期からは前記周期が増加するほど大きくなることを特徴とする請求項
4に記載の不揮発性メモリ装置の書き込み方法。 - 前記周期の各々が、第1期間と、前記第1期間で印加される電圧よりも低い電圧の大き
さを有する電圧が印加される第2期間とからなることを特徴とする請求項2に記載の不揮
発性メモリ装置の書き込み方法。 - 前記第1期間が、前記第2期間よりも長いことを特徴とする請求項9に記載の不揮発性
メモリ装置の書き込み方法。 - 前記第2期間が、前記第1期間の1/2〜1/10であることを特徴とする請求項9に
記載の不揮発性メモリ装置の書き込み方法。 - 前記第1期間には高電圧が印加され、前記第2期間には接地電圧または負電圧が印加さ
れることを特徴とする請求項9に記載の不揮発性メモリ装置の書き込み方法。 - 前記周期の各々が、相異なる期間を有することを特徴とする請求項1に記載の不揮発性
メモリ装置の書き込み方法。 - 前記周期の期間は、前記周期が増加するほど大きくなることを特徴とする請求項13に
記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅が、前記周期ごとに同じであることを特徴とする請求項13に
記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅が、前記周期ごとに相異なることを特徴とする請求項13に記
載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、前記周期が増加するほど大きくなることを特徴とする請求
項16に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、前記周期が増加するほど小さくなることを特徴とする請求
項16に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど大きくなり
、前記設定された周期からは前記周期が増加するほど小さくなることを特徴とする請求項
16に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど小さくなり
、前記設定された周期からは前記周期が増加するほど大きくなることを特徴とする請求項
16に記載の不揮発性メモリ装置の書き込み方法。 - 前記周期の各々が、第1期間と、前記第1期間で印加される電圧よりも低い電圧の大き
さを有する電圧が印加される第2期間とからなることを特徴とする請求項13に記載の不
揮発性メモリ装置の書き込み方法。 - 前記第1期間が、前記第2期間よりも長いことを特徴とする請求項21に記載の不揮発
性メモリ装置の書き込み方法。 - 前記第2期間が、前記第1期間の1/2〜1/10であることを特徴とする請求項21
に記載の不揮発性メモリ装置の書き込み方法。 - 前記第1期間には高電圧が印加され、前記第2期間には接地電圧または負電圧が印加さ
れることを特徴とする請求項21に記載の不揮発性メモリ装置の書き込み方法。 - 書き込み動作及び検証動作を1周期で実施し、前記検証動作の結果に応じて前記周期を
繰り返し実施することを特徴とする請求項1に記載の不揮発性メモリ装置の書き込み方法
。 - 前記検証動作が、
前記OTP単位セルに対して読み出し動作を実施するステップと、
前記読み出し動作時に前記OTP単位セルから検出されたデータと基準値とを比較する
ステップと、
を含むことを特徴とする請求項25に記載の不揮発性メモリ装置の書き込み方法。 - 前記検証動作の結果に応じて前記周期を繰り返し実施するステップは、前記データと前
記基準値とが同じでない場合に実施することを特徴とする請求項26に記載の不揮発性メ
モリ装置の書き込み方法。 - 前記検証動作の結果に応じて前記周期を繰り返し実施するステップは、前記データと前
記基準値とが同一になるまで実施することを特徴とする請求項26に記載の不揮発性メモ
リ装置の書き込み方法。 - 前記振幅が、前記周期が増加するほど同じ比率で大きくなることを特徴とする請求項5
に記載の不揮発性メモリ装置の書き込み方法。 - 前記振幅が、前記周期が増加するほど相異なる比率で大きくなることを特徴とする請求
項5に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み動作時間が、前記周期が増加するほど同じ比率で大きくなることを特徴と
する請求項17に記載の不揮発性メモリ装置の書き込み方法。 - 前記書き込み動作時間が、前記周期が増加するほど相異なる比率で大きくなることを特
徴とする請求項17に記載の不揮発性メモリ装置の書き込み方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0035209 | 2008-04-16 | ||
KR1020080035209A KR100956946B1 (ko) | 2008-04-16 | 2008-04-16 | 비휘발성 메모리 장치의 쓰기방법 |
KR10-2008-0045126 | 2008-05-15 | ||
KR1020080045126A KR20090119223A (ko) | 2008-05-15 | 2008-05-15 | 비휘발성 메모리 장치의 쓰기방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090037A Division JP2009259385A (ja) | 2008-04-16 | 2009-04-02 | 不揮発性メモリ装置の書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014099243A true JP2014099243A (ja) | 2014-05-29 |
JP5756874B2 JP5756874B2 (ja) | 2015-07-29 |
Family
ID=41200984
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090037A Pending JP2009259385A (ja) | 2008-04-16 | 2009-04-02 | 不揮発性メモリ装置の書き込み方法 |
JP2014041495A Active JP5756874B2 (ja) | 2008-04-16 | 2014-03-04 | 不揮発性メモリ装置の書き込み方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090037A Pending JP2009259385A (ja) | 2008-04-16 | 2009-04-02 | 不揮発性メモリ装置の書き込み方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7885117B2 (ja) |
JP (2) | JP2009259385A (ja) |
TW (1) | TWI430275B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5779415B2 (ja) | 2010-06-25 | 2015-09-16 | 株式会社半導体エネルギー研究所 | 電子装置の駆動方法 |
JP5466594B2 (ja) | 2010-07-29 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置及びアンチヒューズのプログラム方法 |
TWI435217B (zh) * | 2011-02-16 | 2014-04-21 | Pixart Imaging Inc | 可程式化記憶體及其寫入和讀取方法 |
KR102111069B1 (ko) | 2013-02-05 | 2020-05-15 | 삼성전자주식회사 | 데이터 리드 개시 결정 장치 및 그 방법 |
US9281074B2 (en) | 2013-05-16 | 2016-03-08 | Ememory Technology Inc. | One time programmable memory cell capable of reducing leakage current and preventing slow bit response |
US9601499B2 (en) | 2013-05-16 | 2017-03-21 | Ememory Technology Inc. | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same |
US9431111B2 (en) * | 2014-07-08 | 2016-08-30 | Ememory Technology Inc. | One time programming memory cell, array structure and operating method thereof |
KR20170016108A (ko) | 2015-08-03 | 2017-02-13 | 삼성전자주식회사 | 오티피 메모리 장치의 프로그램 방법 및 이를 포함하는 반도체 집적 회로의 테스트 방법 |
US9613714B1 (en) | 2016-01-19 | 2017-04-04 | Ememory Technology Inc. | One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method |
KR102406664B1 (ko) * | 2016-02-24 | 2022-06-08 | 삼성전자주식회사 | Otp 메모리 및 그것의 데이터 기입 방법 |
WO2017194335A2 (en) * | 2016-05-09 | 2017-11-16 | Intrinsic Id B.V. | Programming device arranged to obtain and store a random bit string in a memory device |
US10910079B2 (en) * | 2016-05-09 | 2021-02-02 | Intrinsic Id B.V. | Programming device arranged to obtain and store a random bit string in a memory device |
US10649735B2 (en) * | 2017-09-12 | 2020-05-12 | Ememory Technology Inc. | Security system with entropy bits |
US10803966B1 (en) | 2019-07-16 | 2020-10-13 | Nanya Technology Corporation | Method of blowing an antifuse element |
JP2021182458A (ja) * | 2020-05-19 | 2021-11-25 | キオクシア株式会社 | 半導体記憶装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220499A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | プログラマブル・リ−ド・オンリ−・メモリの書込み方法 |
JPS63257996A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 書込み可能な読出し専用メモリの書込方法 |
JPH04229637A (ja) * | 1990-05-16 | 1992-08-19 | Actel Corp | プログラミング中の非溶融素子の抵抗を低減する方法 |
US5302546A (en) * | 1991-07-31 | 1994-04-12 | Quicklogic Corporation | Programming of antifuses |
JPH08330944A (ja) * | 1995-03-24 | 1996-12-13 | Kawasaki Steel Corp | 半導体デバイス |
JP2002074980A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体集積回路装置 |
US6529038B2 (en) * | 2000-12-13 | 2003-03-04 | Actel Corporation | Antifuse programming method |
JP2003109393A (ja) * | 2001-07-20 | 2003-04-11 | Hewlett Packard Co <Hp> | Worm記憶装置のパルス列書き込み |
JP2003123496A (ja) * | 2001-07-31 | 2003-04-25 | Hewlett Packard Co <Hp> | Worm記憶装置のための書き込みパルス制限 |
JP2004110986A (ja) * | 2002-09-20 | 2004-04-08 | Fujitsu Ltd | 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置 |
JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7187228B1 (en) * | 2001-06-22 | 2007-03-06 | Quicklogic Corporation | Method of programming an antifuse |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2860321B2 (ja) * | 1989-12-28 | 1999-02-24 | 安藤電気株式会社 | ヒューズタイプ半導体メモリの書込み回路 |
KR100208433B1 (ko) | 1995-12-27 | 1999-07-15 | 김영환 | 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 |
JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
US7180123B2 (en) | 2003-07-21 | 2007-02-20 | Macronix International Co., Ltd. | Method for programming programmable eraseless memory |
-
2009
- 2009-04-01 TW TW098110873A patent/TWI430275B/zh active
- 2009-04-02 JP JP2009090037A patent/JP2009259385A/ja active Pending
- 2009-04-07 US US12/419,576 patent/US7885117B2/en active Active
-
2014
- 2014-03-04 JP JP2014041495A patent/JP5756874B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220499A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | プログラマブル・リ−ド・オンリ−・メモリの書込み方法 |
JPS63257996A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 書込み可能な読出し専用メモリの書込方法 |
JPH04229637A (ja) * | 1990-05-16 | 1992-08-19 | Actel Corp | プログラミング中の非溶融素子の抵抗を低減する方法 |
US5302546A (en) * | 1991-07-31 | 1994-04-12 | Quicklogic Corporation | Programming of antifuses |
JPH08330944A (ja) * | 1995-03-24 | 1996-12-13 | Kawasaki Steel Corp | 半導体デバイス |
JP2002074980A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体集積回路装置 |
US6529038B2 (en) * | 2000-12-13 | 2003-03-04 | Actel Corporation | Antifuse programming method |
US7187228B1 (en) * | 2001-06-22 | 2007-03-06 | Quicklogic Corporation | Method of programming an antifuse |
JP2003109393A (ja) * | 2001-07-20 | 2003-04-11 | Hewlett Packard Co <Hp> | Worm記憶装置のパルス列書き込み |
JP2003123496A (ja) * | 2001-07-31 | 2003-04-25 | Hewlett Packard Co <Hp> | Worm記憶装置のための書き込みパルス制限 |
JP2004110986A (ja) * | 2002-09-20 | 2004-04-08 | Fujitsu Ltd | 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置 |
JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201001427A (en) | 2010-01-01 |
JP2009259385A (ja) | 2009-11-05 |
JP5756874B2 (ja) | 2015-07-29 |
US20090262565A1 (en) | 2009-10-22 |
US7885117B2 (en) | 2011-02-08 |
TWI430275B (zh) | 2014-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5756874B2 (ja) | 不揮発性メモリ装置の書き込み方法 | |
US9773551B2 (en) | Memory programming methods and memory systems | |
US8625331B1 (en) | Methods of programming and erasing programmable metallization cells (PMCs) | |
JP3496285B2 (ja) | フラッシュ・メモリ | |
JP2006127738A (ja) | 不揮発性メモリ装置及びそれのプログラム方法 | |
US11355187B2 (en) | Method for erasing a ReRAM memory cell | |
KR20040043363A (ko) | 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법 | |
US8614921B2 (en) | Nonvolatile semiconductor memory device | |
JP2005183557A (ja) | 半導体集積回路とその動作方法、該回路を備えたicカード | |
JPH08111096A (ja) | 半導体記憶装置及びその消去方法 | |
US6335876B1 (en) | Semiconductor memory and method of testing the same | |
JPH0945090A (ja) | 不揮発性半導体記憶装置 | |
KR100956946B1 (ko) | 비휘발성 메모리 장치의 쓰기방법 | |
JP4658039B2 (ja) | Hciプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ | |
US11120848B2 (en) | Method for determining a proper program voltage for a plurality of memory cells | |
KR20090119223A (ko) | 비휘발성 메모리 장치의 쓰기방법 | |
TWI637390B (zh) | 針對具有分離式字線的多次性可程式化記憶體的餘裕測試 | |
JPH0644791A (ja) | 不揮発性半導体装置 | |
US5745411A (en) | Semiconductor memory device | |
JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
JP2006294123A (ja) | 半導体記憶装置 | |
JP2002157879A (ja) | 半導体記憶装置の駆動方法 | |
CN108574485A (zh) | 具备存储器的集成电路以及写入方法 | |
JPH0581883A (ja) | 半導体記憶装置 | |
JP2006216196A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5756874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |