JP4658039B2 - Hciプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ - Google Patents
Hciプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ Download PDFInfo
- Publication number
- JP4658039B2 JP4658039B2 JP2006513084A JP2006513084A JP4658039B2 JP 4658039 B2 JP4658039 B2 JP 4658039B2 JP 2006513084 A JP2006513084 A JP 2006513084A JP 2006513084 A JP2006513084 A JP 2006513084A JP 4658039 B2 JP4658039 B2 JP 4658039B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- memory cell
- level
- programming pulse
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
図面における構成要素は、簡略化および明確化を目的に図示されており、必ずしも同じ縮尺率で描かれている訳でないことは、当業者には認められよう。例えば、本発明の実施形態の理解を深めるのに役立つように、図面における構成要素の一部は、その寸法が、他の構成要素に比較して誇張されている場合もある。
Claims (4)
- 不揮発性メモリ・セルのプログラミング方法であって、
メモリ・セルのソースを第1電圧レベルに維持しながら、該メモリ・セルのドレインに第1プログラミング・パルスを印加すること、
前記第1プログラミング・パルスを印加した後、プログラミングされた前記メモリ・セルの状態が所望のプログラム・レベルにあるか否かを判定すること、
前記プログラミングされたメモリ・セルの状態が前記所望のプログラム・レベルにないと判定された場合、前記メモリ・セルのソースを、前記第1電圧レベルとは異なる第2電圧レベルに維持しながら、前記メモリ・セルのドレインに第2プログラミング・パルスを印加すること、
を備え、
前記メモリ・セルのソースを前記第1電圧レベルに維持しながら、前記メモリ・セルのドレインに前記第1プログラミング・パルスを印加することは、更に、前記ソースを、第1抵抗レベルを有する回路に結合することを含み、
前記メモリ・セルのソースを前記第2電圧レベルに維持しながら、前記メモリ・セルのドレインに前記第2プログラミング・パルスを印加することは、前記ソースを、第2抵抗レベルを有する回路に結合することを含み、前記第2抵抗レベルは、前記第1抵抗レベルとは異なる、方法。 - 不揮発性メモリ・セルのプログラミング方法であって、
複数のメモリ・セルのうちの1つのメモリ・セルの状態が所望のプログラム・レベルにはないと判定された場合、前記メモリ・セルのソースを第1電圧レベルに維持しながら、前記メモリ・セルのドレインに第1プログラミング・パルスを印加すること、
前記第1プログラミング・パルスを印加することの後、プログラミングされた前記メモリ・セルの状態が前記所望のプログラム・レベルにあるか否かを判定すること、
前記プログラミングされたメモリ・セルの状態が前記所望のプログラム・レベルにないと判定された場合、前記第1プログラミング・パルスを印加することの後に、前記メモリ・セルのソースを第2電圧レベルに維持しながら、前記メモリ・セルのドレインに第2プログラミング・パルスを印加すること、
を備え、前記第2電圧レベルは、前記第1電圧レベルとは異なり、
前記メモリ・セルのソースを前記第1電圧レベルに維持しながら、前記メモリ・セルのドレインに前記第1プログラミング・パルスを印加することは、更に、前記ソースを、第1抵抗レベルを有する回路に結合することを含み、
前記メモリ・セルのソースを前記第2電圧レベルに維持しながら、前記メモリ・セルのドレインに前記第2プログラミング・パルスを印加することは、前記ソースを、第2抵抗レベルを有する回路に結合することを含み、前記第2抵抗レベルは、前記第1抵抗レベルとは異なる、方法。 - メモリであって、
複数のメモリ・セルを含むメモリ・アレイと、
前記複数のメモリ・セルのうちの一部のメモリ・セルのソースに結合されているソース・バイアス回路であって、該ソース・バイアス回路は、前記複数のメモリ・セルのうちのプログラミングされるメモリ・セルのドレインにプログラミング・パルスが印加されている間に、複数のソース・バイアス電圧のうちのいずれか1つを、前記複数のメモリ・セルのうちの前記一部のメモリ・セルのソースに供給するように構成されており、前記ソース・バイアス回路は、少なくとも1つの電圧制御信号に応答して、前記複数のメモリ・セルのうちのメモリ・セルのドレインに前記プログラミング・パルスが印加されている間に、前記少なくとも1つの電圧制御信号によって表わされる、前記複数のソース・バイアス電圧のうちの所望のソース・バイアス電圧を、前記複数のメモリ・セルのうちの前記一部のメモリ・セルのソースに供給する、ソース・バイアス回路と、
前記少なくとも1つの電圧制御信号を供給する少なくとも1つの出力を有するコントローラと
を備え、
前記コントローラは、プログラミングされた前記メモリ・セルの状態が所望のプログラム・レベルにあるか否かを判定し、前記プログラミングされたメモリ・セルの状態が所望のプログラム・レベルにないと判断された場合、前記複数のソース・バイアス電圧のうちの、前記メモリ・セルに以前のプログラミング・パルスが印加されている間に供給された前記複数のソース・バイアス電圧のうちのソース・バイアス電圧とは異なるソース・バイアス電圧を、前記複数のメモリ・セルのうちのメモリ・セルに後続のプログラミング・パルスが印加されている間に供給するように、前記ソース・バイアス回路に対して前記少なくとも1つの電圧制御信号により指示し、
前記ソース・バイアス回路は、前記複数のメモリ・セルのうちのプログラミングされるメモリ・セルのドレインに前記プログラミング・パルスが印加されている間に、複数の抵抗レベルのうちのいずれか1つを電流路に供給するように構成されており、前記ソース・バイアス回路は、前記少なくとも1つの電圧制御信号に応答して、前記複数のメモリ・セルのうちのメモリ・セルのドレインにプログラミング・パルスが印加されている間に、前記少なくとも1つの電圧制御信号によって表わされる所望の抵抗レベルを電流路に供給し、前記所望の抵抗レベルは、前記メモリ・セルに以前のプログラミング・パルスが印加されている間に供給された前記複数の抵抗レベルのうちのいずれか1つの抵抗レベルとは異なるものである、メモリ。 - 請求項3に記載のメモリであって、前記異なるソース・バイアス電圧は、前記プログラミングされたメモリ・セルの状態が所望のプログラム・レベルにないと判断される間、以前のプログラミング・パルスが印加されている間に供給されたソース・バイアス電圧よりも大きくなるように、前記複数のソース・バイアス電圧のうちから選択される、メモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/426,282 US6909638B2 (en) | 2003-04-30 | 2003-04-30 | Non-volatile memory having a bias on the source electrode for HCI programming |
PCT/US2004/011870 WO2004100216A2 (en) | 2003-04-30 | 2004-04-16 | A non-volatile memory having a bias on the source electrode for hci programming |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006525622A JP2006525622A (ja) | 2006-11-09 |
JP2006525622A5 JP2006525622A5 (ja) | 2007-06-07 |
JP4658039B2 true JP4658039B2 (ja) | 2011-03-23 |
Family
ID=33309831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513084A Expired - Fee Related JP4658039B2 (ja) | 2003-04-30 | 2004-04-16 | Hciプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ |
Country Status (9)
Country | Link |
---|---|
US (1) | US6909638B2 (ja) |
EP (1) | EP1623431B1 (ja) |
JP (1) | JP4658039B2 (ja) |
KR (1) | KR101060034B1 (ja) |
CN (1) | CN1781157B (ja) |
AT (1) | ATE446577T1 (ja) |
DE (1) | DE602004023714D1 (ja) |
TW (1) | TW200506939A (ja) |
WO (1) | WO2004100216A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7695843B2 (en) * | 2004-02-13 | 2010-04-13 | Microcell Corporation | Microfibrous fuel cell assemblies comprising fiber-supported electrocatalyst layers, and methods of making same |
US7227783B2 (en) | 2005-04-28 | 2007-06-05 | Freescale Semiconductor, Inc. | Memory structure and method of programming |
US7428172B2 (en) * | 2006-07-17 | 2008-09-23 | Freescale Semiconductor, Inc. | Concurrent programming and program verification of floating gate transistor |
US7583554B2 (en) | 2007-03-02 | 2009-09-01 | Freescale Semiconductor, Inc. | Integrated circuit fuse array |
US7787323B2 (en) * | 2007-04-27 | 2010-08-31 | Freescale Semiconductor, Inc. | Level detect circuit |
KR100965076B1 (ko) * | 2008-11-14 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
US7764550B2 (en) * | 2008-11-25 | 2010-07-27 | Freescale Semiconductor, Inc. | Method of programming a non-volatile memory |
US9312002B2 (en) | 2014-04-04 | 2016-04-12 | Sandisk Technologies Inc. | Methods for programming ReRAM devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150193A (en) * | 1981-03-13 | 1982-09-16 | Toshiba Corp | Non-volatile semiconductor memory device |
US5218571A (en) * | 1990-05-07 | 1993-06-08 | Cypress Semiconductor Corporation | EPROM source bias circuit with compensation for processing characteristics |
JP2001195890A (ja) * | 2000-01-12 | 2001-07-19 | Sharp Corp | 不揮発性半導体メモリ装置の書込み方式および書込み回路 |
JP2003507834A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュeepromのプログラミングおよび過剰消去訂正モードにおけるビット線漏れ電流を消滅させる回路の実現 |
JP2003123493A (ja) * | 2001-10-12 | 2003-04-25 | Fujitsu Ltd | ソース電位を制御してプログラム動作を最適化した不揮発性メモリ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4888735A (en) * | 1987-12-30 | 1989-12-19 | Elite Semiconductor & Systems Int'l., Inc. | ROM cell and array configuration |
US5923585A (en) * | 1997-01-10 | 1999-07-13 | Invox Technology | Source biasing in non-volatile memory having row-based sectors |
US5798966A (en) * | 1997-03-31 | 1998-08-25 | Intel Corporation | Flash memory VDS compensation techiques to reduce programming variability |
JP3920415B2 (ja) * | 1997-03-31 | 2007-05-30 | 三洋電機株式会社 | 不揮発性半導体メモリ装置 |
US6275415B1 (en) | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
IT1308855B1 (it) * | 1999-10-29 | 2002-01-11 | St Microelectronics Srl | Metodo di riprogrammazione controllata per celle di memoria nonvolatile,in particolare di tipo flash eeprom ed eprom. |
JP4559606B2 (ja) * | 2000-09-28 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
JP3908957B2 (ja) * | 2002-01-24 | 2007-04-25 | シャープ株式会社 | 不揮発性半導体メモリ装置 |
-
2003
- 2003-04-30 US US10/426,282 patent/US6909638B2/en not_active Expired - Lifetime
-
2004
- 2004-04-16 CN CN2004800111282A patent/CN1781157B/zh not_active Expired - Lifetime
- 2004-04-16 KR KR1020057020573A patent/KR101060034B1/ko active IP Right Grant
- 2004-04-16 DE DE602004023714T patent/DE602004023714D1/de not_active Expired - Lifetime
- 2004-04-16 WO PCT/US2004/011870 patent/WO2004100216A2/en active Application Filing
- 2004-04-16 AT AT04760554T patent/ATE446577T1/de not_active IP Right Cessation
- 2004-04-16 EP EP04760554A patent/EP1623431B1/en not_active Expired - Lifetime
- 2004-04-16 JP JP2006513084A patent/JP4658039B2/ja not_active Expired - Fee Related
- 2004-04-30 TW TW093112134A patent/TW200506939A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150193A (en) * | 1981-03-13 | 1982-09-16 | Toshiba Corp | Non-volatile semiconductor memory device |
US5218571A (en) * | 1990-05-07 | 1993-06-08 | Cypress Semiconductor Corporation | EPROM source bias circuit with compensation for processing characteristics |
JP2003507834A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュeepromのプログラミングおよび過剰消去訂正モードにおけるビット線漏れ電流を消滅させる回路の実現 |
JP2001195890A (ja) * | 2000-01-12 | 2001-07-19 | Sharp Corp | 不揮発性半導体メモリ装置の書込み方式および書込み回路 |
JP2003123493A (ja) * | 2001-10-12 | 2003-04-25 | Fujitsu Ltd | ソース電位を制御してプログラム動作を最適化した不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
KR20060008942A (ko) | 2006-01-27 |
EP1623431A4 (en) | 2007-10-17 |
DE602004023714D1 (de) | 2009-12-03 |
TW200506939A (en) | 2005-02-16 |
WO2004100216A2 (en) | 2004-11-18 |
ATE446577T1 (de) | 2009-11-15 |
WO2004100216A3 (en) | 2005-01-06 |
EP1623431A2 (en) | 2006-02-08 |
CN1781157B (zh) | 2012-02-29 |
KR101060034B1 (ko) | 2011-08-29 |
CN1781157A (zh) | 2006-05-31 |
EP1623431B1 (en) | 2009-10-21 |
US6909638B2 (en) | 2005-06-21 |
US20040218421A1 (en) | 2004-11-04 |
JP2006525622A (ja) | 2006-11-09 |
WO2004100216B1 (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101244010B1 (ko) | 메모리 구조 및 프로그래밍 방법 | |
JP3761815B2 (ja) | フラッシュeepromのプログラミングおよび過剰消去訂正モードにおけるビット線漏れ電流を消滅させる回路の実現 | |
US6122198A (en) | Bit by bit APDE verify for flash memory applications | |
US7248504B2 (en) | Data processing device | |
JP4104151B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 | |
TW200935426A (en) | Operating method of memory device | |
KR100308745B1 (ko) | 방해가감소된플래쉬메모리시스템및방법 | |
JP4658039B2 (ja) | Hciプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ | |
US8045396B2 (en) | Memory and reading method thereof | |
US5995423A (en) | Method and apparatus for limiting bitline current | |
JP2953196B2 (ja) | 不揮発性半導体記憶装置 | |
JPH06103790A (ja) | 不揮発性半導体記憶装置 | |
US6618286B2 (en) | Non-volatile semiconductor memory device with a memory array preventing generation of a through current path | |
JP2008251102A (ja) | 半導体記憶装置およびそのデータ書込方法 | |
Scarpa et al. | Tail bit implications in advanced 2 transistors-flash memory device reliability | |
JP3360855B2 (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 | |
JP2003505815A (ja) | ビット線ソフト・プログラミング(blisp)のための方法及び集積回路 | |
KR20070114532A (ko) | 플래시 메모리 소자의 프로그램 기준 전압 발생 회로 | |
JP2891552B2 (ja) | 不揮発性半導体記憶装置 | |
JPS6070597A (ja) | 不揮発性半導体記憶装置 | |
JPH10199267A (ja) | 不揮発性半導体記憶装置 | |
JPH05182483A (ja) | 不揮発性半導体記憶装置 | |
JP2013041642A (ja) | 半導体装置 | |
JP2007200553A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4658039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |