JP2014146411A - ワンタイムプログラマブル機能を有するメモリ装置 - Google Patents
ワンタイムプログラマブル機能を有するメモリ装置 Download PDFInfo
- Publication number
- JP2014146411A JP2014146411A JP2014081321A JP2014081321A JP2014146411A JP 2014146411 A JP2014146411 A JP 2014146411A JP 2014081321 A JP2014081321 A JP 2014081321A JP 2014081321 A JP2014081321 A JP 2014081321A JP 2014146411 A JP2014146411 A JP 2014146411A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- voltage
- memory device
- time programmable
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 37
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Read Only Memory (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】ＯＴＰ（ｏｎｅ ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ）を備える表示パネルの駆動チップにおいて、ＯＴＰの書き込み電圧用パッドに起因したノイズに影響されない表示パネルの駆動チップを提供する。
【解決手段】外部電圧の入力を受けて内部電圧を生成する内部電圧生成部と、 ＯＴＰ機能を有するメモリ装置が内蔵された表示パネルの駆動チップであって、前記メモリ装置が、書き込み動作時に前記内部電圧生成部から生成された内部電圧を書き込み電圧で入力を受けて動作するために、第１内部配線を介して前記内部電圧生成部と接続された表示パネルの駆動チップを提供する。
【選択図】図５
【解決手段】外部電圧の入力を受けて内部電圧を生成する内部電圧生成部と、 ＯＴＰ機能を有するメモリ装置が内蔵された表示パネルの駆動チップであって、前記メモリ装置が、書き込み動作時に前記内部電圧生成部から生成された内部電圧を書き込み電圧で入力を受けて動作するために、第１内部配線を介して前記内部電圧生成部と接続された表示パネルの駆動チップを提供する。
【選択図】図５
Description
本発明は、ワンチップ（ｏｎｅ−ｃｈｉｐ）ソリューション（ｓｏｌｕｔｉｏｎ）で構成された小型の表示パネルに関し、特に、ワンタイムプログラマブル（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）機能を有するメモリ装置（以下、ＯＴＰと称する）に関する。
ＯＴＰは、表示パネルの駆動チップ、例えば、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）駆動チップなどのような非メモリ半導体のチップ内に内蔵型で構成されたメモリ装置であって、電源が途切れても情報が消されない不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ）特性がある。
図１は、一般的な液晶表示装置を説明するために示す平面図であり、図２は、図１に示された液晶パネル駆動チップの背面（液晶パネルの下部基板と対向する面）を示す平面図である。
図１及び図２に示すように、一般的な液晶表示装置は、液晶パネル１００と、液晶パネル１００を駆動させるための駆動チップ１１０と、駆動チップ１１０を制御するための駆動回路部１３０と、駆動チップ１１０と駆動回路部１３０とを接続するフレキシブル（ｆｌｅｘｉｂｌｅ）基板１２０とを備える。
液晶パネル１００は、ゲートライン、データライン、薄膜トランジスタ、及び画素電極などが形成された下部基板１０１と、下部基板１０１と対向してカラーフィルタ及び共同電極などが形成された上部基板１０２と、下部基板１０１と上部基板１０２との間に充填している液晶層（図示せず）とを備えている。下部電極１０１及び上部基板１０２の両面には偏光板１０３が取り付けられ得る。
駆動チップ１１０は、非メモリ半導体装置においてゲートドライバ、ソースドライバ、内部電圧生成部、メインロジック部などを備えている。また、駆動チップ１１０は、メモリ装置において、揮発性メモリ装置のＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及び非揮発性メモリ装置のＯＴＰなどを備えている。
駆動チップ１１０は、下部基板１０１の一側に実装されている。このとき、下部基板１０１に形成されている複数の電極（図示せず）の接合部には異方性導電フィルム１４０が取り付けられ、異方性導電フィルム１４０上には駆動チップ１１０及びフレキシブル基板１２０が加熱圧着を介して実装されている。
図２に示すように、駆動チップ１１０の背面には、複数の出力パッド１１１及び複数の入力パッド１１２が備えられる。出力パッド１１１は、下部基板１０１に形成されている複数の電極と各々接続され、入力パッド１１２は、フレキシブル基板１２０と各々接続され得る。
入力パッド１１２は、ＯＴＰの書き込み動作時の書き込み電圧が印加されるパッド（Ａ参照）を備える。このとき、ＯＴＰの書き込み電圧用パッドは、フレキシブル基板１２０を介して駆動回路部１３０と接続される。ここで、ＯＴＰの書き込み電圧用パッドの位置は、図２に図示された位置に限定されることなく、ＯＴＰの位置に応じて駆動チップ１１０内で適した位置に位置づけられ得る。
ＯＴＰの書き込み動作時の書き込み電圧は、外部電圧から駆動回路部１３０を介して印加される。駆動回路部１３０に印加された書き込み電圧は、フレキシブル基板１２０を介してＯＴＰの書き込み電圧用パッドに供給される。ＯＴＰの書き込み電圧用パッドに伝えられた書き込み電圧は、ＯＴＰ単位セルのアンチヒューズに伝達され、アンチヒューズ内に構成されているゲート絶縁膜の絶縁を破壊する。
しかし、ＯＴＰの書き込み電圧用パッドは、ＯＴＰの書き込み動作が完了した後、浮動（ｆｌｏａｔｉｎｇ）状態に放置されるため、漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）を誘発させる要因として作用する。ＯＴＰの書き込み動作後、ＯＴＰの書き込み電圧用パッドと接続された駆動回路部１３０の外部電圧印加用パッドは、外部電圧を供給する供給源から分離されて浮動状態に放置される。このため、駆動回路部１３０の外部電圧印加用パッドと接続されているＯＴＰの書き込み電圧用パッドも浮動状態で存在し、漏れ電流に起因したノイズを誘発させる要因になる。
したがって、本発明は、従来技術に係る問題点を解決するために提案されたものであって、次のような目的がある。
本発明における第１の目的は、ＯＴＰを備える表示パネルの駆動チップにおいて、ＯＴＰの書き込み電圧用パッドに起因したノイズに影響されない（ノイズフリーな）表示パネルの駆動チップを提供することにある。
本発明における第２の目的は、ＯＴＰが内蔵されている表示パネルの駆動チップを備える表示装置において、ＯＴＰの書き込み電圧用パッドに起因したノイズに影響されない（ノイズフリーな）表示装置を提供することにある。
本発明における第３の目的は、内部電圧を用いて書き込み動作が可能なＯＴＰを提供することにある。
前述した目的を達成するための一側面に係る本発明は、表示パネルと、内部電圧を生成する内部電圧生成部及びワンタイムプログラマブル（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）機能を有するメモリ装置が内蔵され、前記内部電圧を出力する第１パッド及び前記メモリ装置の書き込み電圧が入力される第２パッドが備えられた駆動チップとを備え、前記表示パネルが、前記駆動チップの実装において前記第１パッドと第２パッドとが各々接続される第１接続部及び第２接続部と、該第１接続部及び第２接続部を相互接続する内部配線と、が備えられた第１基板を備える。
また、前述した目的を達成するための他の側面に係る本発明は、外部電圧の入力を受けて内部電圧を生成する内部電圧生成部と、ワンタイムプログラマブル機能を有するメモリ装置が内蔵された表示パネルの駆動チップであって、前記メモリ装置が、書き込み動作時に前記内部電圧生成部から生成された内部電圧を書き込み電圧で入力を受けて動作するために、第１内部配線を介して前記内部電圧生成部と接続される。メモリ装置は、第１内部配線を介して内部電圧生成部と接続され、内部電圧生成部で生成された内部電圧を書き込み動作時に書き込み電圧として入力し動作する。
また、前述した目的を達成するための他の側面に係る本発明は、複数のワンタイムプログラマブルの単位セルを備え、書き込み動作時に内部電圧生成部から生成された書き込み電圧の入力を受けて動作するセルアレイと、前記書き込み電圧の変化を検出する検出部と、該検出部の出力信号に応答し、前記内部電圧生成部及び前記単位セルの動作を各々制御する制御部と、を備える。
本発明によると、内部電圧生成部及びワンタイムプログラマブル（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）機能を有するメモリ装置が内蔵された表示パネルの駆動チップにおいて、メモリ装置の書き込み動作時における書き込み電圧を外部電圧でない内部電圧生成部から提供される構成であるため、メモリ装置の書き込み電圧用パッドに起因したノイズに影響されない（ノイズフリーな）表示パネルの駆動チップを提供することができる。また、メモリ装置の書き込み電圧用パッドを駆動チップに形成する必要がないため、駆動チップのパッド面積に対する効率性を向上させることができる。
以下、本発明が属する技術分野において通常の知識を有する者が本発明の技術的な思想を容易に実施できる程度で詳説するために、本発明の最も好ましい実施形態を添付した図面を参照して説明する。また、各実施形態の説明において、表示パネルは、液晶パネルを例に上げて説明する。しかし、本発明の技術的な思想が液晶パネルに限定されるのではなく、ＯＴＰの内蔵された駆動チップによって動作する全ての表示パネルを備える。また、各実施形態の駆動チップの内部構成において、本発明と関連した事項を除外した構成は一般的な構成と同じように構成され得る。
＜実施形態１＞
図３は、本発明の実施形態１に係る表示装置を説明するために表示パネル２００を示す平面図である。また、図４は、表示パネルの駆動チップ２１０の背面を示す平面図である。
図３は、本発明の実施形態１に係る表示装置を説明するために表示パネル２００を示す平面図である。また、図４は、表示パネルの駆動チップ２１０の背面を示す平面図である。
図３及び図４に示すように、本発明の実施形態１に係る表示装置は、表示パネル２００と、外部電圧からの入力を受けて内部電圧を生成する内部電圧生成部２１３と、ＯＴＰ２１４が内蔵された駆動チップ２１０とを備える。駆動チップ２１０の背面には、内部電圧を出力する第１パッド２０７と、ＯＴＰ２１４の書き込み電圧が入力される第２パッド２０８が備えられている。表示パネル２００は、下部基板２０１（以下、第１基板という）を備え、第１基板２０１上には第１パッド及び第２パッド２０７、２０８と各々接続される第１接続部及び第２接続部２０５、２０６と、第１接続部及び第２接続部２０５、２０６を相互接続する内部配線２０４とが備えられている。
駆動チップ２１０は、背面（パッドの形成された面）が第１基板２０１の対面（接続部の形成された面）と対向するよう、第１基板２０１上にチップオングラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ、ＣＯＧ）方式で実装されている。また、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ、ＣＯＦ）方式またはテープキャリヤパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ、ＴＣＰ）方式など、多様な実装方式で実装することができる。
駆動チップ２１０の背面には、図４に示すように、複数の出力パッド２１１と、外部駆動回路とインタフェースするために複数の入力パッド２１２とが備えられる。第１パッド及び第２パッド２０７、２０８は、入力パッド２１２のいずれか１つである。図示していないが、第１パッド及び第２パッド２０７、２０８は、出力パッド２１１のいずれか１つであり得る。すなわち、第１パッド及び第２パッド２０７、２０８が配置される位置は制限されることなく、駆動チップ２１０内で内部電圧生成部２１３及びＯＴＰ２１４が形成された位置に応じてチップのレイアウト（ｌａｙｏｕｔ）の効率性及びチップの動作特性を考慮して適材適所に配置することができる。
第１パッド２０７は、内部電圧生成部２１３の出力端と接続され、内部電圧生成部２１３から生成された内部電圧を出力する。第２パッド２０８は、ＯＴＰ２１４の入力端と接続され、ＯＴＰ２１４の書き込み動作時の書き込み電圧の入力を受けてＯＴＰ２１４のセルアレイに伝達する。第１パッド２０７と第２パッド２０８との間には入力パッドが存在する。図示していないが、第１パッド２０７と第２パッド２０８との間には入力パッドが存在しなくてもよい。
表示パネル２００は液晶パネルであって、第１基板２０１及び第１基板２０１と接合される上部電極２０２（以下、第２基板という）と、第１基板２０１と第２基板２０２との間に充填している液晶層（図示せず）とを備える。第１基板２０１には、ゲートライン、データライン、薄膜トランジスタ、及び画素電極などが形成される。第２基板２０２には、カラーフィルタ及び共同電極などが形成される。第１基板２０１及び第２基板２０２の両面には偏光板２０３が取り付けられ得る。
第１基板２０１の一側には、第１接続部及び第２接続部２０５、２０６を備えている複数の接続部（図示せず）が備えられている。接続部の一部は、駆動チップ２１０の出力パッド及び入力パッド２１１、２１２と接続され得る。接続部の一部は画素電極の一部であるか、または画素電極と接続されたパッドであり得る。接続部は、作業上の便宜のためにＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を含んで構成され得る。また、接続部は、錫（Ｓｎ）と金（Ａｕ）の合金、クロム（Ｃｒ）、金（Ａｕ）、及びアルミニウム（Ａｌ）の少なくともいずれか１つを含んで構成され得る。
接続部の上部には、駆動チップ２１０の出力パッド及び入力パッド２１１、２１２と安定した接続のために導電性接続部材（図示せず）が取り付けられる。また、導電性接続部材上には、駆動チップ２１０とフレキシブル基板（図示せず）（駆動回路とのインタフェースのための基板）が加熱圧着を介して実装されている。導電性接続部材は、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、ＡＣＦ）またはハンダ（ｓｏｌｄｅｒ）を使用し得る。ハンダは、錫（Ｓｎ）と金（Ａｕ）の合金、クロム（Ｃｒ）、金（Ａｕ）またはアルミニウム（Ａｌ）のいずれか１つを含んで構成され得る。
第１接続部及び第２接続部２０５、２０６を接続させるための内部配線２０４は、第１基板２０１上に形成されたゲートラインまたはデータラインと同じ層に形成され得、このラインの形成工程、すなわちパターニング（ｐａｔｔｅｒｎｉｎｇ）工程（エッチング工程）時に共に定義され得る。内部配線２０４は、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｕ、Ｐｔ、Ｗ、Ｃｒ、Ｍｏ、Ａｕ、Ａｇ、Ｚｎ、Ｉｒ、Ｔａ、Ｈｆ、Ｋ、Ｌｉ、Ｃｓ、Ａｌ、及びこれらの合金からなる群で選択されたいずれか１つの金属で構成され得る。
＜実施形態２＞
図５は、本発明の実施形態２に係る表示パネルの駆動チップ３１０の背面を示す平面図である。
図５は、本発明の実施形態２に係る表示パネルの駆動チップ３１０の背面を示す平面図である。
同図に示すように、本発明の実施形態２に係る表示パネルの駆動チップ３１０は、外部電圧からの入力を受けて内部電圧を生成する内部電圧生成部３１３及びＯＴＰ３１４が内蔵されている。また、ＯＴＰ３１４は、書き込み動作時に内部電圧生成部３１３から生成された内部電圧の入力を受けて書き込み電圧で使用するため、第１内部配線３１５を介して内部電圧生成部３１３と接続される。
駆動チップ３１０の背面には、複数の出力パッド３１１と、外部駆動回路とインタフェースするために複数の入力パッド３１２とが備えられている。入力パッド３１２のうち、内部電圧生成部３１３の出力端と接続されたパッド３０７は、内部電圧生成部３１３から出力された内部電圧を出力する。また、パッド３０７は、第１内部配線３１５を介してＯＴＰ３１４の入力端と接続され、ＯＴＰ３１４の書き込み動作時の書き込み電圧をＯＴＰ３１４のセルアレイに伝達する。また、図示していないが、ＯＴＰ３１４の入力端と接続された第１内部配線３１５がパッド３０７と直接接続することなく、内部電圧生成部３１３から生成された内部電圧をパッド３０７に伝達する第２内部配線３１６と直接接続することもできる。
本発明の実施形態２に係る駆動チップ３１０は、本発明の実施形態１に係る駆動チップ２１０（図４を参照）及びパッド配置構造において類似している構造を有する。ただし、ＯＴＰ３１４の入力端（書き込み動作時の書き込み電圧が入力される端）と接続されたパッドは存在しない（Ａ参照）。このように、実施形態２において、ＯＴＰ３１４の書き込み電圧用パッドを駆動チップ３１０の背面に形成しないことから、その分だけ駆動チップ３１０のパッド面積を效率よく改善させることができる。
実施形態１及び２を介して説明したように、本発明では、ＯＴＰの書き込み動作時に外部電圧を書き込み電圧で使用するのではなく、内部電圧生成部から生成された内部電圧を書き込み電圧で使用する。このために、実施形態１では、駆動チップ２１０の背面に第１パッド及び第２パッド２０７、２０８をそのまま残した状態で、表示パネル２００の第１基板２０１上に第１パッド及び第２パッド２０７、２０８と各々対向するよう形成された第１接続部及び第２接続部２０５、２０６を内部配線２０４を介して相互接続させる。実施形態２では、駆動チップ３１０内において内部電圧生成部３１３の出力端と接続されたパッド３０７と、第１内部配線３１５を介してＯＴＰ３１４の入力端を相互接続させたり、ＯＴＰ３１４の入力端と接続された第１内部配線３１５を、内部電圧生成部３１３の出力端と接続された第２内部配線３１６と接続させる。
実施形態１及び実施形態２において、内部電圧生成部として図６に示すように、ポンプキャパシタＣ１、Ｃ２と、スイッチ部ＳＷ１〜ＳＷ３を備えるチャージポンプ（ｃｈａｒｇｅ ｐｕｍｐ）の形態を使用する。また、図７に示すように、インダクタＬ、ダイオードＤ、トランジスタＮＭ、及びキャパシタＣを備えているＳＭＰＳ（Ｓｗｉｔｃｈｉｎｇ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）の形態を使用し得る。
図６及び図７に示すように、内部電圧生成部は、外部電圧Ｖｅｘｔの入力を受けて内部電圧、すなわち書き込み電圧Ｖｗｒを生成するためにキャパシタを使用する。キャパシタの特性上、内部電圧生成部は、外部電圧のように持続的に一定サイズの書き込み電圧を供給することができない。
図８Ａ及び図８Ｂに示すように書き込み動作初期にはアンチヒューズのゲート絶縁膜の絶縁破壊が起きない状態（円形を参照）であるため、書き込み電圧Ｖｗｒの電圧降下が発生しない。しかし、図８Ｃ及び図８Ｄに示すようにアンチヒューズのゲート絶縁膜の絶縁破壊が一部起きる場合（円形を参照）、書き込み電圧Ｖｗｒの電圧降下（図８ＤのＡ参照）が発生する。このように、書き込み電圧Ｖｗｒの電圧降下が発生すると、一定サイズの書き込み電圧Ｖｗｒをアンチヒューズに供給することができないため書き込みの不良が生じ得る。１ビットでない複数ビットに対して書き込み動作を実施する場合、このような現象はさらに深化する。
したがって、以下は、ＯＴＰの書き込み動作時において外部電圧の代りに内部電圧を書き込み電圧で使用する場合、書き込み電圧の電圧降下が防止できるＯＴＰに対して説明する。
図９は、書き込み電圧の電圧降下を防止することができるＯＴＰの構成を示す構成図である。
同図に示すように、ＯＴＰは、複数のＯＴＰ単位セルを備え、書き込み動作時に内部電圧生成部９１０から生成された書き込み電圧Ｖｗｒの入力を受けて動作するセルアレイ９２０と、書き込み電圧Ｖｗｒの変化を検出する検出部９３０と、検出部９３０の出力信号Ｃｏｐに応答して内部電圧生成部９１０及び単位セルの動作を制御する制御部９４０とを備えている。
内部電圧生成部９１０は、図６及び図７に示すようにチャージポンプまたはＳＭＰＳの形態でなり得る。
検出部９３０は、書き込み電圧Ｖｗｒを分配する電圧分配部９３１と、電圧分配部９３１を介して分配された分配電圧と基準電圧Ｖｒｅｆとを比較する比較部９３２とを備える。具体的に、図１０及び図１１に示すように、電圧分配部９３１は、直列に接続された抵抗素子Ｒ１、Ｒ２からなり、比較部９３２は、アナログ比較器として差等増幅器（図１０参照）を使用し、デジタル比較器としてロジックゲート（図１１参照）を使用し得る。例えば、ロジックゲートは、ＡＮＤゲート、ＮＯＲゲート、ＮＡＮＤゲート、ＯＲゲートを使用する。例えば、検出部９３０は、書き込み電圧Ｖｗｒを検出し、検出の結果（電圧降下）に応じて論理ハイ「１」または論理ロー「０」状態の出力信号Ｃｏｐを出力する。
制御部９４０は、検出部９３０の出力信号Ｃｏｐに応答し、内部電圧生成部９１０を制御する第１制御信号Ｃｉｎｔ、及びセルアレイ９２０の単位セルの動作を制御する第２制御信号Ｃｏｔｐを生成する。例えば、書き込み電圧Ｖｗｒに電圧降下が発生した場合、第１制御信号Ｃｉｎｔを介して内部電圧生成部９１０を動作させることで書き込み電圧Ｖｗｒを生成すると同時に、第２制御信号Ｃｏｔｐを介して単位セルの書き込み動作を中止させる。その後、書き込み電圧Ｖｗｒが電圧降下された分だけ上昇すると、第１制御信号Ｃｉｎｔを介して内部電圧生成部９１０を中止させると同時に、第２制御信号Ｃｏｔｐを介して単位セルの書き込み動作を進行する。
図１２Ａに示すように、単位セルは、第１ノードＡと第２ノードＢとの間に直列接続された第１スイッチ部及び第２スイッチ部ＳＷ１、ＳＷ２と、第２スイッチ部ＳＷ２と第２ノードＢとの間に接続されたアンチヒューズＡＮＴ＿ＦＳとを備えている。また、図１２Ｂに示すように、単位セルは、第１ノードＡと第２ノードＣとの間に接続された第１スイッチ部ＳＷ１と、第３ノードＢと第２ノードＣとの間に接続された第２スイッチ部ＳＷ２と、第２ノードＣと第４ノードＤとの間に接続されたアンチヒューズＡＮＴ＿ＦＳとを備えている。このとき、第１スイッチ部及び第２スイッチ部ＳＷ１、ＳＷ２は各々のトランジスタ（ｎまたはｐ−チャネル）からなり、アンチヒューズＡＮＴ＿ＦＳはトランジスタからなる。また、図示していないが、アンチヒューズＡＮＴ＿ＦＳは、キャパシタからなり得る。
以上で説明したように、本発明の技術的な思想は好ましい実施形態から具体的に記述されたが、これは説明のためのものであり、その制限のためのものでないことを注意すべきである。また、この技術分野の通常の専門家であれば、本発明の技術思想の範囲内で実施形態１及び２の組合せを介して多様な実施形態が可能であることを理解できるであろう。
１００、２００ 液晶パネル
１０１、２０１ 下部基板
１０２、２０２ 上部基板
１０３、２０３ 偏光板
１１０、２１０、３１０ 駆動チップ
１１１、２１１、３１１ 出力パッド
１１２、２１２、３１２ 入力パッド
２０５、２０６ 接続部
２０７、２０８、３０７ パッド
２１３、３１３、９１０ 内部電圧生成部
２１４、３１４ ＯＴＰ
２０４、３１５、３１６ 内部配線
９２０ ＯＴＰセルアレイ
９３０ 検出部
９４０ 制御部
１０１、２０１ 下部基板
１０２、２０２ 上部基板
１０３、２０３ 偏光板
１１０、２１０、３１０ 駆動チップ
１１１、２１１、３１１ 出力パッド
１１２、２１２、３１２ 入力パッド
２０５、２０６ 接続部
２０７、２０８、３０７ パッド
２１３、３１３、９１０ 内部電圧生成部
２１４、３１４ ＯＴＰ
２０４、３１５、３１６ 内部配線
９２０ ＯＴＰセルアレイ
９３０ 検出部
９４０ 制御部
Claims (10)
- 複数のワンタイムプログラマブルの単位セルを備え、書き込み動作時に内部電圧生成部から生成された書き込み電圧の入力を受けて動作するセルアレイと、
前記書き込み電圧の変化を検出する検出部と、
該検出部の出力信号に応答し、前記内部電圧生成部及び前記単位セルの動作を各々制御する制御部と、
を備えることを特徴とするワンタイムプログラマブル機能を有するメモリ装置。 - 前記検出部は、
前記書き込み電圧を分配する電圧分配部と、
該電圧分配部を介して分配された分配電圧と基準電圧とを比較する比較部と、
を備えることを特徴とする請求項１に記載のワンタイムプログラマブル機能を有するメモリ装置。 - 前記比較部は、差等増幅器からなることを特徴とする請求項２に記載のワンタイムプログラマブル機能を有するメモリ装置。
- 前記比較部は、ロジックゲート（ｌｏｇｉｃ ｇａｔｅ）からなることを特徴とする請求項２に記載のワンタイムプログラマブル機能を有するメモリ装置。
- 前記内部電圧生成部は、チャージポンプ形態で構成されたことを特徴とする請求項１ないし請求項４のいずれか１項に記載のワンタイムプログラマブル機能を有するメモリ装置。
- 前記内部電圧生成部は、ＳＭＰＳ（Ｓｗｉｔｃｈｉｎｇ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）形態で構成されたことを特徴とする請求項１ないし請求項４のいずれか１項に記載のワンタイムプログラマブル機能を有するメモリ装置。
- 前記単位セルは、
第１ノードと第２ノードとの間に直列接続された第１スイッチ部及び第２スイッチ部と、
該第２スイッチ部と前記第２ノードとの間に接続されたアンチヒューズと、
を備えることを特徴とする請求項１に記載のワンタイムプログラマブル機能を有するメモリ装置。 - 前記単位セルは、
第１ノードと第２ノードとの間に接続された第１スイッチ部と、
第３ノードと前記第２ノードとの間に接続された第２スイッチ部と、
前記第２ノードと第４ノードとの間に接続されたアンチヒューズと、
を備えることを特徴とする請求項１に記載のワンタイムプログラマブル機能を有するメモリ装置。 - 前記第１スイッチ部及び第２スイッチ部は、トランジスタからなることを特徴とする請求項７または請求項８に記載のワンタイムプログラマブル機能を有するメモリ装置。
- 前記アンチヒューズは、キャパシタまたはトランジスタからなることを特徴とする請求項７または８に記載のワンタイムプログラマブル機能を有するメモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2008-0045127 | 2008-05-15 | ||
| KR1020080045127A KR101057699B1 (ko) | 2008-05-15 | 2008-05-15 | 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를구비한 표시패널 구동 칩 및 표시장치 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009113278A Division JP5524508B2 (ja) | 2008-05-15 | 2009-05-08 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014146411A true JP2014146411A (ja) | 2014-08-14 |
| JP5756876B2 JP5756876B2 (ja) | 2015-07-29 |
Family
ID=41315714
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009113278A Active JP5524508B2 (ja) | 2008-05-15 | 2009-05-08 | 表示装置 |
| JP2014081321A Active JP5756876B2 (ja) | 2008-05-15 | 2014-04-10 | ワンタイムプログラマブル機能を有するメモリ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009113278A Active JP5524508B2 (ja) | 2008-05-15 | 2009-05-08 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8587571B2 (ja) |
| JP (2) | JP5524508B2 (ja) |
| KR (1) | KR101057699B1 (ja) |
| TW (2) | TWI420530B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682539B (zh) * | 2018-11-29 | 2020-01-11 | 大陸商昆山國顯光電有限公司 | 顯示面板ｏｔｐ調節的輔助方法及裝置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5142964B2 (ja) * | 2008-12-03 | 2013-02-13 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
| JP5466594B2 (ja) | 2010-07-29 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置及びアンチヒューズのプログラム方法 |
| EP2869304B1 (en) * | 2013-11-05 | 2019-01-02 | The Swatch Group Research and Development Ltd. | Memory cell and memory device |
| JP5960867B2 (ja) * | 2015-04-15 | 2016-08-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
| JP2008016085A (ja) * | 2006-07-03 | 2008-01-24 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
| JP2003202846A (ja) | 2001-10-30 | 2003-07-18 | Sharp Corp | 表示装置およびその駆動方法 |
| EP1345197A1 (en) * | 2002-03-11 | 2003-09-17 | Dialog Semiconductor GmbH | LCD module identification |
| US8063650B2 (en) * | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
| KR100539235B1 (ko) * | 2003-06-12 | 2005-12-27 | 삼성전자주식회사 | 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 |
| JP4062256B2 (ja) * | 2004-01-05 | 2008-03-19 | セイコーエプソン株式会社 | 表示ドライバ及び表示ドライバを含む電子機器 |
| JP2005266311A (ja) * | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 電源回路、表示ドライバ及び表示装置 |
| US7339818B2 (en) * | 2004-06-04 | 2008-03-04 | Micron Technology, Inc. | Spintronic devices with integrated transistors |
| JP4160032B2 (ja) * | 2004-09-01 | 2008-10-01 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US7177190B2 (en) | 2004-11-26 | 2007-02-13 | Aplus Flash Technology, Inc. | Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications |
| US7764278B2 (en) * | 2005-06-30 | 2010-07-27 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| KR100724564B1 (ko) * | 2005-07-07 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR101160835B1 (ko) * | 2005-07-20 | 2012-06-28 | 삼성전자주식회사 | 표시 장치의 구동 장치 |
| JP2007129018A (ja) * | 2005-11-02 | 2007-05-24 | Nec Electronics Corp | 半導体装置 |
| EP1808844B1 (en) * | 2006-01-13 | 2012-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4245018B2 (ja) * | 2006-08-30 | 2009-03-25 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US8035662B2 (en) * | 2006-11-22 | 2011-10-11 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4254851B2 (ja) * | 2006-12-06 | 2009-04-15 | セイコーエプソン株式会社 | 表示装置、集積回路装置及び電子機器 |
| JP5240544B2 (ja) * | 2007-03-30 | 2013-07-17 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
| US20090213129A1 (en) * | 2008-02-25 | 2009-08-27 | Kuo-Yang Li | Storage Unit and Storage Module for Storing EDID |
| US8184488B2 (en) * | 2009-11-20 | 2012-05-22 | Silicon Laboratories Inc. | Systems and methods for controlling integrated circuit operation with below ground pin voltage |
| KR101778715B1 (ko) * | 2011-01-20 | 2017-09-15 | 삼성디스플레이 주식회사 | 보안 기능을 갖는 디스플레이 장치 |
-
2008
- 2008-05-15 KR KR1020080045127A patent/KR101057699B1/ko active IP Right Grant
-
2009
- 2009-04-16 US US12/424,848 patent/US8587571B2/en active Active
- 2009-04-23 TW TW98113549A patent/TWI420530B/zh active
- 2009-04-23 TW TW102142857A patent/TWI520141B/zh active
- 2009-05-08 JP JP2009113278A patent/JP5524508B2/ja active Active
-
2013
- 2013-10-15 US US14/054,427 patent/US9117412B2/en active Active
-
2014
- 2014-04-10 JP JP2014081321A patent/JP5756876B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
| JP2008016085A (ja) * | 2006-07-03 | 2008-01-24 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682539B (zh) * | 2018-11-29 | 2020-01-11 | 大陸商昆山國顯光電有限公司 | 顯示面板ｏｔｐ調節的輔助方法及裝置 |
| US11600806B2 (en) | 2018-11-29 | 2023-03-07 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Auxiliary method and device for OTP adjustment of display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200951967A (en) | 2009-12-16 |
| US8587571B2 (en) | 2013-11-19 |
| JP5524508B2 (ja) | 2014-06-18 |
| JP2009276764A (ja) | 2009-11-26 |
| KR20090119224A (ko) | 2009-11-19 |
| TW201419289A (zh) | 2014-05-16 |
| TWI520141B (zh) | 2016-02-01 |
| US20140035801A1 (en) | 2014-02-06 |
| JP5756876B2 (ja) | 2015-07-29 |
| TWI420530B (zh) | 2013-12-21 |
| US9117412B2 (en) | 2015-08-25 |
| US20090284504A1 (en) | 2009-11-19 |
| KR101057699B1 (ko) | 2011-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5756876B2 (ja) | ワンタイムプログラマブル機能を有するメモリ装置 | |
| EP3477626B1 (en) | Oled display panel and oled display device | |
| TWI455483B (zh) | 自舉電路 | |
| US8947332B2 (en) | Liquid crystal display device having an electrostatic discharge protection circuit | |
| JP2003308050A (ja) | 駆動回路および電気光学パネル | |
| JP2004069993A (ja) | 半導体装置 | |
| US20060192729A1 (en) | Display device with flexible substrate and shift register | |
| TWI587266B (zh) | 平板顯示器及其驅動電路 | |
| JP7301947B2 (ja) | 表示装置 | |
| KR101363831B1 (ko) | 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를 구비한 표시패널 구동 칩 및 표시장치 | |
| JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
| JP3863729B2 (ja) | 表示装置 | |
| JPWO2007055047A1 (ja) | 表示装置およびそれを備える電子機器 | |
| JP4539709B2 (ja) | 表示装置 | |
| TWI302687B (en) | Lcd panel and lcd device | |
| TWI399908B (zh) | 顯示系統 | |
| TWI793377B (zh) | 電阻式記憶體電路 | |
| CN111083831B (zh) | 发光二极管驱动电路 | |
| JP4289281B2 (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
| JP2006048046A (ja) | ディスプレイ装置の画像固着防止回路 | |
| US20060197442A1 (en) | Electro-optical matrix display device including a control circuit arranged on a longitudinal end portion of the substrate and control circuit fitted to said device | |
| JP2003216063A (ja) | 電極基板及び平面表示装置 | |
| JP2000194304A (ja) | 保護回路及びこれを有する液晶表示装置 | |
| TW200828476A (en) | A switching circuit and a method for reducing test pad | |
| JPH0237638B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5756876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |