KR101363831B1

KR101363831B1 - 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를 구비한 표시패널 구동 칩 및 표시장치

Info

Publication number: KR101363831B1
Application number: KR1020100047439A
Authority: KR
Inventors: 신창희; 조기석; 오권영
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2010-05-20
Filing date: 2010-05-20
Publication date: 2014-02-18
Also published as: KR20100061646A

Abstract

본 발명은 OTP(One Time Programmable)를 구비하는 표시패널 구동 칩에 있어서, OTP 쓰기전압용 패드에 기인한 잡음에 자유로운 표시패널 구동 칩을 제공하는데 그 목적이 있으며, 이를 위해 본 발명은 외부전압을 입력받아 내부전압을 생성하는 내부전압 생성부와, 원-타임 프로그래머블(One Time Programmable) 기능을 갖는 메모리 장치가 내장된 표시패널 구동 칩에 있어서, 상기 메모리 장치는, 쓰기동작시 상기 내부전압 생성부로부터 생성된 내부전압을 쓰기전압으로 입력받아 동작하기 위해 제1 내부배선을 통해 상기 내부전압 생성부와 접속된 표시패널 구동 칩을 제공한다.

Description

원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를 구비한 표시패널 구동 칩 및 표시장치{MEMORY DEVICE WITH FUNCTION OF ONE-TIME PROGRAMMABLE, DISPLAY DRIVER IC AND DISPLAY DEVICE WITH THE SAME}

본 발명은 원-칩(one-chip) 솔루션(solution)으로 구성된 소형 표시패널 구동 칩(Display Driver IC, DDI)에 관한 것으로, 특히 원-타임 프로그래머블(One Time Programmable) 기능을 갖는 메모리 장치(이하, OTP라 함)가 내장된 표시패널 구동 칩에 관한 것이다.

OTP는 표시패널 구동 칩, 예컨대, 액정표시장치(Liquid Crystal Display, LCD) 구동 칩 등과 같은 비메모리 반도체 칩 내에 내장형으로 구성되는 메모리 장치로서, 전원이 끊어져도 정보가 지워지지 않는 비휘발성(non-volatile) 특성을 보인다.

도 1은 일반적인 액정표시장치를 설명하기 위해 도시한 평면도이고, 도 2는 도 1에 도시된 액정패널 구동 칩의 배면(액정패널의 하부기판과 대향되는 면)을 도시한 평면도이다.

도 1 및 도 2를 참조하면, 일반적인 액정표시장치는 액정패널(100)과, 액정패널(100)을 구동시키기 위한 구동 칩(110)과, 구동 칩(110)을 제어하기 위한 구동회로부(130)와, 구동 칩(110)과 구동회로부(130)를 연결하는 플렉시플(flexible) 기판(120)을 구비한다.

액정패널(100)은 게이트 라인, 데이터 라인, 박막트랜지스터 및 화소전극 등이 형성된 하부기판(101)과, 하부기판(101)과 대향되며 칼라필터 및 공동전극 등이 형성된 상부기판(102)과, 하부 및 상부기판(101, 102) 사이에 채워져 있는 액정층(미도시)을 포함한다. 하부 및 상부기판(101, 102)의 양면에는 편광판(103)이 부착될 수 있다.

구동 칩(110)은 비메모리 반도체 장치로 게이트 드라이버, 소스 드라이버, 내부전압 생성부, 메인로직부 등을 포함한다. 또한 메모리 장치로 휘발성 메모리 장치인 SRAM(Static Random Access Memory)과 비휘발성 메모리 장치인 OTP 등을 포함한다.

구동 칩(110)은 하부기판(101)의 일측에 실장된다. 이때, 하부기판(101)에 형성된 복수 개의 전극(미도시) 접합부에는 이방성 도전필름(140)이 부착되며, 이방성 도전필름(140) 상에는 구동 칩(110)과 플렉시블 기판(120)이 가열압착을 통해 실장된다.

도 2에 도시된 바와 같이, 구동 칩(110)의 배면에는 복수 개의 출력패드(111)와, 복수 개의 입력패드(112)가 구비된다. 출력패드(111)는 하부기판(101)에 형성된 복수 개의 전극과 각각 접속되고, 입력패드(112)는 플렉시블 기판(120)과 각각 접속될 수 있다.

입력패드(112)는 OTP 쓰기동작시 쓰기전압이 인가되는 패드('A' 참조)를 포함한다. 이때, OTP 쓰기전압용 패드는 플렉시블 기판(120)을 통해 구동회로부(130)와 접속된다. 여기서, OTP 쓰기전압용 패드의 위치는 도 2에 도시된 위치에 한정되지는 않으며, OTP의 위치에 따라 구동 칩(110) 내에서 적절한 위치에 위치할 수 있다.

OTP 쓰기동작시 쓰기전압은 외부전압으로 구동회로부(130)를 통해 인가된다. 구동회로부(130)로 인가된 쓰기전압은 플렉시블 기판(120)을 통해 OTP 쓰기전압용 패드로 공급된다. OTP 쓰기전압용 패드로 전달된 쓰기전압은 OTP 단위 셀의 안티퓨즈로 전달되어 안티퓨즈 내에 구성된 게이트 절연막의 절연을 파괴(breakdown)시킨다.

그러나, OTP 쓰기전압용 패드는 OTP 쓰기동작이 완료된 후 플로팅(floating) 상태로 방치되기 때문에 누설전류(leakage current)를 유발시키는 요인으로 작용한다. OTP 쓰기동작 후 OTP 쓰기전압용 패드와 접속된 구동회로부(130)의 외부전압 인가용 패드는 외부전압을 공급하는 공급원으로부터 분리되어 플로팅 상태로 방치된다. 이 때문에 구동회로부(130)의 외부전압 인가용 패드와 접속된 OTP 쓰기전압용 패드 또한 플로팅 상태로 존재하게 되어 누설전류에 기인한 잡음을 유발시키는 요인이 된다.

따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.

첫째, 본 발명은 OTP를 구비하는 표시패널 구동 칩에 있어서, OTP 쓰기전압용 패드에 기인한 잡음에 자유로운 표시패널 구동 칩을 제공하는데 그 목적이 있다.

둘째, 본 발명은 OTP가 내장된 표시패널 구동 칩을 포함하는 표시장치에 있어서, OTP 쓰기전압용 패드에 기인한 잡음에 자유로운 표시장치를 제공하는데 다른 목적이 있다.

셋째, 본 발명은 내부전압을 이용하여 쓰기동작이 가능한 OTP를 제공하는데 또 다른 목적이 있다.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 표시패널과, 내부전압을 생성하는 내부전압 생성부와 원-타임 프로그래머블(One Time Programmable) 기능을 갖는 메모리 장치가 내장되고, 상기 내부전압을 출력하는 제1 패드와 상기 메모리 장치의 쓰기전압이 입력되는 제2 패드가 마련된 구동 칩을 포함하고, 상기 표시패널은, 상기 구동 칩 실장시 상기 제1 및 제2 패드와 각각 접속되는 제1 및 제2 접속부와, 상기 제1 및 제2 접속부를 상호 접속하는 내부배선이 마련된 제1 기판을 포함한다.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 외부전압을 입력받아 내부전압을 생성하는 내부전압 생성부와, 원-타임 프로그래머블(One Time Programmable) 기능을 갖는 메모리 장치가 내장된 표시패널 구동 칩에 있어서, 상기 메모리 장치는, 쓰기동작시 상기 내부전압 생성부로부터 생성된 내부전압을 쓰기전압으로 입력받아 동작하기 위해 제1 내부배선을 통해 상기 내부전압 생성부와 접속된다.

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 복수 개의 원-타임 프로그래머블(One Time Programmable) 단위 셀을 포함하며, 쓰기동작시 내부전압 생성부로부터 생성된 쓰기전압을 입력받아 동작하는 셀 어레이와, 상기 쓰기전압의 변화를 검출하는 검출부와, 상기 검출부의 출력신호에 응답하여 상기 내부전압 생성부와 상기 셀 어레이의 단위 셀의 동작을 각각 제어하는 제어부를 포함한다.

상기한 구성을 포함하는 본 발명에 의하면, 내부전압 생성부와 원-타임 프로그래머블(One Time Programmable) 기능을 갖는 메모리 장치가 내장된 표시패널 구동 칩에 있어서, 메모리 장치의 쓰기동작시 쓰기전압을 외부전압이 아닌 내부전압 생성부로부터 제공받도록 구성함으로써 메모리 장치의 쓰기전압용 패드에 기인한 잡음에 자유로운 표시패널 구동 칩을 제공할 수 있다. 또한, 메모리 장치의 쓰기전압용 패드를 구동 칩에 형성할 필요가 없어 구동 칩의 패드 면적 효율성을 향상시킬 수 있다.

도 1은 일반적인 액정표시장치를 도시한 평면도.
도 2는 도 1에 도시된 액정패널 구동 칩의 배면을 도시한 평면도.
도 3은 본 발명의 실시예1에 따른 표시장치의 표시패널을 도시한 평면도.
도 4는 도 3에 도시된 표시패널 구동 칩의 배면을 도시한 평면도.
도 5는 본 발명의 실시예2에 따른 표시장치의 표시패널 구동 칩의 배면을 도시한 평면도.
도 6은 일례로 내부전압 생성부의 구성을 도시한 구성도.
도 7은 다른 예로 내부전압 생성부의 구성을 도시한 구성도.
도 8은 OTP 쓰기동작시 내부전압의 전압강하를 설명하기 위해 도시한 개념도.
도 9는 본 발명의 실시예들에 따른 OTP의 구성을 도시한 구성도.
도 10은 일례로 도 9에 도시된 검출부의 구성을 도시한 구성도.
도 11은 다른 예로 도 9에 도시된 검출부의 구성을 도시한 구성도.
도 12는 본 발명의 실시예들에 따른 OTP 단위 셀을 도시한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한, 각 실시예들을 설명하는데 있어서, 표시패널은 액정패널을 예로 들어 설명한다. 하지만, 본 발명의 기술적 사상이 액정패널에 한정되지는 않으며 OTP가 내장된 구동 칩에 의해 동작되는 모든 표시패널을 포함한다. 또한, 각 실시예들의 구동 칩의 내부구성에 있어서 본 발명과 관련된 사항을 제외한 구성들은 일반적인 구성과 동일하게 구성될 수 있다.

실시예1

도 3은 본 발명의 실시예1에 따른 표시장치를 설명하기 위해 표시패널(200)을 도시한 평면도이다. 또한, 도 4는 표시패널 구동 칩(210)의 배면을 도시한 평면도이다.

도 3 및 도 4를 참조하면, 본 발명의 실시예1에 따른 표시장치는 표시패널(200)과, 외부전압을 입력받아 내부전압을 생성하는 내부전압 생성부(213)와 OTP(214)가 내장된 구동 칩(210)을 포함한다. 구동 칩(210)의 배면에는 내부전압을 출력하는 제1 패드(207)와, OTP(214)의 쓰기전압이 입력되는 제2 패드(208)가 마련된다. 표시패널(200)은 하부기판(201)(이하, 제1 기판이라 함)을 포함하고, 제1 기판(201)에는 상부에 제1 및 제2 패드(207, 208)와 각각 접속되는 제1 및 제2 접속부(205, 206)와, 제1 및 제2 접속부(205, 206)를 상호 접속하는 내부배선(204)이 마련된다.

구동 칩(210)은 배면(패드가 형성된 면)이 제1 기판(201)의 상면(접속부가 형성된 면)과 대향되도록 제1 기판(201) 상에 칩 온 글라스(Chip On Glass, COG) 방식으로 실장된다. 또한, 칩 온 필름(Chip On Film, COF) 방식 또는 테이프 캐리어 패키지(Tape Carrier Package, TCP) 방식 등 다양한 실장방식으로 실장될 수도 있다.

구동 칩(210)의 배면에는 도 4에 도시된 바와 같이, 복수 개의 출력패드(211)와, 외부 구동회로와 인터페이스 하기 위해 복수 개의 입력패드(212)가 구비된다. 제1 및 제2 패드(207, 208)는 입력패드(212) 중 어느 하나이다. 도시되지는 않았지만 제1 및 제2 패드(207, 208)는 출력패드(211) 중 어느 하나일 수도 있다. 즉, 제1 및 제2 패드(207, 208)가 배치되는 위치는 제한을 두지 않으며, 구동 칩(210) 내에서 내부전압 생성부(213)와 OTP(214)가 형성된 위치에 따라 칩 레이아웃(layout)의 효율성과 칩 동작 특성을 고려하여 적재적소에 배치되도록 할 수 있다.

제1 패드(207)는 내부전압 생성부(213)의 출력단과 접속되어 내부전압 생성부(213)로부터 생성된 내부전압을 출력한다. 제2 패드(208)는 OTP(214)의 입력단과 접속되어 OTP(214)의 쓰기동작시 쓰기전압을 입력받아 OTP(214)의 셀 어레이로 전달한다. 제1 및 제2 패드(207, 208) 사이에는 입력패드들이 존재한다. 도시되지는 않았지만 제1 및 제2 패드(207, 208) 사이에는 입력패드가 존재하지 않을 수도 있다.

표시패널(200)은 액정패널로서, 제1 기판(201)과, 제1 기판(201)과 접합되는 상부전극(202)(이하, 제2 기판이라 함)과, 제1 및 제2 기판(201, 202) 사이에 채워져 있는 액정층(미도시)을 포함한다. 제1 기판(201)에는 게이트 라인, 데이터 라인, 박막트랜지스터 및 화소전극 등이 형성된다. 제2 기판(202)에는 칼라필터 및 공동전극 등이 형성된다. 제1 및 제2 기판(201, 202)의 양면에는 편광판(203)이 부착될 수 있다.

제1 기판(201)의 일측에는 제1 및 제2 접속부(205, 206)를 포함하는 복수 개의 접속부(미도시)가 마련된다. 접속부들 중 일부는 구동 칩(210)의 패드들(211, 212)과 접속될 수 있다. 접속부들 중 일부는 화소전극의 일부이거나 화소전극과 접속된 패드일 수 있다. 접속부들은 작업상의 편의를 위해 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함하여 이루어질 수 있다. 또한, 주석(Sn)과 금(Au)의 합금, 크롬(Cr), 금(Au) 및 알루미늄(Al) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.

접속부들 상에는 구동 칩(210)의 패드들(211, 212)과 안정적인 접속을 위해 도전성 접속부재(미도시)가 부착될 수 있다. 또한, 도전성 접속부재 상에는 구동 칩(210)과 플렉시블 기판(미도시)(구동회로와의 인터페이스를 위한 기판)이 가열압착을 통해 실장된다. 도전성 접속부재는 이방성 도전필름(Anisotropic Conductive Film, ACF) 또는 솔더(solder)를 사용할 수 있다. 솔더는 주석(Sn)과 금(Au)의 합금, 크롬(Cr), 금(Au) 또는 알루미늄(Al) 중 어느 하나를 포함하여 이루어질 수 있다.

제1 및 제2 접속부(205, 206)를 접속시키기 위한 내부배선(204)은 제1 기판(201) 상에 형성된 게이트 라인 또는 데이터 라인과 동일 층에 형성될 수 있으며, 이들 라인들 형성공정, 즉 패터닝(patterning) 공정(식각공정)시 함께 정의될 수도 있다. 내부배선(204)은 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs, Al 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나의 금속으로 이루어질 수 있다.

실시예2

도 5는 본 발명의 실시예2에 따른 표시패널 구동 칩(310)의 배면을 도시한 평면도이다.

도 5를 참조하면, 본 발명의 실시예2에 따른 표시패널 구동 칩(310)은 외부전압을 입력받아 내부전압을 생성하는 내부전압 생성부(313)와, OTP(314)가 내장된다. 또한, OTP(314)는 쓰기동작시 내부전압 생성부(313)로부터 생성된 내부전압을 입력받아 쓰기전압으로 사용하기 위해 제1 내부배선(315)을 통해 내부전압 생성부(313)와 접속된다.

구동 칩(310)의 배면에는 복수 개의 출력패드(311)와, 외부 구동회로와 인터페이스 하기 위해 복수 개의 입력패드(312)가 구비된다. 입력패드(312) 중 내부전압 생성부(313)의 출력단과 접속된 패드(307)는 내부전압 생성부(313)로부터 출력된 내부전압을 출력한다. 또한, 패드(307)는 제1 내부배선(315)을 통해 OTP(314)의 입력단과 접속되어 OTP(314)의 쓰기동작시 쓰기전압을 OTP(314)의 셀 어레이로 전달한다. 또한, 도시되지는 않았지만, OTP(314)의 입력단과 접속된 제1 내부배선(315)이 패드(307)와 직접 접속되는 것이 아니라 내부전압 생성부(313)로부터 생성된 내부전압을 패드(307)로 전달하는 제2 내부배선(316)과 직접 접속될 수도 있다.

본 발명의 실시예2에 따른 구동 칩(310)은 본 발명의 실시예1에 따른 구동 칩(210, 도 4참조)과 패드 배치 구조에 있어서 유사한 구조를 보인다. 다만, OTP(314)의 입력단(쓰기동작시 쓰기전압이 입력되는 단)과 접속된 패드가 존재하지 않는다(A 참조). 이와 같이, 실시예2에서는 OTP(314) 쓰기전압용 패드를 구동 칩(310) 배면에 형성하지 않기 때문에 그만큼 구동 칩(310)의 패드 면적을 효율적으로 개선시킬 수 있다.

실시예1 및 2를 통해 설명한 바와 같이, 본 발명에서는 OTP 쓰기동작시 외부전압을 쓰기전압으로 사용하는 것이 아니라 내부전압 생성부로부터 생성된 내부전압을 쓰기전압으로 사용한다. 이를 위해, 실시예1에서는 구동 칩(210)의 배면에 제1 및 제2 패드(207, 208)를 그대로 남겨둔 상태에서, 표시패널(200)의 제1 기판(201) 상에 제1 및 제2 패드(207, 208)와 각각 대향되도록 형성된 접속부(205, 206)를 내부배선(204)을 통해 상호 접속시킨다. 실시예2에서는 구동 칩(310) 내에서 내부전압 생성부(313)의 출력단과 접속된 패드(307)와 제1 내부배선(315)을 통해 OTP(314)의 입력단을 상호 접속시키거나 OTP(314)의 입력단과 접속된 제1 내부배선(315)을 내부전압 생성부(313)의 출력단과 접속된 제2 내부배선(316)과 접속시킨다.

실시예1 및 2에서 내부전압 생성부로는 도 6에 도시된 바와 같이 펌핑 캐패시터(C1, C2)와 스위칭부(SW1~SW3)를 포함하는 차지펌프(charge pump)형태를 사용한다. 또한, 도 7에 도시된 바와 같이 인덕터(L), 다이오드(D), 트랜지스터(NM) 및 캐패시터(C)를 포함하는 SMPS(Switching Mode Power Supply) 형태를 사용할 수 있다.

도 6 및 도 7에 도시된 바와 같이, 내부전압 생성부는 외부전압(Vext)을 입력받아 내부전압, 즉 쓰기전압(Vwr)을 생성하기 위해 캐패시터를 사용한다. 캐패시터 특성상 내부전압 생성부는 외부전압처럼 지속적으로 일정한 크기의 쓰기전압을 공급할 수 없다.

도 8을 참조하면, (A) 및 (B)와 같이 쓰기동작 초기에는 안티퓨즈의 게이트 절연막의 절연파괴가 일어나지 않는 상태(원형 참조)이기 때문에 쓰기전압(Vwr)의 전압강하가 발생하지는 않는다. 하지만, (C) 및 (D)와 같이 안티퓨즈의 게이트 절연막의 절연파괴가 일부 일어나는 경우(원형 참조)에는 쓰기전압(Vwr)의 전압 강하(A참조)가 발생한다. 이와 같이, 쓰기전압(Vwr)의 전압강하가 발생하면 일정한 크기의 쓰기전압(Vwr)을 안티퓨즈로 공급하는 것이 불가능하여 쓰기불량이 발생될 수 있다. 1-비트가 아닌 복수 비트에 대해 쓰기동작을 실시하는 경우 이러한 현상은 더욱 심화된다.

따라서, 이하에서는 OTP 쓰기동작시 외부전압 대신에 내부전압을 쓰기전압으로 사용하는 경우 쓰기전압의 전압강하를 방지할 수 있는 OTP에 대해 설명하기로 한다.

도 9는 쓰기전압의 전압강하를 방지할 수 있는 OTP의 구성을 도시한 구성도이다.

도 9를 참조하면, OTP는 복수 개의 OTP 단위 셀을 포함하며, 쓰기동작시 내부전압 생성부(910)로부터 생성된 쓰기전압(Vwr)을 입력받아 동작하는 셀 어레이(920)와, 쓰기전압(Vwr)의 변화를 검출하는 검출부(930)와, 검출부(930)의 출력신호(Cop)에 응답하여 내부전압 생성부(910)와 단위 셀의 동작을 제어하는 제어부(940)를 포함한다.

내부전압 생성부(910)는 도 6 및 도 7과 같이 차지펌프 또는 SMPS 형태로 이루어질 수 있다.

검출부(930)는 쓰기전압(Vwr)을 분배하는 전압 분배부(931)와, 전압 분배부(931)를 통해 분배된 분배전압과 기준전압(Vref)을 비교하는 비교부(932)를 포함한다. 구체적으로, 도 10 및 도 11와 같이, 전압 분배부(931)는 직렬접속된 저항소자(R1, R2)로 이루어지고, 비교부(932)는 아날로그 비교기로 차동 증폭기(도 10참조)를 사용하고, 디지털 비교기로 로직 게이트(도 11참조)를 사용할 수 있다. 예컨대, 로직 게이트는 앤드(AND) 게이트, 노아(NOR) 게이트, 낸드(NAND) 게이트, 오아(OR) 게이트를 사용한다. 예컨대, 검출부(930)는 쓰기전압(Vwr)을 검출하고, 검출결과(전압강하)에 따라 논리 하이('1') 또는 논리 로우('0') 상태의 출력신호(Cop)를 출력한다.

제어부(940)는 검출부(930)의 출력신호(Cop)에 응답하여 내부전압 생성부(910)를 제어하는 제1 제어신호(Cint)와 셀 어레이(920)의 단위 셀의 동작을 제어하는 제2 제어신호(Cotp)를 생성한다. 예컨대, 쓰기전압(Vwr)에 전압강하가 발생된 경우 제1 제어신호(Cint)를 통해 내부전압 생성부(910)를 동작시켜 쓰기전압(Vwr)을 생성하는 동시에 제2 제어신호(Cotp)를 통해 단위 셀의 쓰기동작을 중지시킨다. 이후, 쓰기전압(Vwr)이 전압강하된만큼 상승하면 제1 제어신호(Cint)를 통해 내부전압 생성부(910)를 중지시키는 동시에 제2 제어신호(Cotp)를 통해 단위 셀의 쓰기동작을 진행한다.

도 12의 (A)와 같이, 단위 셀은 제1 노드(A)와 제2 노드(B) 사이에 직렬 접속된 제1 및 제2 스위칭부(SW1, SW2)와, 제2 스위칭부(SW2)와 제2 노드(B) 사이에 접속된 안티퓨즈(ANT_FS)를 포함한다. 또한, 도 12의 (B)와 같이, 단위 셀은 제1 노드(A)와 제2 노드(C) 사이에 접속된 제1 스위칭부(SW1)와, 제3 노드(B)와 제2 노드(C) 사이에 접속된 제2 스위칭부(SW2)와, 제2 노드(C)와 제4 노드(D) 사이에 접속된 안티퓨즈(ANT_FS)를 포함한다. 이때, 제1 및 제2 스위칭부(SW1, SW2)는 각각 트랜지스터(n 또는 p-채널)로 이루어지고, 안티퓨즈(ANT_FS)는 트랜지스터로 이루어진다. 또한, 도시되지는 않았지만 안티퓨즈(ANT_FS)는 캐패시터로 이루어질 수도 있다.

이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 이는 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 실시예1 및 2의 조합을 통해 다양한 실시예들이 가능함을 이해할 수 있을 것이다.

100, 200 : 액정패널
101, 201 : 하부기판
102, 202 : 상부기판
103, 203 : 편광판
110, 210, 310 : 구동 칩
111, 211, 311 : 출력패드
112, 212, 312 : 입력패드
205, 206 : 접속부
207, 208, 307 : 패드
213, 313, 910 : 내부전압 생성부
214, 314 : OTP
204, 315, 316 : 내부배선
920 : OTP 셀 어레이
930 : 검출부
940 : 제어부

Claims

복수 개의 원-타임 프로그래머블(One Time Programmable) 단위 셀을 포함하며, 쓰기동작시 내부전압 생성부로부터 생성된 쓰기전압을 입력받아 동작하는 셀 어레이;
상기 쓰기전압의 변화를 검출하는 검출부; 및
상기 검출부의 출력신호에 응답하여 상기 내부전압 생성부의 쓰기전압 생성 및 상기 단위 셀의 쓰기 동작을 각각 제어하는 제어부를 포함하는 메모리 장치.
제 1 항에 있어서,
상기 검출부는,
상기 쓰기전압을 분배하는 전압 분배부; 및
상기 전압 분배부를 통해 분배된 분배전압과 기준전압을 비교하는 비교부
를 포함하는 메모리 장치.
제 2 항에 있어서,
상기 비교부는 차동 증폭기로 이루어진 메모리 장치.
제 2 항에 있어서,
상기 비교부는 로직 게이트(logic gate)로 이루어진 메모리 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 내부전압 생성부는 차지펌프 형태로 구성된 메모리 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 내부전압 생성부는 SMPS(Switching Mode Power Supply) 형태로 구성된 메모리 장치.
제 1 항에 있어서,
상기 단위 셀은,
제1 노드와 제2 노드 사이에 직렬 접속된 제1 및 제2 스위칭부; 및
상기 제2 스위칭부와 상기 제2 노드 사이에 접속된 안티퓨즈
를 포함하는 메모리 장치.
제 1 항에 있어서,
상기 단위 셀은,
제1 노드와 제2 노드 사이에 접속된 제1 스위칭부;
제3 노드와 상기 제2 노드 사이에 접속된 제2 스위칭부; 및
상기 제2 노드와 제4 노드 사이에 접속된 안티퓨즈
를 포함하는 메모리 장치.
제 7 항 또는 제 8 항에 있어서,
상기 제1 및 제2 스위칭부는 트랜지스터로 이루어진 메모리 장치.
제 7 항 또는 제 8 항에 있어서,
상기 안티퓨즈는 캐패시터 또는 트랜지스터로 이루어진 메모리 장치.