JPH077080A - 集積回路内のヒューズを飛ばす方法及び回路 - Google Patents

集積回路内のヒューズを飛ばす方法及び回路

Info

Publication number
JPH077080A
JPH077080A JP31264793A JP31264793A JPH077080A JP H077080 A JPH077080 A JP H077080A JP 31264793 A JP31264793 A JP 31264793A JP 31264793 A JP31264793 A JP 31264793A JP H077080 A JPH077080 A JP H077080A
Authority
JP
Japan
Prior art keywords
fuse
voltage
transistor
integrated circuit
blowing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31264793A
Other languages
English (en)
Other versions
JP2641151B2 (ja
Inventor
Jacek Kowalski
コヴァルスキー ジャセック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of JPH077080A publication Critical patent/JPH077080A/ja
Application granted granted Critical
Publication of JP2641151B2 publication Critical patent/JP2641151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 （修正有） 【目的】電圧によって引き起こされるヒューズ飛ばしの
後、数十ミリ秒間十分な電流を供給して、ヒューズ飛ば
しの信頼性を高める。 【構成】ヒューズ飛ばし電圧源Ｖｐｐは、ヒューズ飛ば
し制御信号ＦＢの立ち上がり時のみ高電位が印加され
る。制御信号ＦＢの電位が上昇すると、トランジスタＴ
４がオフし、トランジスタＴ１がオンして、ノードＡ１
に高電圧を印加し、ヒューズＦ内に電流す。ヒューズが
飛ぶと、電位Ｖｐｐは、急速に降下し、ノードＡ１の電
位はより低い値に降下する。トランジスタＴ２はオン
し、ヒューズ内に追加の電流を、制御信号ＦＢが立ち下
がるまで供給する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路に関するもの
であり、さらに詳しく言えば、集積回路の製造後に接続
を形成するために使用できるヒューズを備える集積回路
に関するものである。
【０００２】
【従来の技術】ヒューズが何であるかを理解するため
に、例として、チップカード用に設計された集積回路で
は、ユーザがアクセスできない不揮発性メモリ領域を別
に備えることが現在一般的な方法であることに注目され
たい。従って、これらのメモリは、情報要素で満たされ
ており、その後、ヒューズを飛ばして、禁止されたメモ
リ領域を絶縁して、その内容をもはやカードの外部端子
には転送できないか、または、外部端子からメモリに書
き込むことはできないようにしている。ヒューズの別の
用途は、読出専用メモリまたはプログラム可能な論理ネ
ットワークの製造である。
【０００３】ここで問題とするヒューズは、電気的に飛
ばすことができるヒューズである。それらのヒューズに
は、回路の完全な封止の後に、そして更にはチップカー
ドの挿入後でも、集積回路を修正することができるとい
う利点がある。従って、ヒューズ飛ばし回路は、ヒュー
ズに接続されており、集積回路の外部から送られた命令
でヒューズを飛ばすことができる。「ヒューズ」という
語は、元の状態で導電性であり、飛んだ状態で開回路状
態になる素子か、または逆に、元の状態で絶縁性であ
り、飛んだ状態で導電性となる素子（アンチヒューズと
呼ばれることがある）を含む。本発明は、特に後者のヒ
ューズに関するものであるが、それに限定されるもので
はない。
【０００４】ヨーロッパ特許出願第0,408,419 号には、
例えば、ドープされた単結晶シリコンで形成された導体
の上に配置され、多結晶シリコン導体で形成された、元
の状態で開回路状態のヒューズが記載されている。この
２つの導体は、局部的に極めて薄い（厚さが約 100オン
グストローム）の絶縁層によって分離されている。その
極めて薄い絶縁層は、集積回路に通常印加される電圧で
は、導体間の絶縁を確実にするのに十分である。しかし
ながら、この絶縁層は、約20Ｖの電圧を印加することに
よって飛ばされる。この電圧は、酸化物を介して、絶縁
材料のブレークダウン閾値より大きい、数百万Ｖ／cmま
たは数千万Ｖ／cmの電界を形成する。この時、低い値の
抵抗が導体間に設定される。ヒューズは、飛んだ状態で
あるその最終的な状態になる。トランジスタをベースと
する回路は、低抵抗接続を通過する電流漏れを検出する
ことができ、それによって、集積回路のある機能（例え
ば、あるメモリ領域での書込みまたは読出）を禁止する
ことが可能である。電気的にプログラム可能なネットワ
ークに使用する場合は、ヒューズの飛ばしは、所望の論
理機能を得るのに必要な接続をセットする。
【０００５】
【発明が解決しようとする課題】ヒューズの大きな問題
は、飛んだ状態でのヒューズの信頼性に関する。すなわ
ち、第１に、飛ばす状態を作り出すことが重要であり、
その結果として決定的に（及び単に恐らくではなく）飛
ばすことになる。第２に、ある条件下では、飛んだヒュ
ーズはその元の状態（ほとんど無限大の接続抵抗）また
は不確かな状態（過度に高い接続抵抗）には決して戻る
ことがないことが確実でなければならない。
【０００６】ヒューズを飛ばさなければならない時、集
積回路の外部から約20Ｖのヒューズ飛ばし電圧Ｖppが印
加が印加される。しかしながら、接続端子数を少なくす
るために、及び、ユーザ用システムを単純化するため
に、ヒューズ飛ばし電圧Ｖppが回路の通常の動作に使用
される低い方の電圧Ｖcc（通常は５Ｖ、しかし、将来的
にはそれ未満）を使用して、集積回路のまさに内部で生
成されるようにシステムを設計するのが好ましい。この
ヒューズ飛ばし電圧は、さらに、不揮発性メモリ回路
（ＥＥＰＲＯＭ）内で必要であり、従って、ヒューズを
電気的に飛ばすために同じ電圧を使用するようにするこ
とが妥当である。
【０００７】しかしながら、ヒューズの飛ばしの信頼性
は、特にヒューズ飛ばし電圧が、必要なヒューズ飛ばし
電圧より小さい電圧Ｖccで給電される集積回路の内部か
ら生成する時必ずしも極めて高くはないということが実
験によって分かった。この欠陥について発見された理由
の１つは、通常電圧逓倍器または「チャージポンプ」と
呼ばれるものによって内部で生成される電圧Ｖppは十分
な電力を伴わないという事実であるようである。すなわ
ち、チャージポンプは、十分な電圧を生成するが、一般
的には十分な電流を生成せず、または、いずれの場合に
せよ、電流が十分に続くようには生成しない。
【０００８】実際、飛ばしの間（先ず電圧Ｖppによる飛
ばし）の電流が不十分であることによって、２つの導体
間の薄い酸化物を介して抵抗性の高いリンクが形成され
るようである。従って、十分に低い値に形成されるべき
接続の抵抗を安定化するために、電圧によって引き起こ
される飛ばしの後、数10ミリ秒間十分な電流（数ミリア
ンペア）を得ることが必要であると考えられる。
【０００９】
【課題を解決するための手段】本発明は、ヒューズの飛
ばしの信頼性を向上するために使用される方法及び回路
図を提案するものである。本発明によると、ヒューズと
当該ヒューズを飛ばすためのヒューズ飛ばし回路とを備
え、電源電圧Ｖccが給電される集積回路であって、上記
ヒューズ飛ばし回路は、上記電源電圧よりかなり高いヒ
ューズ飛ばし電圧Ｖppを使用し、上記ヒューズ飛ばし回
路は、上記ヒューズ飛ばし電圧Ｖppの印加後すぐにヒュ
ーズの端子に上記電源電圧Ｖccを印加する手段を備える
ことを特徴とする集積回路が提案される。
【００１０】従って、特に薄い絶縁体ブレークダウンヒ
ューズでは、薄い絶縁体がヒューズ飛ばし電圧によって
生成した電界効果によってブレークダウンした時、別の
電圧源がすぐにヒューズに印加され、この電圧源はかな
り低い電位を有するが、この期間中十分な強さ（ヒュー
ズ飛ばし電圧源が、そのまま続けて供給することができ
る強さより大きい）の十分な電流を（数十ミリ秒の範囲
の間）与えることができる。従って、ヒューズ飛ばし電
圧源がヒューズに十分な電流を与えることができない時
でさえ、ヒューズの飛ばしを余りに早く中断することが
ない。通常な電源電圧が引き継いて電流を与えるが、そ
のときヒューズはまだ「熱い」。その抵抗が最も低いレ
ベルになり、十分な電流（数ミリアンペアの範囲）を有
効に流すことができるのはこの時である。
【００１１】ある実施例では、ヒューズは、第１のトラ
ンジスタによってヒューズ飛ばし電圧源Ｖppに、第２の
トランジスタによって電源に接続されている。この２つ
のトランジスタは、単一の飛ばし命令信号によって直接
または間接的に制御されている。この信号は、もう一方
の側はアースに接続されている。飛ばし命令信号は原則
的には０とＶccとの間の論理信号であるので、命令信号
は、通常の電源電圧Ｖccがゲートに印加されている分離
トランジスタを介して第１のトランジスタのゲートに入
力されるのが好ましい。その時、好ましくは、Ｖppと第
１のトランジスタのゲートとの間に抵抗器として接続さ
れているバイアストランジスタが備えられている。
【００１２】別の実施例では、また、ヒューズ飛ばし電
圧源Ｖppとヒューズとの間に第１のトランジスタが接続
されており、電源Ｖccとヒューズ飛ばし電圧源Ｖppとの
間に第２のトランジスタが接続されており、電源Ｖccと
ヒューズ飛ばし電圧源Ｖppとの間にはまた第３のトラン
ジスタが接続されている。ここではまた、ヒューズの他
端は、トランジスタに接続されている。その時、第２の
トランジスタは、好ましくは、ゲートがヒューズ飛ばし
電圧によって制御されている分離トランジスタを介して
ヒューズ飛ばし制御信号によって制御される。一方、第
３のトランジスタは、飛ばし制御信号によって直接制御
される。本発明は、特に薄い絶縁体の飛ばしを有するヒ
ューズに適用されるが、それに限定されるものではな
い。
【００１３】
【実施例】図１は、前述のヨーロッパ特許出願第0,408,
419 号に詳細に記載された酸化物ブレークダウンヒュー
ズの実施例を図示したものである。このヒューズは、フ
ローティングゲートトランジスタを使用するＥＥＰＲＯ
Ｍメモリと同じ技術によって形成されるように設計され
ている。そのため、２つの多結晶シリコンゲートＧ１、
Ｇ２を備える。これらのゲートは、互いに接続されてお
り、第１の導体Ｂを形成するように接続されている。第
２の導体Ａは単結晶シリコン基板中のＮ+ 形拡散領域に
よって形成されている。ゲートＧ１、Ｇ２は、基板上に
広がっており、その一部がＮ+ 形拡散領域上に延びてお
り、Ｎ+ 形拡散領域からシリコン酸化物 (SiＯ2)の薄い
層によって絶縁されている。シリコン酸化物は、下方の
ゲートＧ２とＮ+ 形拡散領域との間の区域では局部的に
極めて薄くされている。
【００１４】ヒューズＦを構成するのは、この薄くなっ
た区域である。元の状態で、酸化物は、集積回路の通常
の電源電圧Ｖcc以下の電圧では、２つの導体を絶縁す
る。飛んだ状態では、シリコン酸化物は劣化し、抵抗性
になり、従って、２つの導体Ａ及びＢを接続する。この
ヒューズは、原則的には、ヒューズの状態の読出回路
（図示せず）に接続されており、それによって、導体Ａ
及びＢ間の電流の通過があるかないかを決定することが
できる。ヒューズの飛ばしは、Ｎ+ 形拡散領域に約20Ｖ
に等しい電圧Ｖppを印加し、ゲートをアースにすること
によって、また、逆の動作（例えば、ゲートに約20Ｖの
電圧Ｖppを印加し、Ｎ+ 形拡散領域をアースにする）に
よって実施される。
【００１５】図２に示す第１の実施例を参照して、本発
明の一般的な原理を説明する。飛ばし命令回路は、２つ
の部分を備える。その第１の部分10は、ヒューズにヒュ
ーズ飛ばし電圧Ｖppを印加する手段からなる。第２の部
分20は、ヒューズが飛んだ直ぐ後にその大きさがヒュー
ズを通過するように形成される電流（ヒューズ飛ばし電
圧源が引き続いて与えることができる電流より大きい電
流）に応じて選択されるトランジスタを介して電源電圧
Ｖccをそのヒューズに印加するための手段からなる。
【００１６】ヒューズＦは、ノードＡ１とアースとの間
に接続されている。ノードＡ１は、ドレインがヒューズ
飛ばし電圧源Ｖppに接続された第１のトランジスタＴ１
のソースに接続されている。このヒューズ飛ばし電圧源
Ｖppは、好ましくは、集積回路の内部の電源であり、例
えば、チャージポンプまたは電圧逓倍器（図示せず）で
ある。ノードＡ１は、第２のトランジスタＴ２のソース
に接続されている。そのドレインは、集積回路の通常の
電源電圧Ｖccに接続されている。この第２のトランジス
タのゲートは、原則的に集積回路の外部端子または内部
論理回路から来るヒューズ飛ばし制御信号ＦＢによって
制御されている。
【００１７】ヒューズ飛ばし制御信号ＦＢがアクティブ
の時、第１のトランジスタＴ１を十分に導通にするため
に、（ゲートにドレインが接続されて）抵抗器として接
続され、ＶppとＴ１のゲートとの間に接続された第３の
トランジスタＴ３を備える。更に、ヒューズ飛ばし制御
信号ＦＢを受ける入力と第１のトランジスタＴ１のゲー
トとの間に配置された第４のトランジスタＴ４を備え
る。Ｔ４のゲートは、Ｖccにされる。このトランジスタ
はＴ１のゲートを絶縁し、飛ばし動作の間中そのゲート
を高い電位に維持する。トランジスタＴ１及びトランジ
スタＴ３及びＴ４は、ヒューズに電圧Ｖppを入力する第
１の手段10の一部分を形成する。トランジスタＴ２は、
第２の手段20であり、その時、電源電圧Ｖccをヒューズ
に接続する。
【００１８】回路は、下記のように作動する（回路内の
信号のタイミングチャートを示す図３を参照する）。ヒ
ューズ飛ばし制御信号ＦＢは、通常０であり、数10ミリ
秒続く時間方形波信号の間にＶccになる（Ｖcc＝５Ｖと
仮定される）。この方形波信号は、ヒューズＦの飛ばし
の命令を示す。電圧Ｖppの印加は、信号ＦＢと同期化さ
れる。すなわち、Ｖppは実質的にヒューズ飛ばし制御信
号ＦＢの立ち上がり端の時だけトランジスタＴ１及びＴ
２のドレインに現れる。初期に、トランジスタＴ４は導
通である（ＦＢは０なので、ソースはアースにあり、ゲ
ートはＶccである）。従って、Ｔ１のゲートはまたアー
スにある。Ｔ１はオフである。
【００１９】ヒューズ飛ばし制御信号ＦＢは、第４のト
ランジスタＴ４のソース電位をＶccに上昇させ、そのゲ
ートがまたＶccにあるので、このトランジスタをオフに
する。Ｔ１のゲート（参照番号Ｂ１）は、トランジスタ
Ｔ３によってＶppになる。Ｖppは、その間に約20Ｖであ
るその公称値に上昇する。導通したトランジスタＴ１
は、ノードＡ１にかなりの高電圧を印加する。この高電
圧はヒューズの絶縁体を迅速に飛ばすのに十分である。
ヒューズ内に電流が流れ、その強さは第１にトランジス
タＴ３のサイズに、第２にヒューズ飛ばし電圧源Ｖppで
使用できる電力の大きさによって決定される。この電力
の大きさが数10ミリ秒の間数ミリアンペアの電流を維持
するのに十分でないと、その時、ヒューズによって形成
される接続抵抗が余りに高くなる（不十分な導通接続に
よって）危険性がある。これは、電圧Ｖppが集積回路の
内部のチャージポンプによって与えられる場合、このチ
ャージポンプのサイズが余り大きいことが望ましくない
場合に実際に起こることである。この場合、ヒューズが
飛ぶとすぐに、電位Ｖppは極めて急速により小さい値に
降下する。
【００２０】この時、トランジスタＴ２が作動する。Ｔ
２のゲートはＦＢの電位であり、そのソースはノードＡ
１の電位になり、そのドレインはＶccである。ノードＡ
１の電位がＶppの公称値に近いままである限り（Ｖppに
対応する方形波信号の開始と飛ぶ瞬間との間）、Ｔ２は
オフのままである。しかしながら、ヒューズが飛ぶとす
ぐに、ノードＡ１の電位はより低い値に降下し（例え
ば、２Ｖ）、その結果、トランジスタＴ２は導通にな
り、ヒューズ内に追加の電流を供給し、方形波信号ＦＢ
が停止するまで、電源Ｖppで使用できる電力の大きさと
は無関係にそれを続行する。トランジスタＴ２は電流を
流すが、トランジスタＴ１は、そのゲート（ノードＢ
１）が容量性効果によって高い電圧のままであるので、
導通のままであり、ＶppがＶccの方にまたはそれ以下に
降下するとトランジスタＴ３はオフになり、トランジス
タＴ４は方形波信号の開始からオフになる。
【００２１】トランジスタＴ２のサイズは、ヒューズを
飛ばすために所望の電流に応じて選択される。特に、ヒ
ューズ内を通常の使用状態において流れる電流より大き
い電流を備えることが好ましい。実際、ヒューズが飛ば
されて形成された接続の最終的な抵抗Ｒになるようにヒ
ューズが電流Ｉで飛ばされると（抵抗Ｒは電流Ｉととも
に減少する）、その時、Ｉより大きい電流が続いて流れ
ると、接続抵抗値の変化を生じさせる恐れがあり、それ
は有害である。場合によっては、ヒューズ飛ばし電流Ｉ
より余りに大きい電流の通過によって、ヒューズが絶縁
状態に戻り、接続が破壊されることさえある。これは、
全く許容できない。これは、特に、既に飛ばしたヒュー
ズを再度飛ばす問題を生じさせる。ヒューズが既に飛ば
されている時さえ飛ばし制御を反復する必要があること
がある。
【００２２】図４の回路図は、元のままのヒューズの飛
ばすことと既に飛ばしたヒューズを再度飛ばすことがで
きる利点を示しているようであり、但し、後者の場合に
使用される電流は前者の場合に使用される電流より低
い。従って、この回路図は、第２の飛ばしの間の接続の
劣化を防がなければならない。図４では、図２の要素に
対応する要素は、同じ参照番号で示した。すなわち、ト
ランジスタＴ１、Ｔ３、Ｔ４、ヒューズＦ、ヒューズ信
号ＦＢ、電源Ｖcc及びＶppである。これらの要素は全て
図２と同様に接続されており、同じ機能を果たす。
【００２３】Ｖppによってヒューズを飛ばした直後に、
数10ミリ秒間電源電圧Ｖccを印加するためには、・信号
ＦＢによって制御されたゲートと、Ｖccのドレインと、
Ｔ１のドレインに接続され、従って、ヒューズ飛ばし電
圧源Ｖppに接続されたソースとを備えるサイズの小さい
トランジスタＴ５と、・そのドレインが電源Ｖccに接続
され、そのソースがＶppに接続され、そのゲートが信号
ＦＢによって、しかし、ゲートが電圧Ｖppによって制御
されている分離トランジスタＴ７を介して制御されてい
るサイズの大きいトランジスタＴ６（Ｖppによってヒュ
ーズを飛ばした後主電流を与える) と、・Ｔ６のゲート
（ノードＣ１）とアースとの間のコンデンサＣとを備え
る。
【００２４】ヒューズを飛ばす間、電位は、図３とほと
んど同じ概略図によって変化する。再飛ばしの間、電位
はむしろ図５に示したのと同様に変化する。これらの図
面の間の差は、ヒューズが既に飛んでいる場合には、電
圧Ｖppは実際に５Ｖを越えることができないという事実
に起因するものである。従って、ノードＡまたはＢ１が
約20Ｖに上昇できる期間はない。その結果、ヒューズ内
にはより弱い電流が存在する。例えば、トランジスタＴ
１のゲートが５Ｖに以上の電位にある時はなく、一方、
最初の飛ばしのときは、Ｔ１のゲート電位は遙かに高
く、従って、かなりのレベルの電流を流す。
【００２５】本発明に関する回路図の別の実施例では、
トランジスタを制限する電流がヒューズの端部とアース
との間に配置されており、ヒューズ飛ばし電圧Ｖppがそ
の公称値に達したかまたはほとんど達した時にだけ開始
する信号（ＢＯＯＳＴ）によってこのトランジスタの導
通がアクティブにされる。アナログ信号（ＢＯＯＳＴ）
を使用するので前述の実施例と同時に使用できる別の実
施例によると、ブートスラップコンデンサはノードＡ１
に、すなわち、トランジスタＴ１のソース（または場合
によってはヒューズ飛ばし電圧を運ぶ導体、すなわち、
トランジスタＴ１のドレイン）に接続される。ヒューズ
飛ばし電圧がその公称値に上昇する間、このコンデンサ
はチャージされる。ＢＯＯＳＴ信号は、Ｖppがその公称
値に達した時またはほとんど達した時にだけ０からＶcc
になる電圧方形波信号である。
【００２６】図６は、図４の回路図に対して一緒に２つ
の変更を加えて得られた回路を図示したものである。ヒ
ューズとアースとの間に配置された追加のトランジスタ
は、Ｔ８である。そのゲートは、ＢＯＯＳＴ信号によっ
て制御される。ブートスラップコンデンサはＣ’であ
る。このコンデンサは、図６の場合は、ノードＡ１に接
続されている。その他端は、信号ＢＯＯＳＴを受け、従
って、Ｔ８のゲートに接続される。
【００２７】図７は、ＢＯＯＳＴ信号の存在の結果生じ
るタイミングチャートである。電圧Ｖppの上昇は比較的
緩慢である。従って、ノードＡ１は、またゆっくりと、
飛ばし命令がトリガされた時から開始して０からその公
称値（例えば20Ｖ）になる。その間、コンデンサＣ’は
充電される。Ｖppが実際にその公称値に達すると、ＢＯ
ＯＳＴ信号が入力され、ノードＡ１、すなわち、ヒュー
ズの第１の端部の電位を瞬時に上昇させる。同時に、ト
ランジスタＴ８は導通になり、ヒューズのもう１つの端
部をアースにする。従って、ヒューズに印加されたヒュ
ーズ飛ばし電圧は、図２及び図４の場合のヒューズ飛ば
し電圧より大きく、飛んだヒューズの最終的な品質を向
上させる。トランジスタＴ８は、ヒューズを流れる電流
を制限する。これは、飛ばす間ノードＡ１の放電時間を
制御するのに使用される。実際、このノードの放電が急
速過ぎると、トランジスタＴ１及びＴ６は、導通になる
のに十分な時間がなく、Ｖccの電圧源から来る安定化電
流が到着する前にヒューズが冷たくなる恐れがある。
【図面の簡単な説明】
【図１】 本発明が特に適用できる酸化物ブレークダウ
ンヒューズの実施例を図示したものである。
【図２】 本発明によるヒューズ飛ばし回路を図示した
ものである。
【図３】 図２の回路に印加される電位のタイミングチ
ャートである。
【図４】 本発明によるヒューズ飛ばし回路の別の実施
例を図示したものである。
【図５】 既に飛んだヒューズの再飛ばしの場合の電位
のタイミングチャートである。
【図６】 図４の回路図の変形例を示すものである。
【図７】 図６に対応するタイミングチャートである。
【符号の説明】
Ａ、Ｂ 導体 Ｇ１、Ｇ２ ゲート Ｆ ヒューズ Ａ１、Ｂ１ ノード Ｃ、Ｃ’ コンデンサ Ｖcc 電源電圧 Ｖpp ヒューズ飛ばし電圧 Ｔ１〜Ｔ８ トランジスタ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 ヒューズと当該ヒューズを飛ばすための
    ヒューズ飛ばし回路とを備え、電源電圧Ｖccが給電され
    る集積回路であって、上記ヒューズ飛ばし回路は、上記
    電源電圧よりかなり高いヒューズ飛ばし電圧Ｖppを使用
    し、上記ヒューズ飛ばし回路は、上記ヒューズ飛ばし電
    圧Ｖppの印加後すぐにヒューズの端子に上記電源電圧Ｖ
    ccを印加する手段を備えることを特徴とする集積回路。
  2. 【請求項２】 上記ヒューズ飛ばし電圧Ｖppの電圧源
    は、上記電源電圧Ｖccからヒューズ飛ばし電圧Ｖppを生
    成する集積回路の内部電源であることを特徴とする請求
    項１に記載の集積回路。
  3. 【請求項３】 上記ヒューズ飛ばし電圧Ｖppの電圧源と
    上記ヒューズとの間に接続された第１のトランジスタ
    と、上記電源電圧Ｖccの電圧源と上記ヒューズとの間に
    接続された第２のトランジスタとを備えることを特徴と
    する請求項１または２に記載の集積回路。
  4. 【請求項４】 上記第１のトランジスタのゲートは、分
    離トランジスタを介してヒューズ飛ばし制御信号によっ
    て制御され、上記第２のトランジスタのゲートは、上記
    ヒューズ飛ばし制御信号によって制御されることを特徴
    とする請求項３に記載の集積回路。
  5. 【請求項５】 上記分離トランジスタのゲートは、電源
    電圧Ｖccによって制御されることを特徴とする請求項４
    に記載の集積回路。
  6. 【請求項６】 上記第１のトランジスタのドレインは、
    抵抗器として接続されたバイアストランジスタを介して
    そのゲートに接続されていることを特徴とする請求項４
    に記載の集積回路。
  7. 【請求項７】 上記ヒューズ飛ばし電圧Ｖppの電圧源と
    上記ヒューズとの間に接続された第１のトランジスタ
    と、上記電源電圧Ｖccの電圧源と上記ヒューズ飛ばし電
    圧Ｖppの電圧源との間に接続された第２のトランジスタ
    と、上記電源電圧Ｖccの電圧源と上記ヒューズ飛ばし電
    圧Ｖppの電圧源との間に接続された第３のトランジスタ
    とを備え、上記第２のトランジスタは、そのゲートがヒ
    ューズ飛ばし電圧によって制御されている分離トランジ
    スタを介してヒューズ飛ばし制御信号によって制御され
    ており、上記第３のトランジスタは、上記ヒューズ飛ば
    し制御信号によって直接制御されていることを特徴とす
    る請求項１または２に記載の集積回路。
  8. 【請求項８】 上記ヒューズは、絶縁体によって分離さ
    れた２つの導体を備えるヒューズであって、その絶縁体
    は、上記導体間に上記ヒューズ飛ばし電圧Ｖppを印加す
    ることによって該絶縁体中に生成した電界の影響によっ
    てブレークダウンすることができる程度に極めて薄いこ
    とを特徴とする請求項１〜７のいずれか１項に記載の集
    積回路。
  9. 【請求項９】 上記ヒューズの一方の端部とアースとの
    間に配置された電流を制限するトランジスタを備えるこ
    とを特徴とする請求項１〜８のいずれか１項に記載の集
    積回路。
  10. 【請求項１０】 一端が、上記ヒューズに接続されて、
    上記ヒューズ飛ばし電圧Ｖppを上記ヒューズに印加する
    間にヒューズ飛ばし電圧に充電されることができ、他端
    が、上記ヒューズ飛ばし電圧Ｖppがほぼその公称値に達
    した時に開始する電圧方形波信号によって構成されるＢ
    ＯＯＳＴ信号を受けるブートスラップ構造を備えること
    を特徴とする請求項１〜９のいずれか１項に記載の集積
    回路。
  11. 【請求項１１】 ヒューズが集積回路の通常の電源電圧
    Ｖccより高いヒューズ飛ばし電圧Ｖppの電圧源に接続さ
    れるとすぐに、かなり低い電位を有するが、上記ヒュー
    ズ飛ばし電圧の電圧源がそのまま続けて供給することが
    できる電流の強さより強さが大きい十分な電流を与える
    ことができる電圧電源に上記ヒューズを接続することを
    特徴とする、集積回路内のヒューズを飛ばす方法。
  12. 【請求項１２】 上記電圧電源は、数10ミリ秒間、数ミ
    リアンペアの電流を与えることを特徴とする請求項11に
    記載の方法。
  13. 【請求項１３】 ２つの導体間の極めて薄い絶縁体によ
    って構成されたヒューズを飛ばし、この絶縁体層を抵抗
    層に変えること特徴とする請求項11または12に記載の方
    法。
JP31264793A 1992-11-18 1993-11-18 集積回路内のヒューズを飛ばす方法及び回路 Expired - Fee Related JP2641151B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9213831 1992-11-18
FR9213831A FR2698222B1 (fr) 1992-11-18 1992-11-18 Procédé et circuit de claquage de fusible dans un circuit intégré.

Publications (2)

Publication Number Publication Date
JPH077080A true JPH077080A (ja) 1995-01-10
JP2641151B2 JP2641151B2 (ja) 1997-08-13

Family

ID=9435635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31264793A Expired - Fee Related JP2641151B2 (ja) 1992-11-18 1993-11-18 集積回路内のヒューズを飛ばす方法及び回路

Country Status (6)

Country Link
US (1) US5448187A (ja)
EP (1) EP0598654B1 (ja)
JP (1) JP2641151B2 (ja)
DE (1) DE69301225T2 (ja)
ES (1) ES2086909T3 (ja)
FR (1) FR2698222B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196079A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 不揮発性半導体記憶装置
JP2014103205A (ja) * 2012-11-19 2014-06-05 Fujitsu Semiconductor Ltd 半導体装置およびヒューズ切断方法
JP2020155193A (ja) * 2019-03-22 2020-09-24 タワー パートナーズ セミコンダクター株式会社 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583819A (en) * 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
US5680360A (en) * 1995-06-06 1997-10-21 Integrated Device Technology, Inc. Circuits for improving the reliablity of antifuses in integrated circuits
US5677888A (en) * 1995-06-06 1997-10-14 Integrated Device Technology, Inc. Redundancy circuit for programmable integrated circuits
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
US5631862A (en) * 1996-03-05 1997-05-20 Micron Technology, Inc. Self current limiting antifuse circuit
US5712577A (en) * 1996-04-18 1998-01-27 Electronics And Telecommunications Research Institute Anti-fuse programming circuit for user programmable integrated
US5668751A (en) * 1996-08-01 1997-09-16 Micron Technology, Inc. Antifuse programming method and apparatus
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5742555A (en) * 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US5838625A (en) * 1996-10-29 1998-11-17 Micron Technology, Inc. Anti-fuse programming path
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
JP3670449B2 (ja) * 1997-07-09 2005-07-13 株式会社東芝 半導体装置
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
KR100321169B1 (ko) * 1998-06-30 2002-05-13 박종섭 앤티퓨즈의프로그래밍회로
US6836000B1 (en) 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6327178B1 (en) 2000-07-18 2001-12-04 Micron Technology, Inc. Programmable circuit and its method of operation
DE10063686A1 (de) * 2000-12-20 2002-07-18 Infineon Technologies Ag Schaltungsanordnung zur Pegelerhöhung, insbesondere zum Ansteuern einer programmierbaren Verbindung
US6420925B1 (en) * 2001-01-09 2002-07-16 International Business Machines Corporation Programmable latch device with integrated programmable element
CA2437888A1 (en) 2001-02-12 2002-08-22 Matrics, Inc. Radio frequency identification architecture
KR100528480B1 (ko) * 2003-12-09 2005-11-15 삼성전자주식회사 반도체장치의 전기적 퓨즈 회로
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
JP2009277291A (ja) * 2008-05-14 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置
US8310367B1 (en) 2009-05-18 2012-11-13 Empire Technology Development Llc Methods of implanting electronics in objects and objects with implanted electronics
US8050129B2 (en) * 2009-06-25 2011-11-01 Mediatek Inc. E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232565A2 (en) * 1985-12-23 1987-08-19 Koninklijke Philips Electronics N.V. Field-programmable device with buffer between programmable circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122547A (en) * 1977-08-09 1978-10-24 Harris Corporation Complementary FET drivers for programmable memories
FR2608826B1 (fr) * 1986-12-19 1989-03-17 Eurotechnique Sa Circuit integre comportant des elements d'aiguillage vers des elements de redondance dans une memoire
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
JPH0793022B2 (ja) * 1988-12-24 1995-10-09 株式会社東芝 半導体メモリ集積回路
FR2655761B1 (fr) * 1989-12-07 1992-12-31 Sgs Thomson Microelectronics Circuit de generation de tension de programmation pour memoire programmable.
FR2655762B1 (fr) * 1989-12-07 1992-01-17 Sgs Thomson Microelectronics Fusible mos a claquage d'oxyde tunnel programmable.
US5146307A (en) * 1989-12-27 1992-09-08 Texas Instruments Incorporated Fuse having a dielectric layer between sloped insulator sidewalls
US5126282A (en) * 1990-05-16 1992-06-30 Actel Corporation Methods of reducing anti-fuse resistance during programming
US5194759A (en) * 1990-05-18 1993-03-16 Actel Corporation Methods for preventing disturbance of antifuses during programming
FR2672434A1 (fr) * 1991-01-31 1992-08-07 Gemplus Card Int Fusible mos a claquage d'oxyde.
FR2674060B1 (fr) * 1991-03-14 1993-05-28 Gemplus Card Int Procede de programmation pour memoire integree, notamment pour carte a memoire.
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
US5301159A (en) * 1993-02-05 1994-04-05 Micron Technology, Inc. Anti-fuse circuit and method wherein the read operation and programming operation are reversed

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232565A2 (en) * 1985-12-23 1987-08-19 Koninklijke Philips Electronics N.V. Field-programmable device with buffer between programmable circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196079A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 不揮発性半導体記憶装置
JP2014103205A (ja) * 2012-11-19 2014-06-05 Fujitsu Semiconductor Ltd 半導体装置およびヒューズ切断方法
JP2020155193A (ja) * 2019-03-22 2020-09-24 タワー パートナーズ セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
DE69301225T2 (de) 1996-09-05
FR2698222A1 (fr) 1994-05-20
ES2086909T3 (es) 1996-07-01
US5448187A (en) 1995-09-05
JP2641151B2 (ja) 1997-08-13
FR2698222B1 (fr) 1994-12-16
EP0598654B1 (fr) 1996-01-03
EP0598654A1 (fr) 1994-05-25
DE69301225D1 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
JP2641151B2 (ja) 集積回路内のヒューズを飛ばす方法及び回路
US5896041A (en) Method and apparatus for programming anti-fuses using internally generated programming voltage
US6240033B1 (en) Antifuse circuitry for post-package DRAM repair
US5442589A (en) Fuse circuitry having physical fuse and non-volatile memory cell coupled to a detector
US7511982B2 (en) High speed OTP sensing scheme
US5299152A (en) Anti-fuse memory device with switched capacitor setting method
JP3881020B2 (ja) プログラム可能論理回路用のプログラム可能不揮発性両方向スイッチ
US6865130B2 (en) ROM embedded DRAM with bias sensing
US20020027822A1 (en) One-time programmable memory cell in cmos technology
US7977765B2 (en) Antifuse circuit with well bias transistor
JP2515269B2 (ja) 酸化物ブレ―クダウンｍｏｓヒュ―ズ及びそのメモリカ―ドへの利用
JPH0143400B2 (ja)
US7606058B2 (en) Autonomous antifuse cell
KR19990013658A (ko) 제어 게이트 전극과 부유 게이트 전극 사이에 단락된 부유게이트형 기준 셀을 구비한 반도체 불휘발성 메모리 장치
US5844298A (en) Method and apparatus for programming anti-fuses
US6172930B1 (en) Semiconductor integrated circuit device, method of investigating cause of failure occurring in semiconductor integrated circuit device and method of verifying operation of semiconductor integrated circuit device
US11785766B2 (en) E-fuse
US8299845B2 (en) Semiconductor device
JPS63237288A (ja) メモリ装置
JPH0682811B2 (ja) 集積回路高電圧分配方法及び装置
US5886940A (en) Self-protected circuit for non-selected programmable elements during programming
JP2001067893A (ja) 電気フューズ素子を備えた半導体集積回路装置
KR100495461B1 (ko) 내부발생프로그래밍전압을이용해서안티-퓨즈를프로그래밍하기위한방법및장치
JP2003347435A (ja) 半導体装置
US10923191B2 (en) 3D SRAM/ROM with several superimposed layers and reconfigurable by transistor rear biasing

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees