JP2012174283A - 書き込み制御回路及び半導体装置 - Google Patents
書き込み制御回路及び半導体装置 Download PDFInfo
- Publication number
- JP2012174283A JP2012174283A JP2011031810A JP2011031810A JP2012174283A JP 2012174283 A JP2012174283 A JP 2012174283A JP 2011031810 A JP2011031810 A JP 2011031810A JP 2011031810 A JP2011031810 A JP 2011031810A JP 2012174283 A JP2012174283 A JP 2012174283A
- Authority
- JP
- Japan
- Prior art keywords
- write
- voltage
- signal
- write control
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】電圧検出部12は、電気的に1回限りの書き込みが行われる記憶素子(電気ヒューズ素子2)へ供給される書き込み電圧を検出し、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部11に、書き込み信号に係わらず電気ヒューズ素子2への書き込みを停止させることで、書き込み電圧に異常が発生し、過電圧になることによる誤書き込みを抑制できる。
【選択図】図1
Description
従来、書き込み対象のヒューズが切断されると書き込み線の電圧が上昇し、他のヒューズも切断されて誤書き込みが発生することを防止するために、書き込み線の電圧を一定電圧以上にならないようにクランプする技術があった。
なお、以下では電気的に書き込みを行うOTP素子の例として電気ヒューズ素子を用いた例を示すが、これに限定されず、たとえば、トランジスタのゲート酸化膜に高電圧を印加して電気的に破壊することで書き込み状態となるOTP素子などを用いてもよい。
図1は、第1の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
半導体装置1は、電気ヒューズ素子2、書き込みトランジスタ3、書き込み制御回路10を有している。また、書き込み制御回路10は、書き込み制御部11、電圧検出部12を有している。
以上のような書き込み制御回路10により、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ3をオフ状態に維持しておくことができ、誤書き込みを防止できる。
(第2の実施の形態)
図2は、第2の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
第2の実施の形態の半導体装置1aにおいて、書き込み制御回路10aは、書き込み制御部11a、電圧検出部12aを有している。
インバータ回路111は、NAND回路112の出力信号の信号レベルを反転させて、書き込みトランジスタ3の制御信号として出力する。
電圧検出部12aは、端子P1と接地端子P2間に直列に複数接続されたダイオードの数と、ダイオードの順方向電圧により前述の閾値電圧を設定する。図2に示す例では、電圧検出部12aは、トランジスタ121とダイオード122,123,124,125と抵抗126,127を有している。
抵抗127は、一方の端子をノードN1に接続し、他方の端子を接地端子P2に接続している。抵抗127は、ダイオード122〜125がオフ状態のときに、ノードN1の電位を、フローティング状態にならないよう、接地電位に落とすために設けられている。また、抵抗127は、たとえば、ダイオード125のオン抵抗に対して、十分大きい(たとえば、約100倍程度)のものが用いられる。
端子P1に書き込み電圧が印加された場合、たとえば、各ダイオード122〜125の順方向電圧Vfが0.8Vとすると、書き込み電圧が約3.2V以上でない場合、ダイオード122〜125はオフ状態であり電流がほとんど流れない。そのため、ノードN1の電位はLレベルとなる。このときトランジスタ121はオフ状態であるので、トランジスタ121のドレインから取り出される電圧検出部12aの出力信号はHレベルとなる。
横軸は時間、縦軸は電圧を示している。上から、異常検出電圧(前述の閾値電圧)、書き込み電圧、電圧検出部12aの出力信号、ノードN1の電位、書き込み信号、書き込みトランジスタ3のゲート電圧を示している。
横軸は時間、縦軸は電圧を示している。
書き込み電圧が異常検出電圧より小さくなると(図4のタイミングt4)、ダイオード122〜125がオフ状態となり、ノードN1の電位は0Vに下がる。これにより、トランジスタ121はオフ状態となり、電圧検出部12aの出力信号はHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
なお、図2に示した例では、4つのダイオード122〜125を設けた場合について説明したが、ダイオードの数は、設定する閾値電圧やダイオードの順方向電圧Vfに応じて適宜変更可能である。
図5は、第3の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
図2に示した第2の実施の形態の半導体装置1aと同様の要素については、同一符号を付し説明を省略する。
電圧検出部12bは、閾値電圧発生回路128、比較回路129を有している。
このような書き込み制御回路10bにおいて、書き込み電圧が閾値電圧よりも小さい場合には、電圧検出部12bの出力信号は、図3に示した第2の実施の形態の半導体装置1aの動作波形と同様に、Hレベルとなる。そして、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
図6は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
書き込み電圧が異常検出電圧(閾値電圧)以上になると(図6のタイミングt5)、比較回路129の出力、すなわち電圧検出部12bの出力信号がLレベルとなる。
書き込み電圧が異常検出電圧より小さくなると(図6のタイミングt6)、比較回路129の出力、すなわち電圧検出部12bの出力信号がHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
以上、実施の形態に基づき、本発明の書き込み制御回路及び半導体装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
また、書き込みトランジスタ3や、トランジスタ121はpチャネル型MOSFETとしてもよい。その場合は、適宜回路構成が変更される。また、MOSFETの代わりに、バイポーラトランジスタを用いてもよい。
2 電気ヒューズ素子
3 書き込みトランジスタ
10 書き込み制御回路
11 書き込み制御部
12 電圧検出部
P1,P3 端子
P2 接地端子
Claims (6)
- 書き込み信号に応じて、電気的に1回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、
前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする書き込み制御回路。 - 前記書き込み制御部は、前記書き込み電圧が前記閾値電圧以上となると、前記電圧検出部から出力される信号によって、前記書き込み信号を無効にする論理回路を有していることを特徴とする請求項1記載の書き込み制御回路。
- 前記電圧検出部は、接地端子と前記書き込み電圧が印加される端子間に直列に複数接続されたダイオードを有し、前記ダイオードの数と、順方向電圧により前記閾値電圧が設定されていることを特徴とする請求項1または2記載の書き込み制御回路。
- 前記電圧検出部は、前記接地端子と前記書き込み電圧が印加される端子間に接続され、制御端子を複数の前記ダイオード間に接続し、一方の入出力端子から前記書き込み信号を無効にする信号を前記書き込み制御部に出力するトランジスタを有することを特徴とする請求項3記載の書き込み制御回路。
- 前記電圧検出部は、前記閾値電圧を発生する閾値電圧発生回路と、前記書き込み電圧と前記閾値電圧とを比較して前記書き込み電圧が前記閾値電圧以上になると、前記書き込み電圧を無効にする信号を前記書き込み制御部に出力する比較回路と、を有することを特徴とする請求項1または2記載の書き込み制御回路。
- 電気的に1回限りの書き込みが行われる記憶素子と、
前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、
書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、
前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031810A JP5668519B2 (ja) | 2011-02-17 | 2011-02-17 | 書き込み制御回路及び半導体装置 |
US13/316,520 US8514638B2 (en) | 2011-02-17 | 2011-12-11 | Write control circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031810A JP5668519B2 (ja) | 2011-02-17 | 2011-02-17 | 書き込み制御回路及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012174283A true JP2012174283A (ja) | 2012-09-10 |
JP5668519B2 JP5668519B2 (ja) | 2015-02-12 |
Family
ID=46977063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011031810A Expired - Fee Related JP5668519B2 (ja) | 2011-02-17 | 2011-02-17 | 書き込み制御回路及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668519B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211087A (ja) * | 1994-01-17 | 1995-08-11 | Nippondenso Co Ltd | 車載用電子制御装置 |
JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2011
- 2011-02-17 JP JP2011031810A patent/JP5668519B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211087A (ja) * | 1994-01-17 | 1995-08-11 | Nippondenso Co Ltd | 車載用電子制御装置 |
JP2006196079A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5668519B2 (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6503395B2 (ja) | 静電放電回路 | |
US8050129B2 (en) | E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit | |
JP2016100525A (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN108206036B (zh) | 具有单粒子锁定防止电路的存储器 | |
US10074643B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
JP2010147979A (ja) | 半導体装置およびパワーオンリセット回路の調整方法 | |
US9036445B1 (en) | Semiconductor devices | |
JP2007116045A (ja) | 半導体装置 | |
US8514638B2 (en) | Write control circuit and semiconductor device | |
US8193851B2 (en) | Fuse circuit of semiconductor device and method for monitoring fuse state thereof | |
US9019793B1 (en) | Semiconductor devices | |
JP2018037783A (ja) | 集積回路および電子機器 | |
US8154942B1 (en) | Integrated circuits with fuse programming and sensing circuitry | |
TWI716939B (zh) | 操作電路 | |
JP5668519B2 (ja) | 書き込み制御回路及び半導体装置 | |
US9697895B1 (en) | Integrated circuit | |
US7969212B2 (en) | Circuit for generating power-up signal of semiconductor memory apparatus | |
JP2017028073A (ja) | 集積回路 | |
CN110010166B (zh) | 半导体装置 | |
JP2014022560A (ja) | 保護素子、半導体装置及び電子機器 | |
KR20140002915A (ko) | 전원 회로 | |
US20090052102A1 (en) | Semiconductor device | |
KR102509586B1 (ko) | 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법 | |
KR101201606B1 (ko) | 반도체 장치의 고전압 스위치 회로 | |
US8649237B2 (en) | Power-up signal generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |