KR100743190B1 - 저융점 무연 솔더 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 저융점 무연 솔더 및 그의 제조 방법에 관한 것으로서, 이 저융점 무연 솔더는 무연 기재 및 상기 무연 기재의 표면에 형성된 저융점 합금 도금층을 포함한다.

본 발명의 무연 솔더는 표면에 융점이 낮은 저융점 합금 도금층이 형성되어 있어 이를 사용하여 패키지를 제조시 종래 유연 솔더를 사용한 경우와 유사한 낮은 온도에서 솔더링 공정을 실시할 수 있으므로 유연 솔더링 작업공정을 그대로 사용할 수 있어 경제적일 뿐만 아니라 접합부의 열응력 저감, 고온산화 등의 문제를 해결할 수 있고, 접합부 신뢰성을 향상시킬 수 있다.

무연솔더,저융점,도금,회로패키지

Description

저융점 무연 솔더 및 그의 제조 방법{LEAD-FREE SOLDER WITH LOW BOILING POINT AND METHOD OF PRODUCING SAME}

도 1은 본 발명에 따른 저융점 솔더링 과정을 나타내는 도면.

도 2a 및 도 2b는 각각 본 발명의 실시예 1 및 2에 따라 제조된 무연 솔더의 SEM 사진.

도 3a, 도 3b 및 도 3c는 각각 본 발명의 실시예 3 내지 5에 따라 제조된 무연 솔더의 측면 SEM 사진.

[산업상 이용 분야]

본 발명은 저융점 무연 솔더 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 저온 솔더링이 가능하여 경제적인 저융점 무연 솔더 및 그의 제조 방법에 관한 것이다.

[종래 기술]

최근 들어 혼성 집적 회로의 설계 및 조립 기술이 발전함에 따라 고기능화가 이루어지면서, 혼성 집적 회로의 패키지도 SIP(Single In-line Package)에서 DIP(Dual In-line Package), QFP(Quad Flat Package) 형태로 발전하였으며, 입/출력 단자의 간격도 100밀(1밀 1/1000인치), 75밀, 50밀로 더욱더 집전도가 높아지고 있다.

또한 입/출력 단자수가 수백개이며 표면 실장이 가능한 소자가 요구되어 리드없는 볼 그리드 어레이(Ball Grid Array: BGA) 반도체 패키지가 최근들어 혼성 집적 회로 패키지로서 개발되고 있는 추세이다.

이러한 BGA 패키지는 볼의 종류에 따라 금, 은 BGA 및 솔더 BGA로 나누어지며, 경제적으로 저렴한 솔더 볼 형태의 BGA 패키지가 혼성 집적 회로 패키지로 많이 적용되고 있다. 상기 솔더 볼은 납과 주석이 주성분이며, PCB(Printed Circuit Board)의 하면에 형성되어 패키지 내부의 회로와 패키지 외부의 회로를 연결시켜주는 기능을 갖는다.

그러나 이러한 솔더볼은 패키지 제조 공정 중 공기와 접촉함에 따라 산화 및 부식되고 또한 솔더볼 상호간의 마찰 및 충격으로 변형되거나 변색됨으로서 패키지 제조시 불량 또는 전기적인 접촉저항으로 인한 오동작을 발생시키는 등의 여러 가지 문제점을 안고 있다.

이러한 문제점을 해결하기 위하여 국내특허공개 제2001-18636호에서는 납과 주석으로 구성된 구에 주석, 구리-주석, 은-주석, 은-구리 등을 코팅하여 산화 및 부식을 방지할 수 있는 솔더볼 및 그의 제조 방법에 관한 내용이 기술되어 있다.

그러나 이 방법으로는 산화 및 부식 문제를 충분히 해결할 수 없고 또한, 최근에는 이러한 납을 포함하는 솔더볼을 사용하는 경우 환경 오염을 야기하는 문제 가 있어 무연(Lead-free) 솔더볼에 관한 연구가 이루어지고 있다. 그러나 이러한 무연 솔더볼은 융점이 높아 무연 솔더볼을 PCB의 하면에 형성시킬 때 고온 공정을 실시해야하는 문제가 있다.

본 발명의 목적은 상기와 같은 종래의 문제점을 해소하고 저융점 무연 솔더를 제공하는 것이다.

본 발명의 다른 목적은 상기 무연 솔더의 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 무연 기재 및 이 기재의 표면에 형성된 저융점 합금 도금층을 포함하는 저융점 무연 솔더를 제공한다.

본 발명은 또한, 무연 기재에 저융점 합금을 포함하는 도금액으로 도금하는 공정을 포함하는 저융점 무연 솔더의 제조 방법을 제공한다.

이하 본 발명을 더욱 상세하게 설명한다.

본 발명은 융점이 낮은 무연 솔더에 관한 것으로서, 본 발명의 무연 솔더는 무연 기재 및 이 기재의 표면에 형성된 저융점 합금 도금층을 포함한다.

상기 무연 기재는 Sn를 포함하고, Ag, Bi, In 및 Cu로 이루어진 군에서 선택되는 금속을 1종 혹은 2종 이상 복합으로 포함한다. 이들 성분 사이의 비율은 적절하게 혼합되면 되며, 이는 당해 분야에 종사하는 사람들에게는 쉽게 이해될 수 있다.

상기 저융점 합금 도금층은 융점이 200℃ 이하의 융점을 갖는 합금을 포함하 는 것이 바람직하며, 120 내지 200℃의 융점을 갖는 합금을 포함하는 것이 더욱 바람직하다. 바람직한 합금 조성은 주석, 비스무스 및 아연으로 이루어진 군에서 선택되는 2종 이상의 금속을 포함하는 것이다. 가장 바람직하게는 융점이 138℃인 주석-비스무스 합금 또는 융점이 199℃인 주석-아연 합금을 포함하는 것이 가장 바람직하다. 이러한 합금 도금층을 구성하는 성분의 융점이 낮으므로, 솔더를 패키지 제조 과정에 적용시 표면층의 저융점 코팅층이 1차 용융되고 확산에 의하여 내부가 균일한 조성으로 형성됨에 따라, 전체 용융 온도가 저하되고 따라서 열팽창 수축력이 작아지므로 열응력을 최소화 할 수 있고 또한 무연 솔더의 성능은 그대로 유지할 수 있으므로, 종래 납-주석 솔더를 사용하는 저온 솔더링 작업이 가능한 작업 설비 및 공정을 그대로 이용할 수 있어 경제적인 장점이 있다.

상기 저융점 합금 도금층의 두께는 8 내지 25 ㎛인 것이 바람직하다.

본 발명의 상기 기재는 볼 타입의 구형 또는 판상 등 어떠한 형상도 가능하다.

본 발명의 무연 솔더는 무연 기재에 저융점 합금을 포함하는 도금액을 도금하여 제조될 수 있다.

상기 도금 공정은 전해 또는 무전해 도금으로 실시할 수 있다.

상기 전해 도금 공정은 1 내지 10 A/dm²의 전류 밀도 및 20 내지 80℃의 온도 조건 하에서, 3 내지 20분 동안 실시하는 것이 바람직하다. 상기 전해 도금 공정을 상기 전류 밀도, 온도 및 시간 범위 미만인 너무 낮은 영역에서는 도금이 되 지 않으며, 전류 밀도, 온도 및 시간 범위를 초과하는, 너무 높은 영역에서는 도금층을 원하는 두께로 제어하기 곤란할 뿐 아니라 도금액의 조성을 일정하게 관리하기 곤란하기 때문에 바람직하지 않다. 상기 전해 도금 공정에서 사용되는 도금액은 Sn, Bi 및 Zn을 2종 이상 포함하는 도금액을 사용할 수 있으며, 이때 용매로는 메탄설포네이트 계열 유기 용매를 사용할 수 있으나 이에 한정되는 것은 아니다.

또한, 상기 무전해 도금 공정은 Sn, Bi 등의 무전해 도금액을 사용하여 20 내지 80℃의 조건 하에서 실시하는 것이 바람직하다. 상기 무전해 도금액에서 용매로는 벤즈이미다졸 등과 같은 유기 용매를 사용할 수 있다. 상기 무전해 도금 공정을 20℃ 보다 낮은 온도에서 실시하면, 도금속도가 너무 늦거나 도금이 되지 않으며 80℃ 보다 고온에서 실시하면 도금층 두께의 제어가 곤란할뿐만 아니라 증발에 의한 도금액 조성 변화로 균일한 도금이 곤란하기 때문에 바람직하지 않다.

이와 같이, 본 발명은 도금온도, 도금용액, 전류밀도 및 도금시간 등을 제어함으로서 무연 솔더의 표면에 원하는 조성과 두께로 균일한 저융점 도금층을 형성시킬 수 있고 또한 기재의 크기나 두께에 따라 저융점 도금층의 두께를 요구 특성에 따라 제어할 수 있고, 접합부 특성을 충분히 확보할 수 있도록 도금층을 제어할 수 있다.

아울러, 무연 솔더가 가지고 있는 단점인 고온에서 작업을 대체하여 종래 무연 솔더링 작업보다 30 내지 40℃ 정도 이상 낮은 온도, 즉 유연 솔더로 작업하고 있는 수준인 저온(200℃ 이하)에서 솔더링이 가능하므로, 종래 적용하던 장비를 그대로 적용할 수 있어 경제적이고 또한, 저온에서 작업을 수행함으로서 접합부 열응 력을 최소화하여 접합부 신뢰성을 크게 향상시킬 수 있고, 고온 산화 문제 등도 해결할 수 있다.

본 발명의 무연 솔더가 용융되는 과정을 도 1에 나타내었다. 도 1의 (가)는 용융 초기 상태로서 기재(30) 및 저융점 합금 도금층(32)이 계면(31)을 두고 구성된다. 도 1의 (나)는 용융 공정이 진행되면서, 도금층(32)이 확산되는 과정을 나타낸 것으로서, 도금층이 용융되면서 고상과 액상의 혼합층(34)이 형성되고, 이에 따라 기재(30) 및 저융점 합금 도금층(32)의 계면(31)에서 상기 도금층(32)과 상기 기재(30)가 서로 반응하여 반응층(33)을 형성하면서, 도금층의 성분이 점차 기재(30)로 확산되어 그 농도가 변화된다(35).

용융 공정이 점차 진행되어 최종적으로는 도 1의 (다)에 나타낸 것과 같이, 전체가 균질화될 수 있다. 이에 따라 무연 솔더가 가지고 있는 강도, 융점 등의 물성을 그대로 유지할 수 있다.

이하 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 의해 한정되는 것은 아니다.

(실시예 1)

판상의 Sn-Ag 조성을 갖는 기재에 주석-비스무스 합금 도금액으로 2A/dm², 40℃, 10분 조건 하에서 전해 도금하여 무연 솔더판을 제조하였다.

(실시예 2)

볼 타입의 Sn-Ag 조성을 갖는 기재에 주석-비스무스 합금 도금액으로 40℃, 4A/dm², 10분 조건 하에서 전해 도금하여 무연 솔더볼을 제조하였다.

(실시예 3)

볼 타입의 Sn-Ag 조성을 갖는 기재에 주석-비스무스 합금 도금액으로 전류 밀도 2A/dm²에서 5분 동안 전해 도금을 실시하여 주석-비스무스 합금 도금층이 형성된 무연 솔더볼을 제조하였다.

(실시예 4)

전해 도금을 10분간 실시한 것을 제외하고는 상기 실시예 3과 동일하게 실시하였다.

(실시예 5)

전해 도금을 20분간 실시한 것을 제외하고는 상기 실시예 3과 동일하게 실시하였다.

상기 실시예 1 및 2에 따라 제조된 무연 솔더볼의 SEM 사진을 도 2A 및 도 2B에 각각 나타내었다. 도 2A 및 도 2B에서 40a 및 40b는 무연 기재를 나타내고, 41a 및 41b는 합금 도금층을 나타내는 것으로서, 기재의 형태에 관계없이 균일한 도금층을 형성할 수 있음을 알 수 있다.

또한, 상기 실시예 3 내지 5에 따라 제조된 무연 솔더볼의 측면 SEM 사진을 도 3a, 도 3b 및 도 3c에 각각 나타내었다. 도 3a 내지 도 3c에서, 50a, 50b 및 50c는 무연 기재를 나타내고, 51a, 51b 및 51c는 합금 도금층을 나타내는 것이다. 도 3a 내지 도 3c에 나타낸 것과 같이, 도금층의 두께를 8 내지 25㎛까지 다양하게 변화시킬 수 있음을 알 수 있다.

상술한 바와 같이, 본 발명의 무연 솔더는 표면에 융점이 낮은 저융점 합금 도금층이 형성되어 있어 이를 사용하여 패키지를 제조시 종래 유연 솔더를 사용한 경우와 유사한 낮은 온도에서 솔더링 공정을 실시할 수 있으므로 유연 솔더링 작업공정을 그대로 사용할 수 있어 경제적일 뿐만 아니라 접합부의 열응력 저감, 고온산화 등의 문제를 해결할 수 있고, 접합부 신뢰성을 향상시킬 수 있다.

Claims (10)

1. Sn-Ag 무연 기재;

   상기 무연 기재의 표면에 8 내지 25㎛ 두께로 형성되고, Sn-Bi 저융점 합금 도금층

   을 포함하는 반도체 패키지용 저융점 무연 솔더.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. Sn-Ag 무연 기재를 Sn-Bi 저융점 합금을 포함하는 도금액으로 도금하여, Sn-Ag 무연 기재 표면에 8 내지 25㎛ 두께의 Sn-Bi 저융점 합금 도금층을 형성하는 공정을 포함하며,

   상기 도금하는 공정은 1 내지 10 A/dm²의 전류 밀도 및 20 내지 80℃의 온도의 조건 하에서, 3 내지 20분 동안 전해 도금을 실시하거나 또는 20 내지 80의 조건 하에서 무전해 도금하는 공정을 실시하는 것인

   반도체 패키지용 저융점 무연 솔더의 제조 방법
8. 삭제
9. 삭제
10. 삭제

Images