KR20140036533A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140036533A
KR20140036533A KR1020120102738A KR20120102738A KR20140036533A KR 20140036533 A KR20140036533 A KR 20140036533A KR 1020120102738 A KR1020120102738 A KR 1020120102738A KR 20120102738 A KR20120102738 A KR 20120102738A KR 20140036533 A KR20140036533 A KR 20140036533A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
metal
base substrate
insulating layer
Prior art date
Application number
KR1020120102738A
Other languages
English (en)
Inventor
최진원
유연호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120102738A priority Critical patent/KR20140036533A/ko
Priority to US14/022,821 priority patent/US20140076611A1/en
Priority to JP2013189066A priority patent/JP2014060398A/ja
Publication of KR20140036533A publication Critical patent/KR20140036533A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 베이스기판을 준비하는 단계와, 관통홀이 형성된 마스크를 상기 베이스기판의 일면에 배치하는 단계와, 상기 마스크의 관통홀에 메탈코어볼을 삽입하여 리플로우(Reflow)하고, 마스크를 제거하는 단계 및 상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계를 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 자세하게는 균일한 크기의 비아를 형성하여 비아의 신뢰성을 높일 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 디바이스의 고속화에 따른 플립칩(Flip Chip) 적용이 점차 증가하고 있다. 특히, 대용량의 데이터를 고속으로 연산하는 CPU 및 그래픽용 연산 장치의 경우와 같이 반도체 칩의 탑재 접속 방식은 와이어를 이용한 와이어 본딩(wire-bonding) 방식에서 솔더로 연결하여 접속 저항을 개선시킨 플립칩 본딩(flip chip-bonding) 방식으로 변화되고 있다.
이에 따라, 반도체 칩을 탑재 접속하는 인쇄회로기판도 고신뢰성 및 고밀도성이 요구되고 있으며, 디바이스가 소형화, 박판화, 고밀도화, 패키지(package)화되는 추세에 따라 인쇄회로기판에서도 회로층이 복수로 형성되는 다층화, 회로패턴이 미세화되는 미세패턴화, 소형화 및 패키지화가 동시에 진행되고 있다.
이와 같은, 인쇄회로기판에는 절연기판의 한쪽 면에만 회로패턴을 형성한 단면 인쇄회로기판, 양쪽 면에 회로패턴을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board : MLB)가 있다.
상기와 같은 구조의 다층 인쇄회로기판에서 각 층의 미세한 회로패턴은 층간 연결 지점에서 층간 도통 비아가 형성된다. 이때, 상기 비아를 통한 상층 및 하층의 회로패턴 사이의 원활한 전기적인 연결을 위하여 비아 형성시 비아와 회로패턴 사이의 정합력이 뛰어나야 하며, 비아와 절연층 간의 신뢰성이 우수해야 한다.
종래기술에 따르면 층간 도통을 위한 비아를 형성하기 위하여 내층 회로를 형성하고 절연재를 적층한 후에 드릴을 이용하여 비아홀을 형성하였다. 그리고, 드릴로 형성한 비아홀의 바닥에 잔존하는 절연재를 제거하여 비아 신뢰성을 향상시키기 위한 디스미어 처리를 하였다. 여기에, 노광, 현상, 도금, 박리, 플래시 에칭(flash etching) 공정을 거쳐 외층 회로를 형성한다.
종래기술과 같은 드릴을 이용한 공정을 수행하여 제품을 생산하는 경우에 드릴의 정합도가 떨어져 편심 발생에 의한 불량이 발생하는 경우가 많으며, 비아 안쪽을 모두 도금으로 채워야 하기에 공정 속도가 매우 느리고, 비아 형성을 위한 설비가 차지하는 공간이 매우 넓기 때문에 비용소모가 매우 높다는 단점이 있다. 더불어, 외층 도금 중에 절연재와 비아홀 간의 도금이 완벽하게 되지 않아서 생기는 미세한 보이드(void)로 인해 신뢰성 평가 중에 홀터짐 등의 불량이 발생하기도 한다.
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 층간 정합도를 높일 수 있으며, 동일한 크기의 비아를 형성하여 신뢰성을 향상시킬 수 있고, 생산효율을 증대시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판의 제조방법은 베이스기판을 준비하는 단계와, 관통홀이 형성된 마스크를 상기 베이스기판의 일면에 배치하는 단계와, 상기 마스크의 관통홀에 메탈코어볼을 삽입하여 리플로우(Reflow)하고, 마스크를 제거하는 단계 및 상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계를 포함한다.
또한, 상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계 이후에, 상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계를 더 포함할 수 있다.
이때, 상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계에서, 상기 메탈코어볼의 일단이 평면을 이루도록 디스미어 처리될 수 있다.
아울러, 상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계 이후에, 상기 절연층의 일면에 회로층을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계에서는 상기 절연층은 메탈코어볼의 일단이 드러나도록 형성될 수 있다.
이때, 상기 메탈코어볼은 구 형상으로 형성된 메탈볼과, 상기 메탈볼을 감싸도록 형성된 솔더부를 포함할 수 있다.
또한, 상기 메탈볼은 금속이나 수지재의 표면에 금속이 도금 또는 코팅된 것으로 형성될 수 있다.
아울러, 상기 금속은 구리(Cu) 또는 스틸(Steel)로 형성될 수 있다.
그리고 상기 마스크의 관통홀에 메탈코어볼을 삽입하여 리플로우(Reflow)하고, 마스크를 제거하는 단계에서는 상기 메탈코어볼의 솔더부가 용융되어 회로패턴과 접속될 수 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은 회로패턴이 형성되는 베이스기판과, 상기 베이스기판의 회로패턴 상에 형성되는 메탈코어볼 및 상기 메탈코어볼의 일단이 드러나도록 라미네이션되는 절연층을 포함한다.
또한, 상기 절연층의 일면에 형성되는 회로층을 더 포함할 수 있다.
여기서, 상기 메탈코어볼은 구 형상의 메탈볼 및 상기 메탈볼과 회로패턴 사이에 형성되어 메탈볼을 회로패턴에 접속시키는 솔더부를 포함할 수 있다.
이때, 상기 메탈코어볼은 일단이 평면을 이루도록 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 인쇄회로기판 및 그 제조방법은 비아 형성시 드릴 공정 대신 회로패턴에 비아 역할을 하는 메탈코어볼을 형성함으로써, 비아의 정합도를 높일 수 있는 효과가 있으며, 도금 공정이 필요하지 않으므로, 제조 시간을 단축할 수 있고, 제조 비용을 절감할 수 있는 효과가 있다. 아울러, 동일한 크기의 메탈코어볼을 사용함으로써, 동일한 크기의 비아를 형성할 수 있으므로, 전기적 연결에 대한 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 2 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 흐름도.
도 11은 본 발명의 실시예에 따른 인쇄회로기판의 다른 형태를 나타낸 단면도.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 첨부된 도 1 내지 도 7의 도면을 참고하여 본 발명에 따른 인쇄회로기판 및 그 제조방법에 대한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 2 내지 도 7은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 공정도이다.
도 2 내지 도 7를 참조하면, 베이스기판(10), 회로패턴(11), 마스크(20), 메탈코어볼(30), 절연층(40), 시드층(50) 및 회로층(60)이 도시되어 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법은 먼저, 베이스기판(10)을 준비하는 단계(S100)를 수행할 수 있다.
상기 베이스기판(10)은 인쇄회로기판의 원자재로서, 베이스기판(10)을 준비하는 단계에서는 상기 베이스기판(10)의 일면에 회로패턴(11)을 형성할 수 있다.
여기서, 상기 베이스기판(10)은 판형상의 절연체로 일면 또는 양면에 구리와 같은 금속물질의 금속층이 형성된 동박적층판(Copper Clad Laminate : CCL)이나 열경화성 수지 조성물로 함침된 유리섬유 기재 등으로 구성될 수 있다.
즉, 상기 베이스기판(10)은 일면에 금속층이 형성되며, 상기 금속층을 선택적으로 식각하여 회로패턴(11)을 형성할 수 있다.
다음으로, 관통홀(21)이 형성된 마스크(20)를 상기 베이스기판(10)의 상부에 배치하는 단계(S200)를 수행할 수 있다.
여기서, 상기 마스크(20)는 판형상으로 금속재질로 형성될 수 있다.
또한, 상기 마스크(20)에는 다수개의 관통홀(21)이 형성될 수 있는데, 상기 관통홀(21)은 베이스기판(10)에 형성된 회로패턴(11) 중에서 비아가 형성될 회로패턴(11)과 대응되도록 형성될 수 있다.
즉, 상기 마스크(20)는 비아가 형성될 회로패턴(11)만 선택적으로 노출시키고, 비아가 형성되지 않을 회로패턴(11)을 커버 하게 된다.
다음, 상기 마스크(20)의 관통홀(21)에 메탈코어볼(30)을 삽입하여 리플로우(Reflow)하고, 마스크(20)를 제거하는 단계(S300)를 수행할 수 있다.
여기서, 상기 메탈코어볼(30)은 구 형상으로 형성된 메탈볼(31)과, 상기 메탈볼(31)을 감싸도록 형성된 솔더부(32)로 형성될 수 있다.
이때, 상기 메탈볼(31)은 구리(Cu) 또는 스틸(Steel)과 같은 재질로 형성될 수 있으며, 수지재의 표면에 금속이 도금 또는 코팅된 것으로 형성될 수 있다. 여기서, 상기 수지재는 PP나 PE와 같은 합성수지 재질로 구성될 수 있다.
또한, 상기와 같이 형성된 메탈코어볼(30)은 마스크(20)의 관통홀(21)에 삽입되며, 리플로우(Reflow) 처리가 이루어지면, 메탈코어볼(30)이 회로패턴(11)과 접속되고, 마스크(20)를 제거하게 된다.
즉, 리플로우 처리시 상기 메탈코어볼(30)은 메탈볼(31)의 외주면에 형성된 솔더부(32)가 용융되어 관통홀(21) 내부의 메탈볼(31)과 회로패턴(11) 사이를 채우게 되므로, 회로패턴(11)과 메탈볼(31)이 솔더부(32)에 의해 접속되어 메탈코어볼(30)이 비아를 형성하게 된다.
이후, 상기 베이스기판(10)의 상면에 절연층(40)을 라미네이션(Lamination)하는 단계(S400)를 수행할 수 있다. 본 공정은 외층을 형성하기 위한 빌드업(Build-up) 공정이다.
여기서, 상기 절연층(40)을 라미네이션하는 단계에서는 반경화상태의 절연층(40)을 회로패턴(11)에 접속된 메탈코어볼(30)의 상부에 올려놓고 가압함으로써, 절연층(40)을 베이스기판(10)의 상면에 적층 형성할 수 있다.
또한, 상기 절연층(40)을 라미네이션하는 단계에서, 상기 절연층(40)은 상기 메탈코어볼(30)에 의해 관통되어 메탈코어볼(30)이 절연층(40)의 상부로 돌출되도록 형성될 수도 있다.
다음으로, 상기 메탈코어볼이 드러나도록 상기 절연층을 디스미어(Desmear) 처리하는 단계(S500)를 수행할 수 있다.
여기서, 상기 메탈코어볼(30)이 절연층(40)의 외부로 표출되고, 상부 일부가 평면을 이루도록 디스미어 처리함으로써, 절연층(40)의 상면에 형성되는 시드층(50)과 접촉할 수 있는 면적을 확보하게 된다.
다음으로, 상기 디스미어 처리된 절연층(40)의 상부에 시드층(50)을 형성하는 단계(S600)를 수행할 수 있다.
여기서, 상기 시드층(50)은 구리(Cu)와 같은 금속 재질로 형성될 수 있으며, 무전해 도금을 통하여 소정의 두께로 형성될 수 있다.
다음, 상기 시드층(50)에 전해 도금을 통하여 소정 두께로 도금층(60)을 형성하고, 도금층(60)을 패터닝하여 회로층(61)을 형성하는 단계(S700)를 수행할 수 있다.
이때, 상기 회로층(61)은 에칭을 통해 패터닝 될 수 있다.
또한, 본 실시예에서는 회로층(61)을 도금과 에칭 공정을 통하여 형성하였으나, 이에 한정하는 것은 아니며, 잉크젯 프린팅 방식 또는 서브트랙티브(Subtractive) 방식 등의 통상적인 회로패턴의 형성방법을 통하여 형성될 수 있다.
이후, 상기 회로층(61)의 상부에 마스크(20) 배치와, 메탈코어볼(30)을 삽입하여 리플로우하고, 마스크(20)를 제거하는 공정과, 절연층을 라미네이션하는 공정과, 메탈코어볼(30)이 드러나도록 디스미어처리하는 공정 및 회로패턴을 형성하는 공정을 반복 수행함으로써, 다층 인쇄회로기판을 제조할 수 있게 된다.
본 발명의 실시예에 따른 인쇄회로기판을 도면을 참고하여 설명하면 다음과 같다.
도 10에서 보는 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판은 베이스기판(10), 메탈코어볼(30), 절연층(40), 회로층(61)으로 구성될 수 있다.
여기서, 상기 베이스기판(10)은 상기 베이스기판(10)은 인쇄회로기판의 원자재로서, 베이스기판(10)을 준비하는 단계에서는 상기 베이스기판(10)의 일면에 회로패턴(11)을 형성할 수 있다.
여기서, 상기 베이스기판(10)은 판형상의 절연체로 일면 또는 양면에 구리와 같은 금속물질의 금속층이 형성된 동박적층판(Copper Clad Laminate : CCL)이나 열경화성 수지 조성물로 함침된 유리섬유 기재 등으로 구성될 수 있다.
즉, 상기 베이스기판(10)은 일면에 금속층이 형성되며, 상기 금속층을 선택적으로 식각하여 회로패턴(11)을 형성할 수 있다.
상기 메탈코어볼(30)은 선택된 회로패턴(11)의 상부에 형성되어 전기적으로 접속되는 것으로, 메탈볼(31)과, 상기 메탈볼(31)과 회로패턴(11) 사이에 형성되어 메탈볼(31)과 회로패턴(11)을 전기적으로 접속시키는 솔더부(32)로 구성될 수 있다.
즉, 상기 메탈코어볼(30)은 회로패턴(11)과 접속됨으로써, 후술되는 회로층(61)과 전기적으로 연결시키는 비아(Via)의 기능을 할 수 있게 된다.
여기서, 상기 메탈볼(31)은 구리(Cu) 또는 스틸(Steel)과 같은 재질로 형성될 수 있으며, 수지재의 표면에 금속이 도금 또는 코팅된 것으로 형성될 수 있다. 여기서, 상기 수지재는 PP나 PE와 같은 합성수지 재질로 구성될 수 있다.
또한, 상기 메탈볼(31)의 상부는 평면을 이루도록 형성되어 회로층(61)과의 접속면적을 확보할 수 있다.
상기 절연층(40)은 베이스기판(10)의 상부에 적층형성되는 회로층(61)을 형성하기 위한 것으로, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 등의 수지 재질로 형성될 수 있다.
여기서, 상기 절연층(40)은 상기 메탈볼(31)의 상단이 드러나도록 형성될 수 있다.
상기 회로층(61)은 상기 절연층(40)의 상부에 형성되는 회로패턴으로, 드러난 메탈볼(31)의 상단과 접속되도록 형성될 수 있으며, 통상의 회로패턴을 형성하는 공정을 통하여 형성될 수 있다.
아울러, 본 실시예에서는 베이스기판(10)의 상면에만 형성되는 단면 인쇄회로기판을 예로 들어 설명하였으나, 도 11에서 보는 바와 같이, 베이스기판(10)의 상하면에 모두 형성된 양면 인쇄회로기판으로도 형성될 수 있다.
따라서, 본 발명의 실시예에 따른 인쇄회로기판 및 그 제조방법은 비아 형성시 드릴 공정 대신 마스크에 형성된 관통홀에 메탈코어볼을 삽입하여 회로패턴에 접속하는 공정을 수행함으로써, 비아의 정합도를 높일 수 있는 효과가 있으며, 도금 공정이 필요하지 않으므로, 제조 시간을 단축할 수 있고, 제조 비용을 절감할 수 있는 효과가 있다. 아울러, 동일한 크기의 메탈코어볼을 사용함으로써, 동일한 크기의 비아를 형성할 수 있으므로, 전기적 연결에 대한 신뢰성을 향상시킬 수 있는 효과가 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 베이스기판 11 : 회로패턴
20 : 마스크 21 : 관통홀
30 : 메탈코어볼 31 : 메탈볼
32 : 솔더부 40 : 절연층
50 : 시드층 60 : 도금층
61 : 회로층

Claims (13)

  1. 베이스기판을 준비하는 단계;
    관통홀이 형성된 마스크를 상기 베이스기판의 일면에 배치하는 단계;
    상기 마스크의 관통홀에 메탈코어볼을 삽입하여 리플로우(Reflow)하고, 마스크를 제거하는 단계; 및
    상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계 이후에,
    상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계에서는
    상기 메탈코어볼의 일단이 평면을 이루도록 디스미어 처리되는 인쇄회로기판의 제조방법.
  4. 제2항에 있어서,
    상기 절연층의 일부를 디스미어(Desmear) 처리하는 단계 이후에,
    상기 절연층의 일면에 회로층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 베이스기판의 일면에 절연층을 라미네이션(Lamination)하는 단계에서는
    상기 절연층은 메탈코어볼의 일단이 드러나도록 형성되는 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 메탈코어볼은
    구 형상으로 형성된 메탈볼과, 상기 메탈볼을 감싸도록 형성된 솔더부를 포함하는 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 메탈볼은
    금속이나 수지재의 표면에 금속이 도금 또는 코팅된 것으로 형성되는 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 금속은
    구리(Cu) 또는 스틸(Steel)로 형성되는 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 마스크의 관통홀에 메탈코어볼을 삽입하여 리플로우(Reflow)하고, 마스크를 제거하는 단계에서는
    상기 메탈코어볼의 솔더부가 용융되어 회로패턴과 접속되는 인쇄회로기판의 제조방법.
  10. 회로패턴이 형성되는 베이스기판;
    상기 베이스기판의 회로패턴 상에 형성되는 메탈코어볼; 및
    상기 메탈코어볼의 일단이 드러나도록 라미네이션되는 절연층;
    을 포함하는 인쇄회로기판.
  11. 제 10항에 있어서,
    상기 절연층의 일면에 형성되는 회로층을 더 포함하는 인쇄회로기판.
  12. 제 10항에 있어서,
    상기 메탈코어볼은
    구 형상의 메탈볼; 및
    상기 메탈볼과 회로패턴 사이에 형성되어 메탈볼을 회로패턴에 접속시키는 솔더부;
    를 포함하는 인쇄회로기판.
  13. 제 10항에 있어서,
    상기 메탈코어볼은
    일단이 평면을 이루도록 형성되는 인쇄회로기판.
KR1020120102738A 2012-09-17 2012-09-17 인쇄회로기판 및 그 제조방법 KR20140036533A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120102738A KR20140036533A (ko) 2012-09-17 2012-09-17 인쇄회로기판 및 그 제조방법
US14/022,821 US20140076611A1 (en) 2012-09-17 2013-09-10 Printed circuit board and method of manufacturing the same
JP2013189066A JP2014060398A (ja) 2012-09-17 2013-09-12 印刷回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120102738A KR20140036533A (ko) 2012-09-17 2012-09-17 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140036533A true KR20140036533A (ko) 2014-03-26

Family

ID=50273289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102738A KR20140036533A (ko) 2012-09-17 2012-09-17 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20140076611A1 (ko)
JP (1) JP2014060398A (ko)
KR (1) KR20140036533A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
WO2004030428A1 (ja) * 2002-09-27 2004-04-08 Neomax Materials Co., Ltd. はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法

Also Published As

Publication number Publication date
US20140076611A1 (en) 2014-03-20
JP2014060398A (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
JP2007173775A (ja) 回路基板構造及びその製法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
KR20100043591A (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP2014216375A (ja) プリント配線板及び多層コア基板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US8058568B2 (en) Circuit board and method for fabricating the same
JP2013070009A (ja) プリント回路基板及びその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN103889169B (zh) 封装基板及其制作方法
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20140036533A (ko) 인쇄회로기판 및 그 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2014222733A (ja) プリント配線板およびその製造方法
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI463929B (zh) 電路板及其製作方法
JP5565953B2 (ja) 配線基板およびその製造方法
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate

Legal Events

Date Code Title Description
A201 Request for examination