JP2020072233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020072233A JP2020072233A JP2018207444A JP2018207444A JP2020072233A JP 2020072233 A JP2020072233 A JP 2020072233A JP 2018207444 A JP2018207444 A JP 2018207444A JP 2018207444 A JP2018207444 A JP 2018207444A JP 2020072233 A JP2020072233 A JP 2020072233A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- tin
- nickel layer
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ニッケル層で被覆された被接合材の電気的接続の信頼性を高められる半導体装置の製造方法を提供する。【解決手段】本開示の一態様は、配線基板と半導体素子とを備える半導体装置の製造方法である。半導体装置の製造方法は、第1ニッケル層で被覆された銅製の第1電極を有する配線基板を用意する工程と、第2ニッケル層で被覆された導電性の配線部材を用意する工程と、第1電極に対し、スズを主成分とする第1スズ層と、配線部材と、スズを主成分とする第2スズ層と、半導体素子の第2電極とがこの順に積層されるように、配線部材及び半導体素子を配置する工程とを備える。積層体において、第1ニッケル層の平均厚みN1、第2ニッケル層の平均厚みN2、及び第1スズ層の平均厚みS1が、下記式(1)を満たす。3×(N1+N2)≧S1 ・・・(1)【選択図】図4
Description
本開示は、半導体装置の製造方法に関する。
配線基板と、配線基板に鉛フリーはんだによって実装された半導体とを有する半導体装置が公知である。半導体が実装される配線基板の電極は、一般に銅(Cu)で構成され、ニッケル(Ni)を主成分とするめっきで表面が被覆される。
SiC等のワイドバンドギャップ半導体が実装される半導体装置では、250℃を超える高温環境下での使用が想定される。このような高温環境下で使用可能な電極間の接合技術として、スズ(Sn)を含むはんだ材の共晶接合(つまり液相拡散接合)によって、ニッケルめっきされた電極同士を接合する技術が知られている(特許文献1参照)。
上述のようなSn系のはんだ材として、Sn粉末を含むペーストを用いることが一般的に知られている。このようなSn系のはんだ材を用いて液相拡散接合を行うと、電極に含まれる成分と、はんだ材のSn成分とが互いに拡散し、強固な接合を行うことができる。
しかし、はんだ材に含まれるSn成分が過剰となると、液相拡散接合の過程で余剰となったSn成分が電極の母材と反応することで、電極の母材の一部がはんだ材に拡散し、図5に示すように、Cu−Sn−Ni金属化合物層122Fが形成されてしまう。このように金属化合物層122Fが形成されると、金属化合物層122Fと電極122Aとの界面にボイドVの発生等が引き起こされ、電気的接続の信頼性が低下する場合がある。
本開示の一局面は、ニッケル層で被覆された被接合材の電気的接続の信頼性を高められる半導体装置の製造方法を提供することを目的とする。
本開示の一態様は、配線基板と、配線基板に実装された半導体素子とを備える半導体装置の製造方法である。半導体装置の製造方法は、絶縁層と、絶縁層に配置され、かつ、ニッケルを主成分とする第1ニッケル層で被覆された銅製の第1電極と、を有する配線基板を用意する工程と、ニッケルを主成分とする第2ニッケル層で被覆された導電性の配線部材を用意する工程と、第1電極に対し、スズを主成分とする第1スズ層と、配線部材と、スズを主成分とする第2スズ層と、半導体素子の第2電極とがこの順に積層されるように、配線部材及び半導体素子を配置する工程と、配置する工程で得られた積層体を第1スズ層及び第2スズ層の融点以上で加熱する工程と、を備える。加熱する工程で加熱される前の積層体において、第1ニッケル層の平均厚みN1、第2ニッケル層の平均厚みN2、及び第1スズ層の平均厚みS1が、下記式(1)を満たす。
3×(N1+N2)≧S1 ・・・(1)
3×(N1+N2)≧S1 ・・・(1)
このような構成によれば、第1ニッケル層及び第2ニッケル層の平均厚みの和が、第1スズ層の平均厚みに対し一定の比(つまり1/3)以上あることで、Snとの反応によってNiが全て消費されることが抑制される。その結果、ニッケル層で被覆された第1電極及び配線部材の母材がSnと反応することが抑制されるので、第1電極及び配線部材の電気的接続の信頼性を高められる。また、高温環境下でも接合部の組織を安定に保つことができる。
本開示の一態様では、配線部材を用意する工程において、第2ニッケル層の表面側に第1スズ層が形成された配線部材を用意してもよい。このような構成によれば、容易かつ確実に第1スズ層を形成することができる。
本開示の一態様では、第1ニッケル層の表面側に第1スズ層が形成された配線基板を用意してもよい。このような構成によっても、容易かつ確実に第1スズ層を形成することができる。
本開示の一態様では、配置する工程において、第1スズ層を構成するスズ膜を第1電極に重ねると共に、スズ膜の第1電極とは反対側の表面に配線部材を重ねてもよい。このような構成によっても、容易かつ確実に第1スズ層を形成することができる。
本開示の一態様では、加熱する工程において、積層体を水素及び窒素を含むガス雰囲気中で加熱してもよい。このような構成によれば、各金属材料の酸化を抑制することができるので、容易かつ確実に第1電極、配線部材、及び第2電極を接合することができる。
本開示の一態様では、半導体素子は、第2電極を被覆し、ニッケルを主成分とする第3ニッケル層を有してもよい。加熱する工程で加熱される前の積層体において、第2ニッケル層の平均厚みN2、第3ニッケル層の平均厚みN3、及び第2スズ層の平均厚みS2が、下記式(2)を満たしてもよい。
3×(N3+N2)≧S2 ・・・(2)
3×(N3+N2)≧S2 ・・・(2)
このような構成によれば、ニッケル層で被覆された第2電極及び配線部材の母材がSnと反応することが抑制されるので、第2電極及び配線部材の電気的接続の信頼性を高められる。
以下、本開示が適用された実施形態について、図面を用いて説明する。
[1.第1実施形態]
[1−1.構成]
図1は、本開示の半導体装置の製造方法で得られる半導体装置1である。半導体装置1は、電力変換器(例えば、インバータ、DC−DCコンバータ等)、半導体モジュール、半導体パッケージ、セラミックパッケージ等として用いられる電子機器である。半導体装置1は、配線基板2と、半導体素子3と、放熱部材4と、ピラー5とを備える。
[1.第1実施形態]
[1−1.構成]
図1は、本開示の半導体装置の製造方法で得られる半導体装置1である。半導体装置1は、電力変換器(例えば、インバータ、DC−DCコンバータ等)、半導体モジュール、半導体パッケージ、セラミックパッケージ等として用いられる電子機器である。半導体装置1は、配線基板2と、半導体素子3と、放熱部材4と、ピラー5とを備える。
<配線基板>
配線基板2は、絶縁層21と、第1電極22Aと、複数の配線部材23Aと、第3電極24Aとを有する。
配線基板2は、絶縁層21と、第1電極22Aと、複数の配線部材23Aと、第3電極24Aとを有する。
また、配線基板2は、図2に示すように、第1ニッケル層22Bと、第1接合層22Cと、第2ニッケル層23Bとを有する。なお、第1接合層22C、及び第2ニッケル層23Bは、各配線部材23Aに対して1つずつ設けられている。
絶縁層21には、第1電極22A及び第3電極24Aを含む配線(図示省略)が配置されている。この配線は、絶縁層21の表面に配置された配線パターン、絶縁層21を貫通する導体等を含んでいる。絶縁層21は、複数の絶縁シートが積層された多層構造であってもよい。
絶縁層21の材質は特に限定されないが、耐熱性の観点から絶縁層21はセラミックを主成分とするとよい。このセラミックとしては、例えば、アルミナ、窒化アルミニウム、窒化ホウ素、窒化ケイ素、ガラス等が挙げられる。これらのセラミックは単体で、又は2種以上組み合わせて使用することができる。なお、「主成分」とは、90質量%以上含まれる成分を意味する。
第1電極22Aは、絶縁層21の表面に配置された銅製の電極である。ここで、「銅製」とは、銅の含有率が99重量%以上であることを意味する。第1電極22Aは、複数の配線部材23Aを介して、後述する半導体素子3の第2電極32Aと電気的に接続されている。第1電極22Aは、例えば、めっき、ろう付け、二次メタライズ等の公知の方法によって形成される。
第1電極22Aの絶縁層21とは反対側の表面は、第1ニッケル層22Bによって被覆されている。第1ニッケル層22Bは、Ni(ニッケル)を主成分とするめっき被膜である。
第1ニッケル層22Bは、例えば、純Ni又はNi−P等のNi合金で構成される。なお、第1ニッケル層22Bは、成分の異なる(つまり、Ni濃度が異なる)複数の層が積層された多層構造であってもよい。第1ニッケル層22Bは、例えば電解めっきによって形成できる。
複数の配線部材23Aは、第1電極22Aと第2電極32Aとを電気的に接続する配線を構成する導電性のブロック体である。複数の配線部材23Aは、第1電極22Aと第2電極32Aとの間に配置されている。
各配線部材23Aの材質は、導電性のものであれば特に限定されないが、例えば、銅、銅合金、アルミニウム、アルミニウム合金、複合金属(例えばCu−W、Cu−Mo等)等の金属が使用できる。
各配線部材23Aの形状は特に限定されない。各配線部材23Aの形状は、例えば、図2に示される角柱体又は円柱体等のほか、球体とすることができる。なお、配線基板2は、1個の配線部材23Aを有してもよい。
各配線部材23Aの表面は、第2ニッケル層23Bによって被覆されている。第2ニッケル層23Bは、Niを主成分とするめっき被膜である。第2ニッケル層23Bは、例えば、純Ni又はNi−P等のNi合金で構成される。第2ニッケル層23Bは、複数の層が積層された多層構造であってもよい。
本実施形態では、配線部材23Aの表面全体が第2ニッケル層23Bによって被覆されている。ただし、配線部材23Aの表面のうち、第1電極22A又は第2電極32Aと対向しない領域は必ずしも第2ニッケル層23Bによって被覆されなくてもよい。
第1電極22Aと複数の配線部材23Aとは、Sn(スズ)とNiとの金属化合物を主成分とする第1接合層22Cによって接合されている。第1接合層22Cは、第1ニッケル層22Bの第1電極22Aとは反対の表面側、及び第2ニッケル層23Bの配線部材23Aとは反対の表面側に配置されている。つまり、第1接合層22Cは、第1ニッケル層22Bと第2ニッケル層23Bとの間に配置されている。また、第1接合層22Cは、配線部材23Aの側面に配置された接合層を介して、後述する第2接合層32Cと連結されている。
第1電極22Aは、第1ニッケル層22B、第1接合層22C、及び第2ニッケル層23Bを介して、複数の配線部材23Aと電気的に接続されている。
図1に示すように、第3電極24Aは、絶縁層21の第1電極22Aとは反対の表面に配置された電極である。第3電極24Aの表面は、第1ニッケル層22Bと同じ成分のニッケル層で被覆されていてもよい。
<半導体素子>
半導体素子3は、配線基板2に実装された素子である。半導体素子3としては、発光ダイオード(LED)、電力供給用の半導体チップ等が例示される。
半導体素子3は、配線基板2に実装された素子である。半導体素子3としては、発光ダイオード(LED)、電力供給用の半導体チップ等が例示される。
半導体素子3は、図2に示すように、素子本体31と、第2電極32Aと、第3ニッケル層32Bと、第2接合層32Cとを有する。半導体素子3は、第2接合層32Cにより各配線部材23Aと電気的に接続されている。なお、第2接合層32Cは、各配線部材23Aに対して1つずつ設けられている。
第2電極32Aは、複数の配線部材23Aと電気的に接続される金属製の電極である。第2電極32Aは、複数の配線部材23Aを介して、第1電極22Aと電気的に接続されている。
第2電極32Aの素子本体31とは反対側の表面(つまり配線基板2と対向する表面)は、第3ニッケル層32Bによって被覆されている。第3ニッケル層32Bは、Niを主成分とするめっき被膜である。第3ニッケル層32Bは、例えば、純Ni又はNi−P等のNi合金で構成される。第3ニッケル層32Bは、複数の層が積層された多層構造であってもよい。
第2電極32Aと複数の配線部材23Aとは、SnとNiとの金属化合物を主成分とする第2接合層32Cによって接合されている。第2接合層32Cは、第3ニッケル層32Bの第2電極32Aとは反対の表面側、及び第2ニッケル層23Bの配線部材23Aとは反対の表面側に配置されている。つまり、第2接合層32Cは、第3ニッケル層32Bと第2ニッケル層23Bとの間に配置されている。
第2電極32Aは、第3ニッケル層32B、第2接合層32C、及び第2ニッケル層23Bを介して、複数の配線部材23Aと電気的に接続されている。
<放熱部材>
図1に示す放熱部材4は、半導体素子3が発する熱を放熱するための部材である。放熱部材4としては、銅、銀、アルミニウム、ニッケル、及び鉄のうち少なくとも1種を含む金属材、金属とセラミックとのコンポジット材(例えば、Al−SiC等)、比較的放熱性の高い基板(例えば、金属ベースと、金属ベースの表面に絶縁層を介して配置された配線とを備える基板、セラミック基板の表面に金属を接合した基板等)を用いることができる。
図1に示す放熱部材4は、半導体素子3が発する熱を放熱するための部材である。放熱部材4としては、銅、銀、アルミニウム、ニッケル、及び鉄のうち少なくとも1種を含む金属材、金属とセラミックとのコンポジット材(例えば、Al−SiC等)、比較的放熱性の高い基板(例えば、金属ベースと、金属ベースの表面に絶縁層を介して配置された配線とを備える基板、セラミック基板の表面に金属を接合した基板等)を用いることができる。
半導体素子3は、例えば、金属、導電性樹脂等を用いた接合材によって放熱部材4の表面に接合されている。放熱部材4の半導体素子3とは反対側の面には、放熱フィンが取り付けられてもよい。また、放熱部材4の表面には、配線パターン(つまり電極)が形成されていてもよい。
<ピラー>
本実施形態のピラー5は、配線基板2の第1電極22Aと放熱部材4との間に配置された導電性の部材である。ピラー5は、例えば、Cu−Mo、Cu−W等によって構成される。
本実施形態のピラー5は、配線基板2の第1電極22Aと放熱部材4との間に配置された導電性の部材である。ピラー5は、例えば、Cu−Mo、Cu−W等によって構成される。
ピラー5は、第1電極22Aを被覆する第1ニッケル層22Bと、放熱部材4とに接合されている。ピラー5は、1つのブロック体から構成されてもよいし、複数のプレートを重ね合わせて構成されてもよい。
ピラー5によって、配線基板2の第1電極22Aと放熱部材4とが電気的に接続される。そのため、放熱部材4を介して、配線基板2及び半導体素子3へ電力を供給することができる。また、ピラー5によって、配線基板2の傾きが抑制できる。
なお、半導体装置1は、必ずしも放熱部材4及びピラー5を備えなくてもよい。また、配線基板2は、必ずしも第3電極24Aを有しなくてもよい。
<製造方法>
本開示の半導体装置の製造方法は、図3に示すように、配線基板用意工程S10と、配線部材用意工程S20と、半導体素子用意工程S30と、配置工程S40と、加熱工程S50とを備える。
本開示の半導体装置の製造方法は、図3に示すように、配線基板用意工程S10と、配線部材用意工程S20と、半導体素子用意工程S30と、配置工程S40と、加熱工程S50とを備える。
(配線基板用意工程)
本工程では、絶縁層21と、第1ニッケル層22Bで表面が被覆された第1電極22Aとを有する配線基板を用意する。本工程では、複数の配線部材23Aが接合されておらず、かつ、第1ニッケル層22Bの表面に第1接合層22Cが形成されていない配線基板を用意する。
本工程では、絶縁層21と、第1ニッケル層22Bで表面が被覆された第1電極22Aとを有する配線基板を用意する。本工程では、複数の配線部材23Aが接合されておらず、かつ、第1ニッケル層22Bの表面に第1接合層22Cが形成されていない配線基板を用意する。
(配線部材用意工程)
本工程では、第2ニッケル層23Bで表面が被覆された複数の配線部材23Aを用意する。本工程で用意する配線部材23Aは、図4Aに示すように、第2ニッケル層23Bの表面に第1スズ層22D及び第2スズ層32Dが形成されている。
本工程では、第2ニッケル層23Bで表面が被覆された複数の配線部材23Aを用意する。本工程で用意する配線部材23Aは、図4Aに示すように、第2ニッケル層23Bの表面に第1スズ層22D及び第2スズ層32Dが形成されている。
第1スズ層22D及び第2スズ層32Dは、例えば、純Sn、Sn−Sb、Sn−Ag−Cu、Sn−Cu等で構成される。第1スズ層22D及び第2スズ層32Dの融点(つまり、固相線温度)としては、230℃以上が好ましい。第1スズ層22D及び第2スズ層32Dの融点が低すぎると、半導体装置1の耐熱性が不十分となるおそれがある。
第1スズ層22D及び第2スズ層32Dは、例えば、ディスペンス、印刷等によるSnペーストの塗布、Snめっき等の手段によって形成できる。また、配線部材23Aの酸化及び変色を抑制する観点、並びに第1スズ層22D及び第2スズ層32Dの接合強度を高める観点から、配線部材23Aの表面のうち、第1電極22A又は第2電極32Aと対向しない領域(つまり、側面)にも第1スズ層22D及び第2スズ層32Dを形成するとよい。
(半導体素子用意工程)
本工程では、素子本体31と、第3ニッケル層32Bで表面が被覆された第2電極32Aとを有する半導体素子を用意する。なお、本工程では、第3ニッケル層32Bの表面に第2接合層32Cが形成されていない半導体素子を用意する。
本工程では、素子本体31と、第3ニッケル層32Bで表面が被覆された第2電極32Aとを有する半導体素子を用意する。なお、本工程では、第3ニッケル層32Bの表面に第2接合層32Cが形成されていない半導体素子を用意する。
配線基板用意工程S10、配線部材用意工程S20及び半導体素子用意工程S30を実施する順序は問われない。
(配置工程)
本工程では、図4Aに示すように、第1電極22Aに対し、第1スズ層22Dと、複数の配線部材23Aと、第2スズ層32Dと、第2電極32Aとがこの順に積層されるように、配線部材23A及び半導体素子3を配置した積層体を得る。
本工程では、図4Aに示すように、第1電極22Aに対し、第1スズ層22Dと、複数の配線部材23Aと、第2スズ層32Dと、第2電極32Aとがこの順に積層されるように、配線部材23A及び半導体素子3を配置した積層体を得る。
次の加熱工程S50で加熱される前の積層体において、第1ニッケル層22Bの平均厚みN1、第2ニッケル層23Bの平均厚みN2、及び第1スズ層22Dの平均厚みS1は、下記式(1)を満たす。
3×(N1+N2)≧S1 ・・・(1)
3×(N1+N2)≧S1 ・・・(1)
さらに、加熱工程S50で加熱される前の積層体において、第2ニッケル層23Bの平均厚みN2、第3ニッケル層32Bの平均厚みN3、及び第2スズ層32Dの平均厚みS2は、下記式(2)を満たす。
3×(N3+N2)≧S2 ・・・(2)
3×(N3+N2)≧S2 ・・・(2)
なお、各層の「平均厚み」は、第1電極22A又は第2電極32Aと配線部材23Aとの接合に寄与している領域の平均厚みを意味し、例えば、上記領域内の10点の厚みを平均した値である。
上記式(1)の左辺がS1よりも小さいと、次の加熱工程S50において第1ニッケル層22B又は第2ニッケル層23Bが消失し、Snと第1電極22A又は配線部材23Aの母材とが反応するおそれがある。
同様に、上記式(2)の左辺がS2よりも小さいと、次の加熱工程S50において第3ニッケル層32B又は第2ニッケル層23Bが消失し、Snと第2電極32A又は配線部材23Aの母材とが反応するおそれがある。
第1ニッケル層22Bの平均厚みN1、第2ニッケル層23Bの平均厚みN2、及び第3ニッケル層32Bの平均厚みN3は、それぞれ、第1スズ層22Dの平均厚みS1又は第2スズ層32Dの平均厚みS2に対して1/6倍以上、第1スズ層22Dの平均厚みS1又は第2スズ層32Dの平均厚みS2に対して5倍以下が好ましい。
各ニッケル層の平均厚みを上記範囲とすることで、スズ層に対し十分なニッケルを備えることができ、その結果、ボイドの抑制が可能となる。加えて、各ニッケル層が必要以上に厚くなることも抑制することができ、半導体装置1の低背化を行うことも可能となる。また、第1ニッケル層22Bの平均厚みN1、第2ニッケル層23Bの平均厚みN2、及び第3ニッケル層32Bの平均厚みN3におけるそれぞれの上限は、50μm以下が好ましい。各ニッケル層の平均厚みが50μm以下であれば、ニッケル層がボイドを内包することを十分に抑制することができるからである。
したがって、配線基板用意工程S10、配線部材用意工程S20、及び半導体素子用意工程S30では、上記式(1)及び(2)を満たす配線基板、配線部材、及び半導体素子を用意する。
なお、はんだ材(つまり、第1スズ層22D及び第2スズ層32D)の濡れ性を高めるために、第1ニッケル層22Bと第1スズ層22Dとの間、第2ニッケル層23Bと第1スズ層22D及び/又は第2スズ層32Dとの間、第3ニッケル層32Bと第2スズ層32Dとの間に、フラックスを塗布してもよい。
(加熱工程)
本工程では、配置工程S40で得られた積層体を第1スズ層22D及び第2スズ層32Dの融点(つまり固相線温度)以上で加熱する。本工程での加熱温度は、250℃以上350℃以下が好ましい。
本工程では、配置工程S40で得られた積層体を第1スズ層22D及び第2スズ層32Dの融点(つまり固相線温度)以上で加熱する。本工程での加熱温度は、250℃以上350℃以下が好ましい。
具体的には、積層体を水素及び窒素を含むガス雰囲気中で、一定時間一定の温度で加熱する。これにより、各金属材料の酸化を抑制しつつ、NiとSnとの相互拡散により等温凝固が生じ、各電極と各配線部材とが接合される。ガス雰囲気の水素濃度としては、10体積%以上が好ましい。また、ガス雰囲気は、水素及び窒素のみを含むとよい。
(他の製造方法)
当該半導体装置の製造方法では、配線部材用意工程S20において、第2ニッケル層23Bの表面に第1スズ層22D及び第2スズ層32Dが形成されていない配線部材23Aを用意してもよい。
当該半導体装置の製造方法では、配線部材用意工程S20において、第2ニッケル層23Bの表面に第1スズ層22D及び第2スズ層32Dが形成されていない配線部材23Aを用意してもよい。
この場合、配線基板用意工程S10において、図4Bに示すように、第1ニッケル層22Bの表面に第1スズ層22Dが形成された配線基板を用意する。または、図4Cに示すように、配置工程S40において、第1スズ層22Dとしての第1スズ膜を第1電極22Aに重ねると共に、第1スズ膜の第1電極22Aとは反対側の表面に配線部材23Aを重ねてもよい。
上述の場合は、さらに、半導体素子用意工程S30において、図4Bに示すように、第3ニッケル層32Bの表面に第2スズ層32Dが形成された半導体素子を用意する。または、図4Cに示すように、配置工程S40において、第2スズ層32Dとしての第2スズ膜を第2電極32Aに重ねると共に、第2スズ膜の第2電極32Aとは反対側の表面に配線部材23Aを重ねてもよい。
各スズ層は、例えば、マスクの上からのディスペンス、印刷等によるSnペーストの塗布、マスクとしてレジストを用いたSnめっき等の手段によって、各電極のニッケル層の表面に形成することができる。
さらに、第1スズ層22Dは、配線基板用意工程S10で用意される配線基板と、配線部材用意工程S20で用意される配線部材23Aとの両方に分割されて配置されてもよい。つまり、第1スズ層22Dは、配線基板に設けられたスズ層と、配線部材23Aに設けられたスズ層とが積層されて構成されてもよい。同様に、第2スズ層32Dは、配線部材用意工程S20で用意される配線部材23Aと、半導体素子用意工程S30で用意される半導体素子との両方に分割されて配置されてもよい。
[1−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)第1ニッケル層22B及び第2ニッケル層23Bの平均厚みの和(N1+N2)が、第1スズ層22Dの平均厚みS1に対し一定の比(つまり1/3)以上あることで、Snとの反応によってNiが全て消費されることが抑制される。その結果、ニッケル層で被覆された第1電極22A及び配線部材23Aの母材がSnと反応することが抑制されるので、第1電極22A及び配線部材23Aの電気的接続の信頼性を高められる。また、高温環境下でも接合部の組織を安定に保つことができる。
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)第1ニッケル層22B及び第2ニッケル層23Bの平均厚みの和(N1+N2)が、第1スズ層22Dの平均厚みS1に対し一定の比(つまり1/3)以上あることで、Snとの反応によってNiが全て消費されることが抑制される。その結果、ニッケル層で被覆された第1電極22A及び配線部材23Aの母材がSnと反応することが抑制されるので、第1電極22A及び配線部材23Aの電気的接続の信頼性を高められる。また、高温環境下でも接合部の組織を安定に保つことができる。
(1b)同様に、第3ニッケル層32B及び第2ニッケル層23Bの平均厚みの和(N3+N2)が、第2スズ層32Dの平均厚みS2に対し一定の比以上あることで、第2電極32A及び配線部材23Aの電気的接続の信頼性を高められる。
[2.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
(2a)上記実施形態の半導体装置の製造方法において、上記式(2)は必ずしも満たされなくてもよい。さらに、半導体素子3の第2電極32Aは、必ずしも第3ニッケル層32Bによって被覆されなくてもよい。
(2b)上記実施形態の半導体装置1において、放熱部材4とピラー5とは必ずしも電気的に接続されなくてもよい。また、上記実施形態の半導体装置1は、必ずしも放熱部材4及びピラー5を備えなくてもよい。
また、配線基板2は、必ずしも第3電極24Aを有しなくてもよい。
また、配線基板2は、必ずしも第3電極24Aを有しなくてもよい。
(2c)上記実施形態の半導体装置1において、必ずしも第1接合層22Cと第2接合層32Cとが配線部材23Aの側面に配置された接合層を介して連結される必要はない。半導体装置1において、配線部材23Aの側面に接合層が配置されず、第1接合層22Cと第2接合層32Cとが離間していてもよい。
(2d)上記実施形態における1つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を1つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
[3.実施例]
以下に、本開示の効果を確認するために行った試験の内容とその評価とについて説明する。
以下に、本開示の効果を確認するために行った試験の内容とその評価とについて説明する。
<実施例1>
焼結したアルミナ製の絶縁層の両面にCuめっきにて平均厚み100μmの電極を形成した配線基板を用意した。この配線基板の電極表面に平均厚み10μmのNiめっき膜(つまり第1ニッケル層)を形成した。
焼結したアルミナ製の絶縁層の両面にCuめっきにて平均厚み100μmの電極を形成した配線基板を用意した。この配線基板の電極表面に平均厚み10μmのNiめっき膜(つまり第1ニッケル層)を形成した。
配線部材として直径500μmの銅製のピラーを用意した。この配線部材の表面に平均厚み5μmのNiめっき膜(つまり第2ニッケル層)を形成し、さらに、Niめっき膜の上に平均厚み15μmのSnめっき膜(つまり第1スズ層及び第2スズ層)を形成した。
アルミニウム製の電極表面に平均厚み5μmのNiめっき膜(つまり第3ニッケル層)を形成した半導体素子を用意した。
上から順に、配線基板の電極、配線部材、及び半導体素子の電極の順に配置し、水素が10体積%で残部が窒素のガス雰囲気中で、300℃で所定時間リフロー加熱を行うことで、半導体装置を得た。
上から順に、配線基板の電極、配線部材、及び半導体素子の電極の順に配置し、水素が10体積%で残部が窒素のガス雰囲気中で、300℃で所定時間リフロー加熱を行うことで、半導体装置を得た。
<実施例2>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<実施例3>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを2μmとし、配線部材のSnめっき膜の平均厚みを10μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを2μmとし、配線部材のSnめっき膜の平均厚みを10μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<実施例4>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材のSnめっき膜の平均厚みを30μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材のSnめっき膜の平均厚みを30μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<実施例5>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材にSnめっき膜を形成する代わりに、配線基板及び半導体素子の電極に平均厚み25μmのSn層を印刷により形成した点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材にSnめっき膜を形成する代わりに、配線基板及び半導体素子の電極に平均厚み25μmのSn層を印刷により形成した点以外は、実施例1と同様の手順によって、半導体装置を得た。
<実施例6>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材にSnめっき膜を形成する代わりに、配線基板及び半導体素子の電極と配線部材との間に平均厚み30μmのスズ箔を配置した点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材にSnめっき膜を形成する代わりに、配線基板及び半導体素子の電極と配線部材との間に平均厚み30μmのスズ箔を配置した点以外は、実施例1と同様の手順によって、半導体装置を得た。
<比較例1>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを2μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを2μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<比較例2>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを4μmとし、配線部材のSnめっき膜の平均厚みを25μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを4μmとし、配線部材のSnめっき膜の平均厚みを25μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<比較例3>
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材のSnめっき膜の平均厚みを35μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
配線基板の電極、配線部材、及び半導体素子の電極それぞれのNiめっき膜の平均厚みを5μmとし、配線部材のSnめっき膜の平均厚みを35μmとした点以外は、実施例1と同様の手順によって、半導体装置を得た。
<評価>
実施例及び比較例の半導体装置に対して、電極間の接合部分の断面を走査型電子顕微鏡(SEM)で観察し、コントラストの差を確認した。また、エネルギー分散型X線分析(EDS)による元素マッピングを用いて元素の分布状態を確認した。
実施例及び比較例の半導体装置に対して、電極間の接合部分の断面を走査型電子顕微鏡(SEM)で観察し、コントラストの差を確認した。また、エネルギー分散型X線分析(EDS)による元素マッピングを用いて元素の分布状態を確認した。
<結果>
実施例1−6の全ての半導体装置において、Ni−Sn化合物で構成された接合層が電極と配線部材との間に形成され、接合層内にボイドは存在しなかった。また、各Niめっき膜が残存していた。さらに、Sn層の残留はなく、電極及び配線部材の母材との意図しない化合物の生成も見られなかった。
実施例1−6の全ての半導体装置において、Ni−Sn化合物で構成された接合層が電極と配線部材との間に形成され、接合層内にボイドは存在しなかった。また、各Niめっき膜が残存していた。さらに、Sn層の残留はなく、電極及び配線部材の母材との意図しない化合物の生成も見られなかった。
一方、比較例1−3の全ての半導体装置において、図5に示すように、Ni−Sn化合物で構成された接合層122D内にSn層122Eが残留していた。また、各Niめっき膜が消失しており、電極122A又は配線部材123Aに含まれるCuとSnとの意図しない化合物Cu−Sn−Niで構成されたCu−Sn−Ni金属化合物層122F,123Fが生成され、Cu−Sn−Ni金属化合物層122F,123Fに多数のボイドVが発生していた。
1…半導体装置、2…配線基板、3…半導体素子、4…放熱部材、5…ピラー、
21…絶縁層、22A…第1電極、22B…第1ニッケル層、22C…第1接合層、
22D…第1スズ層、23A…配線部材、23B…第2ニッケル層、
24A…第3電極、31…素子本体、32A…第2電極、32B…第3ニッケル層、
32C…第2接合層、32D…第2スズ層。
21…絶縁層、22A…第1電極、22B…第1ニッケル層、22C…第1接合層、
22D…第1スズ層、23A…配線部材、23B…第2ニッケル層、
24A…第3電極、31…素子本体、32A…第2電極、32B…第3ニッケル層、
32C…第2接合層、32D…第2スズ層。
Claims (6)
- 配線基板と、前記配線基板に実装された半導体素子とを備える半導体装置の製造方法であって、
絶縁層と、前記絶縁層に配置され、かつ、ニッケルを主成分とする第1ニッケル層で被覆された銅製の第1電極と、を有する配線基板を用意する工程と、
ニッケルを主成分とする第2ニッケル層で被覆された導電性の配線部材を用意する工程と、
前記第1電極に対し、スズを主成分とする第1スズ層と、前記配線部材と、スズを主成分とする第2スズ層と、半導体素子の第2電極とがこの順に積層されるように、前記配線部材及び前記半導体素子を配置する工程と、
前記配置する工程で得られた積層体を前記第1スズ層及び前記第2スズ層の融点以上で加熱する工程と、
を備え、
前記加熱する工程で加熱される前の前記積層体において、前記第1ニッケル層の平均厚みN1、前記第2ニッケル層の平均厚みN2、及び前記第1スズ層の平均厚みS1が、下記式(1)を満たす、半導体装置の製造方法。
3×(N1+N2)≧S1 ・・・(1) - 前記配線部材を用意する工程において、前記第2ニッケル層の表面側に前記第1スズ層が形成された前記配線部材を用意する、請求項1に記載の半導体装置の製造方法。
- 前記配線基板を用意する工程において、前記第1ニッケル層の表面側に前記第1スズ層が形成された前記配線基板を用意する、請求項1に記載の半導体装置の製造方法。
- 前記配置する工程において、前記第1スズ層を構成するスズ膜を前記第1電極に重ねると共に、前記スズ膜の前記第1電極とは反対側の表面に前記配線部材を重ねる、請求項1に記載の半導体装置の製造方法。
- 前記加熱する工程において、前記積層体を水素及び窒素を含むガス雰囲気中で加熱する、請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体素子は、前記第2電極を被覆し、ニッケルを主成分とする第3ニッケル層を有し、
前記加熱する工程で加熱される前の前記積層体において、前記第2ニッケル層の平均厚みN2、前記第3ニッケル層の平均厚みN3、及び前記第2スズ層の平均厚みS2が、下記式(2)を満たす、請求項1から請求項5のいずれか1項に記載の半導体装置の製造方法。
3×(N3+N2)≧S2 ・・・(2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018207444A JP2020072233A (ja) | 2018-11-02 | 2018-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018207444A JP2020072233A (ja) | 2018-11-02 | 2018-11-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020072233A true JP2020072233A (ja) | 2020-05-07 |
Family
ID=70548144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018207444A Pending JP2020072233A (ja) | 2018-11-02 | 2018-11-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020072233A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021210408A1 (ja) | 2020-04-14 | 2021-10-21 | 住友化学株式会社 | 核酸オリゴマーの製造方法 |
-
2018
- 2018-11-02 JP JP2018207444A patent/JP2020072233A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021210408A1 (ja) | 2020-04-14 | 2021-10-21 | 住友化学株式会社 | 核酸オリゴマーの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102170623B1 (ko) | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
KR101586157B1 (ko) | 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법 | |
KR102078891B1 (ko) | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트 | |
KR101690820B1 (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
EP3041042B1 (en) | Method of producing bonded body and method of producing power module substrate | |
KR102208961B1 (ko) | 반도체소자 패키지 및 그 제조방법 | |
WO2015046280A1 (ja) | Cu/セラミックス接合体、Cu/セラミックス接合体の製造方法、及び、パワーモジュール用基板 | |
KR102279553B1 (ko) | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 동판 접합용 페이스트, 및 접합체의 제조 방법 | |
KR20100138875A (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판 | |
US7224066B2 (en) | Bonding material and circuit device using the same | |
JP2014060462A (ja) | Led発光装置及びその製造方法 | |
KR20120098637A (ko) | 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법 | |
KR20100017327A (ko) | 금속화된 세라믹 베이스를 갖는 컴포넌트 | |
JP2016076507A (ja) | パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法 | |
JP2015180600A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト | |
JP2010098057A (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板 | |
TW548805B (en) | Element bonding substrate and its forming method | |
JP6569511B2 (ja) | 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法 | |
JP5976379B2 (ja) | 電子機器及びその製造方法 | |
JP2020072233A (ja) | 半導体装置の製造方法 | |
JP5765131B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP2012094679A (ja) | 基板の製造方法 | |
TWI708754B (zh) | 接合體,電源模組用基板,電源模組,接合體的製造方法及電源模組用基板的製造方法 | |
JP2020072232A (ja) | 配線基板、及び半導体装置 | |
WO2022196411A1 (ja) | 半導体装置および電力変換装置 |