JP2016219479A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2016219479A JP2016219479A JP2015099657A JP2015099657A JP2016219479A JP 2016219479 A JP2016219479 A JP 2016219479A JP 2015099657 A JP2015099657 A JP 2015099657A JP 2015099657 A JP2015099657 A JP 2015099657A JP 2016219479 A JP2016219479 A JP 2016219479A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- solder
- solder material
- semiconductor device
- metal body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】半導体装置10の製造方法は、第1金属体22の第1主面にZn−Al系はんだを成分とする第1はんだ材料層21を配置し、第1主面と対向する第2主面にZn−Al系はんだを成分とする第2はんだ材料層23を配置して仮積層体を形成する第1工程、仮積層体に圧力及び振動等を加え、第1はんだ材料層の第1主面及び第2はんだ材料層の第2主面と接触する領域に存在する酸化膜を破壊しながら第1金属体、第1はんだ材料層及び第2はんだ材料層を接合させる第2工程及び第1金属体と半導体素子13とを第1はんだ材料層を用いて、第1金属体と第2金属体31とを第2はんだ材料層を用いてはんだ付けする工程であって、Zn−Al系はんだの融点以上でZnの融点未満である温度に加熱する第3工程、を有する。
【選択図】図1
Description
はんだ付け工程において、はんだの温度がZnの融点(420℃)を超えると、CuとZn−Al系はんだ中のZnとが反応して、ターミナルとはんだとの界面にCu−Zn系化合物(金属間化合物)が生成される。このCu−Zn系化合物は硬くて脆い化合物であり、クラック発生の起点となり得る。即ち、この場合、ターミナルとはんだとの間の接続信頼性が低下する虞がある。
はんだ付け工程において、はんだの温度がZnの融点(420℃)を超えると、NiとZn−Al系はんだ中のZnとが反応して、ターミナルとはんだとの界面にZn−Ni系化合物が生成される。このZn−Ni系化合物は、前述したCu−Zn系化合物と同様に硬くて脆い化合物であり、クラック発生の起点となり得る。即ち、この場合においても、ターミナルとはんだとの間の接続信頼性が低下する虞がある。
はんだ付け工程において、はんだの温度が比較的高いとき、ターミナル中のAl成分がZn−Al系はんだ中に急速に拡散することにより、Zn−Al系はんだの組成が変化(Zn−Al系はんだ中のAl成分の割合が増加)し、硬くて脆い合金に変化する。この傾向は「はんだ付け工程におけるはんだの温度」が高いほど顕著である。よって、この合金の発生によりターミナルとはんだとの間の接続信頼性が低下する虞がある。
前記半導体装置は、前記半導体素子、前記第1金属体、前記第2金属体、前記第1はんだ材料層及び前記第2はんだ材料層を封止する封止樹脂を更に備え、
前記第1金属体の表面がAl、Ni、Al酸化物及びNi酸化物のうちの一つ以上から形成されていてもよい。
以下、図面を参照しながら本発明の実施形態に係る半導体装置の製造方法及びその製造方法により製造される同半導体装置について説明する。
初めに本半導体装置の構成について説明する。本半導体装置の構成を模式的に示した断面図が図1に示されている。以下、説明の便宜上、各図の紙面上方を「上」、紙面下方を「下」と称呼する。従って、各図に示した各部材の紙面の上方の面を「上面」と称呼し、各部材の紙面の下方の面を「下面」と称呼する。
次に、半導体装置10の製造方法について図2〜図4を参照しながら説明する。なお、図2〜図4において、図1と同一の部分については、同一符号が付され、その説明は省略される場合がある。
(1)第1積層体20を構成する部材を積層する「仮積層体形成工程」(第1工程)
(2)第1はんだ材料層21及び第2はんだ材料層23の表面に存在するAl酸化膜を破壊し、第1積層体20を構成する部材を電気的且つ物理的に接続して第1積層体20を形成する「第1積層体形成工程」(第2工程)
(3)半導体装置10を構成する部材を積層して、はんだ付けにより電気的且つ物理的に接続して第2積層体を形成する「第2積層体形成工程」(第3工程)
(4)第2積層体を封止樹脂41によりモールドすることによって「モールド体」を成形する「モールド工程」(第4工程)
以下、各工程について説明する。
仮積層体形成工程は、次のように行われる。先ず、図2(A)に示したように、Zn−Al系はんだ合金で構成された第1はんだ箔(第1はんだ材料層)21bと、ターミナル22の基材となるNi製の金属板22cと、Zn−Al系はんだ合金で構成された第2はんだ箔(第2はんだ材料層)23bとをこの順で重ね合わせ、仮積層体20cを形成する。
次に、この仮積層体20cを、ロール圧延機150を用いて上下から加圧する圧延処理が行われる(図2(B)参照。)。このとき、仮積層体20cを上下から加圧することにより、第1はんだ箔21b及び第2はんだ箔23bの表面と接触する領域に存在するAl酸化膜が破壊され、金属板22cと第1はんだ箔21b及び第2はんだ箔23bの金属同士が接触する。
第2積層体形成工程は、次のようにはんだリフローが2回行われる。先ず、図3(A)に示したように、第1リードフレーム11の上面(即ち、Niめっき層の上面)に、後に第3はんだ材料層12となるはんだペースト12aを塗布する。次に、はんだペースト12aの上面にIGBT13及び第1積層体20を載置してできた積層体をはんだリフロー炉内に搬送し、1回目のはんだリフローを行う(図3(B)参照。)。このとき、リフロー温度(積層体の温度)は、Zn−Al系はんだの融点である380℃以上且つZnの溶融温度420℃以下の範囲に設定される。これにより、Zn−Al系はんだとNiとの接合界面において、硬くて脆い金属間化合物であるZn−Ni系化合物の生成を抑えることができる。この温度条件下においては、接合界面において、主として金属間化合物Al3Ni2が生成される。Al3Ni2の脆性は比較的低いうえ、その生成反応はZn−Ni系金属間化合物の生成と比べ緩やかであり、その生成量も僅かであるので、接続信頼性低下の原因とはならない。
モールド工程においては、成形金型を用いた周知の方法により積層体L1の樹脂封止が行われる。例えば、第2積層体L1は、上金型と下金型とからなる成形金型に収容される。次に、成形金型の温度を上昇させるとともに、常温において液体状の封止樹脂41を金型内(キャビティ内)に注入する。封止樹脂41には、エポキシ系の熱硬化性樹脂を基材とする樹脂を用いる。成形金型の温度を封止樹脂41の硬化温度以上に設定する。その後、封止樹脂41が硬化すると、半導体装置10が完成する(図1参照。)。
本発明は、上記実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。
(1)Al基材にNiめっき処理
半導体装置10のターミナル22はNiで構成されていたが(図5(A)参照。)、これに代えてAl製の基材に第1はんだ材料層21と当接する主面22a及び第2はんだ材料層23と当接する主面22bにNiめっき処理が施された構成であってもよい(図5(B)参照;第1積層体20e,ターミナル22e。)。この態様によれば、ターミナルの熱伝導率を高くすることができ、より一層放熱性を高めることができる。なお、ターミナル22eの表面がNi酸化物で構成されていてもよい。
更に、半導体装置のターミナル22eは、Niめっき処理が施されていなくてもよい。即ち、ターミナルの第1はんだ材料層21と当接する主面22a及び第2はんだ材料層23と当接する主面22bがAl製又はAl酸化物の基材が用いられてもよい(図5(C)参照;第1積層体20f,ターミナル22f。)。前述した第1積層体形成工程(圧延処理工程(第2工程))においては、Zn−Al系はんだの表面のAl酸化膜を破壊しながら接合することが可能である。よって、ターミナルの表面に形成されたAl酸化膜も破壊することが可能である。従って、Al製の基材には必ずしもNiめっき処理が施されている必要はない。この態様によれば、ターミナルの表面処理にかかるコストを削減することができる。
半導体装置のターミナル22はCuで構成されていてもよい(図5(D)参照;第1積層体20g,ターミナル22g)。この態様によれば、ターミナルの熱伝導率を、ターミナルがAlで構成されたときの熱伝導率よりも高くすることが可能である。
ところで、前述したように、Cuは封止樹脂41との密着性が低いという問題がある。そこで、ターミナルの封止樹脂41と接する面をNiめっきによって被覆することによって、封止樹脂41の密着力不足を解消することができる。但し、この場合、ターミナルの第1はんだ材料層21及び第2はんだ材料層23と面している面に存在するCu分がマイグレーション等によりターミナル側方の封止樹脂41と接する面に周り込んでターミナルと封止樹脂41との密着力を低下させる可能性がある。従って、図5(E)に示したように、第1積層体20hにおいて、ターミナル22h全体にNiめっき処理を施すことが望ましい。これにより、封止樹脂41と接する面22iにおける密着力を高めることができる。
使用するZn−Al系はんだの組成は、Zn/5Alに限ることはなく、Zn及びアルミニウムを主成分とするはんだであればよい。例えば、Zn、Al及びGeの他にAg、Mg、Sn等を微量に含んでいてもよい。
ターミナルの表面処理はめっき処理に限ることはなく、蒸着及びスパッタ等により行われてもよい。
前述した実施形態における第1積層体20の製造方法は、圧延処理に代えて以下に示す方法を用いてもよい。
第1積層体20を構成する各部材の接合界面(ターミナル22と第1はんだ材料層21との界面及び第2はんだ材料層23との間の界面)に形成される酸化被膜は、摩擦熱によっても破壊することができる。
第1積層体20を構成する各部材の接合界面に形成される酸化被膜は、超音波振動を印加することによっても破壊することができる。
第1積層体20を構成する各部材の接合界面に形成される酸化被膜は、瞬間的に熱を印加することによっても破壊することができる。
第1主面(22a)及び同第1主面と対向する第2主面(22b)がCu、Al、Ni、Al酸化物及びNi酸化物のうちの一つ以上から形成されてなる第1金属体(ターミナル22)を準備し、前記第1金属体の前記第1主面に接触するようにZn−Al系はんだを成分とする第1はんだ材料層21を配置し、前記第1金属体の前記第2主面に接触するようにZn−Al系はんだを成分とする第2はんだ材料層23を配置して仮積層体20cを作成する第1工程を含む。
前記第2はんだ材料層の前記第2主面と反対側の面と第2金属体(第2リードフレーム31)の一方の主面31aとが当接した状態にて同第2はんだ材料層を溶融することにより前記第1金属体と前記第2金属体とを同第2はんだ材料層を用いてはんだ付けする工程であって、
前記第1はんだ材料層及び前記第2はんだ材料層を用いたはんだ付けを行う際に同第1はんだ材料層及び同第2はんだ材料層を前記Zn−Al系はんだの融点以上であり且つZnの融点未満である温度に加熱する第3工程を含む。
Claims (3)
- 第1主面及び同第1主面と対向する第2主面がCu、Al、Ni、Al酸化物及びNi酸化物のうちの一つ以上から形成されてなる第1金属体を準備し、前記第1金属体の前記第1主面に接触するようにZn−Al系はんだを成分とする第1はんだ材料層を配置し、前記第1金属体の前記第2主面に接触するようにZn−Al系はんだを成分とする第2はんだ材料層を配置して仮積層体を作成する第1工程、
前記仮積層体に圧力若しくは振動を加えることにより、又は熱を瞬間的に加えることにより、前記第1はんだ材料層の前記第1主面と接触する領域に存在する酸化膜及び前記第2はんだ材料層の前記第2主面と接触する領域に存在する酸化膜を破壊しながら前記第1金属体、前記第1はんだ材料層及び前記第2はんだ材料層を接合させる第2工程、及び
前記第1はんだ材料層の前記第1主面と反対側の面と半導体素子の一方の主面とが当接した状態にて同第1はんだ材料層を溶融することにより前記第1金属体と前記半導体素子とを同第1はんだ材料層を用いてはんだ付けし、前記第2はんだ材料層の前記第2主面と反対側の面と第2金属体の一方の主面とが当接した状態にて同第2はんだ材料層を溶融することにより前記第1金属体と前記第2金属体とを同第2はんだ材料層を用いてはんだ付けする工程であって、前記第1はんだ材料層及び前記第2はんだ材料層を用いたはんだ付けを行う際に同第1はんだ材料層及び同第2はんだ材料層を前記Zn−Al系はんだの融点以上であり且つZnの融点未満である温度に加熱する第3工程、
を含む、半導体装置の製造方法。 - 請求項1に記載の方法によって製造された半導体装置。
- 請求項2に記載の半導体装置において、
前記半導体装置は、前記半導体素子、前記第1金属体、前記第2金属体、前記第1はんだ材料層及び前記第2はんだ材料層を封止する封止樹脂を更に備え、
前記第1金属体の表面がAl、Ni、Al酸化物及びNi酸化物のうちの一つ以上から形成されている、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015099657A JP6354954B2 (ja) | 2015-05-15 | 2015-05-15 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015099657A JP6354954B2 (ja) | 2015-05-15 | 2015-05-15 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219479A true JP2016219479A (ja) | 2016-12-22 |
JP6354954B2 JP6354954B2 (ja) | 2018-07-11 |
Family
ID=57581999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015099657A Active JP6354954B2 (ja) | 2015-05-15 | 2015-05-15 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6354954B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1157995A (ja) * | 1997-08-27 | 1999-03-02 | Suzuki Motor Corp | アルミニウム部材と異種材との接合方法 |
JP2002305213A (ja) * | 2000-12-21 | 2002-10-18 | Hitachi Ltd | はんだ箔および半導体装置および電子装置 |
JP2007281274A (ja) * | 2006-04-10 | 2007-10-25 | Denso Corp | 半導体装置 |
JP2009129983A (ja) * | 2007-11-20 | 2009-06-11 | Toyota Central R&D Labs Inc | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
JP2010073908A (ja) * | 2008-09-19 | 2010-04-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2011228405A (ja) * | 2010-04-16 | 2011-11-10 | Hitachi Cable Ltd | リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 |
JP2013030607A (ja) * | 2011-07-28 | 2013-02-07 | Nissan Motor Co Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014080449A1 (ja) * | 2012-11-20 | 2014-05-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
JP2014192202A (ja) * | 2013-03-26 | 2014-10-06 | Toyota Motor Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-05-15 JP JP2015099657A patent/JP6354954B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1157995A (ja) * | 1997-08-27 | 1999-03-02 | Suzuki Motor Corp | アルミニウム部材と異種材との接合方法 |
JP2002305213A (ja) * | 2000-12-21 | 2002-10-18 | Hitachi Ltd | はんだ箔および半導体装置および電子装置 |
JP2007281274A (ja) * | 2006-04-10 | 2007-10-25 | Denso Corp | 半導体装置 |
JP2009129983A (ja) * | 2007-11-20 | 2009-06-11 | Toyota Central R&D Labs Inc | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
JP2010073908A (ja) * | 2008-09-19 | 2010-04-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2011228405A (ja) * | 2010-04-16 | 2011-11-10 | Hitachi Cable Ltd | リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 |
JP2013030607A (ja) * | 2011-07-28 | 2013-02-07 | Nissan Motor Co Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014080449A1 (ja) * | 2012-11-20 | 2014-05-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
JP2014192202A (ja) * | 2013-03-26 | 2014-10-06 | Toyota Motor Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6354954B2 (ja) | 2018-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
JP6041469B2 (ja) | 高融点半田層の形成方法 | |
WO2016199621A1 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP2012174927A (ja) | 半導体装置及びその製造方法 | |
CN110383464B (zh) | 半导体装置 | |
WO2011040313A1 (ja) | 半導体モジュールおよびその製造方法 | |
JP2009290007A (ja) | 接合体、半導体装置および接合体の製造方法 | |
EP2541593B1 (en) | Laminated high melting point soldering layer | |
JP5691831B2 (ja) | 半導体装置およびその製造方法 | |
JP2013229457A (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2013129279A1 (ja) | 半導体装置の製造方法 | |
JP6091443B2 (ja) | 半導体モジュール | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5919625B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP6354954B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006190728A (ja) | 電力用半導体装置 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP5733466B2 (ja) | 半導体装置の製造方法 | |
JP2008028295A (ja) | パワー半導体モジュール及びその製造方法 | |
JP6427838B2 (ja) | 半導体装置 | |
JP7421189B2 (ja) | 電気デバイスの製造方法 | |
JP2015033715A (ja) | 半導体装置の製造方法 | |
JP2019110280A (ja) | 半導体装置の製造方法 | |
WO2016171122A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180529 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6354954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |