JP2005288458A - 接合体、半導体装置、接合方法、及び半導体装置の製造方法 - Google Patents

接合体、半導体装置、接合方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005288458A
JP2005288458A JP2004103984A JP2004103984A JP2005288458A JP 2005288458 A JP2005288458 A JP 2005288458A JP 2004103984 A JP2004103984 A JP 2004103984A JP 2004103984 A JP2004103984 A JP 2004103984A JP 2005288458 A JP2005288458 A JP 2005288458A
Authority
JP
Japan
Prior art keywords
silver
tin
palladium
gold
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004103984A
Other languages
English (en)
Inventor
Toshihide Takahashi
利英 高橋
Kazutaka Matsumoto
一高 松本
Izuru Komatsu
出 小松
Kimihiro Tadauchi
仁弘 忠内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004103984A priority Critical patent/JP2005288458A/ja
Priority to US11/058,323 priority patent/US20050218525A1/en
Priority to EP05251136A priority patent/EP1582287A1/en
Publication of JP2005288458A publication Critical patent/JP2005288458A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】 高い濃度で鉛を含有しない接合材を用い、高温条件を経てもおいても良好な機械的強度を保持可能な接合体を提供することである。
【解決手段】
本発明に係る接合体４は、第１金属被接合材１と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料よりなる第２金属被接合材２を接合する接合層３を有しており、この接合層３においては、その断面微細構造に、第２金属被接合材構成元素と錫とを含む固溶体相と錫相のうちの少なくとも一種の相と、第２金属被接合材構成元素と錫とを構成元素とする複数の粒状金属間化合物相とが存在することを特徴とする。
【選択図】 図１

Description

本発明は、特に電子機器の部品の接合に好適に用いられ、金属同士、表面に金属がメタライズされた材料と金属、表面に金属がメタライズされた材料同士の接合体、接合方法、それを用いた半導体装置、半導体装置の製造方法に係わるものである。
ある物体とその物体よりも融点が低い物質を用いた接合技術としてのはんだ接合は、古くから使用されており、電子機器の接合においても、マイクロプロセッサ、メモリ、抵抗、及びコンデンサなどの半導体素子や電子部品と実装基板との接合をはじめとして幅広く用いられている。はんだ接合は、部品を基板に固定するだけでなく、導電性を有する金属をはんだに含有させることにより電気的接合も兼ね備えている点に特長を有する。
今日、パーソナルコンピュータ、携帯電話などに代表されるパーソナル機器の急激な普及が進むにつれ、電子部品の実装技術における接合材や接合方法の選択はますますその重要性が増大している。
従来、最も多く用いられているはんだは、錫・鉛系共晶はんだであった。この錫・鉛系共晶はんだは実用に極めて適している。しかし、錫・鉛系共晶はんだに含まれる鉛は、人体に対し有害であることが知られるようになり、錫・鉛系共晶はんだに代わる、鉛を含まない、いわゆる非鉛系はんだの開発が急務とされている。
一方、現在半導体デバイスの中で例えばパワーデバイスにおいて用いられている接合材には、主に融点が約１８３℃以下の低温系はんだ（Ｓｎ−Ｐｂ共晶はんだ）と、融点が約３００℃程度の高温系はんだ（Ｐｂ−５Ｓｎはんだ）が用いられ、それぞれ工程に応じて使い分けられている。
このうち、低温系はんだについては、錫・銀・銅系合金を中心に実用化の段階に到達しており、今後数年で多くのセットメーカーで非鉛系共晶はんだの代替は完了することが予定されている。
しかしながら、高温系はんだ、すなわち例えば２５０℃の高温条件下においても良好な機械的強度を保持する接合部を形成する接合材については、高鉛含有材料以外には未だに有力な候補が見つかっていない。
鉛等の有害物質を使用しない金属材料を用いて融点３００℃付近の金属合金を開発しようとした場合には、融点２３２℃の錫を主成分とした錫基合金の高融点化、または融点４２０℃の亜鉛をベースとした亜鉛基合金の低融点化のいずれかが考えられる。しかし、これらの合金開発からは高温での機械的強度を十分に保持可能な接合部を形成できる材料が未だ見つかってはいない。
高温条件下においても良好な機械的特性を保持する接合部を形成する技術として、接合部を金属化合物化させ、耐熱性を向上させる方法が例えば非特許文献１に提案されている。しかしながら、この方法では、接合界面全体を金属間化合物化させるため、化合物が充分成長するための時間、例えば実装時間に３０分から１時間程度必要とする。また、金属間化合物の脆性のため接合部の機械的信頼性が劣り、また熱伝導性・電気抵抗も劣化する恐れがある。
山本 他、「Ｓｎ−Ａｇはんだを用いたマイクロ接合部の金属間化合物化に関する研究」、第１３回マイクロエレクトロニクスシンポジウム論文集、（２００３）、４５−４８
本発明は、高い濃度で鉛を含有しない接合材を用い、その接合部が高温条件においてもなお良好な機械的強度を保持可能な接合体を短時間で得ることのできる接合体、及び接合方法、及び高い濃度で鉛を含有しない接合材を用い、高温条件にあっても半導体素子とリードフレームとの接合部が良好な機械的強度を保持することが可能な接合体を短時間で得ることのできる半導体体装置及びその製造方法を提供することを目的とするものである。
本発明は、第１金属被接合材と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される第２金属被接合材と、前記第１金属被接合材及び第２金属被接合材を接合し、その断面微細構造に、第２金属被接合材構成元素と錫とを含む固溶体相と錫相のうちの少なくとも一種の相と、第２金属被接合材構成元素と錫とを構成元素とする複数の粒状金属間化合物相と、が存在する接合層とを備えることを特徴とする接合体である。
前記接合体において、前記第１金属被接合材は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金からなる群から選択されることが望ましい。
また、本発明は、少なくとも一面が金属薄膜でメタライズされた半導体素子と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い前記半導体素子を載置する金属リードフレームと、前記半導体素子の金属薄膜がメタライズされた面及び前記金属リードフレーム間に存在して前記半導体素子と前記金属リードフレームとを接合し、その断面微細構造に、第２金属被接合材構成元素と錫とを含む固溶体相と錫相のうちの少なくとも一種の相と、第２金属被接合材構成元素の少なくとも一種と錫とを構成元素とする複数の粒状金属間化合物相と、が存在する接合層と、前記半導体素子及びリードフレームを封止する封止樹脂とを備えることを特徴とする半導体装置である。
前記半導体装置において、前記金属薄膜は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用いることが望ましい。
また、本発明は、第１金属被接合材と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い少なくとも厚さ５０μｍ以上の第２金属被接合材とを、錫又は液相線温度が２３０℃以下である錫合金を用い厚さ１μｍ以上５０μｍ以下の薄層接合材を介して積層し積層体を形成する工程と、前記積層体を２８０℃以上４５０℃以下の温度に加熱して前記第１金属被接合材及び前記第２金属被接合材を互いに接合する工程を行うことを特徴とする接合方法である。
前記接合方法において、前記液相線温度が２３０℃以下である錫含有合金は、錫及び銀を主成分とする錫・銀系合金、錫、銀及び銅を主成分とする錫・銀・銅系合金、錫及び銅を主成分とする錫・銅系合金、錫及び亜鉛を主成分とする錫・亜鉛系合金からなる群より選択されることが望ましい。
前記接合方法において、前記第１金属被接合材は、銅、金、銀、及び、金とパラジウムを主成分とする金・パラジウム系合金、銀とパラジウムを主成分とする銀・パラジウム系合金よりなる群より選択されることが望ましい。
また、本発明は、少なくとも一面に金属薄膜がメタライズされた半導体素子と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い、前記半導体素子を載置する厚さ５０μｍ以上のリードフレームとを、前記半導体素子の金属薄膜がメタライズされた面と前記リードフレームとが向き合うように、錫又は液相線温度が２３０℃以下である錫合金を用いた厚さ１μｍ以上５０μｍ以下の薄層接合材を介して積層し積層体を形成する工程と、前記積層体を２８０℃以上４５０℃以下の温度に加熱して前記半導体素子及び前記リードフレームを互いに接合する工程と、前記接合体を樹脂封止する工程とを行うことを特徴とする半導体装置の製造方法である。
前記半導体装置の製造方法において、前記液相線温度が２３０℃以下である錫含有合金は、錫及び銀を主成分とする錫・銀系合金、錫、銀及び銅を主成分とする錫・銀・銅系合金、錫及び銅を主成分とする錫・銅系合金、錫及び亜鉛を主成分とする錫・亜鉛系合金からなる群より選択されることが望ましい。
前記半導体装置の製造方法において、前記金属薄膜は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用いることが望ましい。
本発明の接合体は有害な高鉛含有接合材を使用せずとも十分な接合強度を有し、かつ高温条件においても機械的強度が維持可能である。
本発明の接合方法によれば、錫ベースの接合材を用い、有害な高鉛含有接合材を使用せず、かつ接合ピーク温度に維持する時間が短くとも耐熱性が高い接合部が形成される。
すなわち、本発明によれば短時間で接合が可能なため、接合体の製造効率の向上に寄与する。例えば、実際の半導体装置の実装工程において鉛含有はんだを用いた現行の製造速度と同程度の製造速度に設定することを可能とし、製造効率を低減させない。
また、本発明の半導体装置の製造方法及び半導体装置によれば、半導体装置の製造過程において有害な高鉛含有接合材を使用せずとも、高温条件下にさらされても半導体素子とリードフレーム間の接合強度は維持され、信頼性の高い半導体装置を短時間で提供できるものである。
故に、本発明は産業上及び環境対策上極めて有用である。
図１は、接合体の一形態を示す断面図である。接合体４は、第１金属被接合材１が、第２金属被接合材２に接合層３を介して接合されている。
第１金属被接合材１は、金属材料を使用する。金属材料は用途に応じて選択可能で特に限定されないが、高温条件下において溶融した錫に溶解しやすい材料を用いることが望ましい。具体的に望ましくは後述する第２金属被接合材と同様に銅、金、銀、金・パラジウム系合金、銀・パラジウム系合金からなる群より選択される材料であると耐熱性に優れた接合部が形成できる。また、それ以外でも亜鉛、金・錫合金、パラジウム・ニッケル合金などが具体例として挙げられる。
第２金属被接合材２は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用いることを必須とし、用途に応じて選択する。これらの元素・合金は高温での加熱によって錫を含有する接合材への溶解、拡散が起こりやすく、また錫との金属間化合物を容易に形成する。このうち特に金、銀が溶融錫への溶解性の点で望ましい。
金・パラジウムを主成分とする金・パラジウム系合金としては金が５０重量％以上９０重量％以下、パラジウムが３０重量％以上５０重量％以下、金とパラジウムの合計が１００重量％以下となる組成が望ましく、さらに他の元素、例えばニッケル、錫、コバルト等を０重量％以上１０重量％以下含んでいるものであっても良い。金・パラジウム系合金の組成範囲の具体例としては、６０Ａｕ−４０Ｐｄが挙げられる。
銀・パラジウムを主成分とする銀・パラジウム系合金は銀が５０重量％以上９０重量％以下、パラジウムが３０重量％以上５０重量％以下、銀とパラジウムの合計が１００重量％以下となる組成が望ましく、さらに他の元素、例えばニッケル、錫、コバルト等を０重量％以上１０重量％以下含んでいても良い。金・パラジウム系合金の組成範囲の具体例としては、６０Ａｇ−４０Ｐｄが挙げられる。
前記第１金属被接合材１及び第２金属被接合材２を接合する接合層３の断面微細構造においては錫ベース相、つまり、少なくとも第２金属被接合材構成元素と錫とを含む固溶体相、若しくは錫相、あるいはその両方の相が存在している。さらに接合層３の断面微細構造においては第２金属被接合材構成元素の少なくとも一種と錫とを構成元素とする複数の粒状金属間化合物相と、が存在している。
つまり、接合層３は金属とのぬれ性に優れた錫ベースの低融点相中に、高融点の金属間化合物相が粒状となって分散された形態をとる。このような構造をとることにより、接合層３が高温化した場合、例えば２５０℃以上の温度条件下に置かれた場合、接合層３の全てが液相化することがなく液相と固相が混じったシャーベット状態が維持される。そのため接合部の機械的強度が維持されるものと考えられる。
接合層全体が金属間化合物化してしまうと接合部の融点は高くなるものの、金属間化合物自体は脆性が高いため接合部は脆性化し、機械的強度が維持されない恐れがある。しかしながら本発明によれば、そのような恐れがなく耐熱性に優れた接合部となる。
また、分散される金属間化合物相が針状であった場合、接合部のクラックなどの原因となり機械的強度が維持されない恐れがある。
接合層３の一例を示す断面概略図を図２に示す。図２に示した接合層１３は以下のようにして得られた接合体の断面のＳＩＭ観察結果を概略図化した物である。接合体は第１金属被接合材、第２金属被接合材として共に３００μｍ厚の銅板を用い、この第１、２金属被接合材間に接合材として錫箔を介在させて積層体を形成し、この積層体を加熱時間が３０秒でピーク温度（３００℃）が１０秒となるよう加熱して得られた。
図２に示されるように、第１金属被接合材１１、第２金属被接合材１２間の接合層１３には、少なくとも第１及び第２被接合材構成元素である銅が錫中に固溶した固溶体相１４と第２金属構成元素を含まない錫相１５が存在していた。また、接合層１３には第１及び第２被接合材構成元素である銅と錫とを構成元素とする粒状の金属間化合物相１６が分散していた。この例では金属間化合物層はＣｕ６Ｓｎ５であった。また、第１金属被接合材１１若しくは第２金属被接合材１２と接合層１３との界面に、第１及び第２被接合材構成元素と錫とを構成元素とするスカラップ状の金属間化合物相１７が存在していた。
本発明の接合体においては、第１金属被接合材若しくは第２金属被接合材と接合層との界面に、第１及び／または第２被接合材構成元素と錫とを構成元素とするスカラップ状の金属間化合物相が存在しても存在していなくともよい。しかしながら、このスカラップ状の金属間化合物が多すぎると、接合強度を低下させる恐れがあるので、できるだけ少ないほうが望ましく、具体的にはその平均厚さが平均接合部の厚さの１／２以下であることが望ましい。
図２で示した例では、第２金属被接合材が単一種の元素からなる場合であるが、第２金属被接合材が２種以上の元素からなる材料である場合、第２金属被接合材構成元素と錫とを含む固溶体相に、第２金属被接合材構成元素のうちの一部または全部の元素が含有されるものであって良い。
また、第２金属被接合材が２種以上の元素からなる材料である場合、また、第２金属被接合材構成元素と錫とを構成元素とする粒状金属間化合物は、第２金属被接合材構成元素のうちの一部または全部の元素を構成元素とするものであって良い。
また、図２で示した例では、第１金属被接合材と第２金属被接合材とは同種の材料を用いた場合であるが、第１金属被接合材と第２金属被接合材が異種の材料を用いた場合、第２金属被接合材構成元素と錫とを含む固溶体相に、第１の金属被接合材構成元素のうちの一部または全部が更に含有されていても良い。
また、第１金属被接合材と第２金属被接合材が異種の材料を用いた場合、第２金属被接合材構成元素と錫とを構成元素とする粒状金属間化合物は、第１の金属被接合材構成元素のうちの一部または全部の元素を構成元素として更に含むものであっても良い。
また、さらに第１金属被接合材と第２金属被接合材が異種の材料を用いた場合、接合層には、第１の金属被接合材と錫とを含む相や、第１の金属被接合材構成元と錫とを構成元素とする金属間化合物相が存在していても良い。
粒状の金属間化合物相は、接合層の観察される範囲で面積率５％以上２０％以下存在することが望ましい。この範囲であると接合部の機械的強度が保持でき、かつ耐熱性の向上効果が大きい。
粒状の金属間化合物相は、観察される範囲での平均粒径が０．１μｍ以上５μｍ以下であることが望ましい。この範囲であると接合部の機械的強度が保持でき、かつ耐熱性の向上効果が大きい。
粒状の金属間化合物相の形状は特に限定されない。高温での接合強度を高めるために短径と長径の比は１：１〜１：３の範囲であることがより望ましい。また、表面に凹凸を有するものであっても良い。
上記の接合体を得るには以下に詳細を示すような接合方法を行うことにより得ることができるが、この方法に限定されるものではない。
図３は接合方法の一形態を示す断面図である。
図３（ａ）に示すように、まず、第１金属被接合材１と、薄層接合材５と、第２金属被接合材２とを積層して積層体６を形成する。このとき加圧を行っても良い。
次に、この積層体６を加熱することによって、図３（ｂ）に示すように第１金属被接合材１及び第２金属被接合材２が接合層３を介して接合された接合体４が得られる。
なお、積層体６を得る際に、図３（ｃ）に示すように、予め第２金属被接合材２表面に薄層接合材５をメタライズし、第２金属被接合材２表面に薄層接合材５が被着した状態のものに第１金属被接合材１を積層して積層体６を形成してもよい。また図３（ｄ）に示すように予め第１金属被接合材１の表面をメタライズし、第１金属被接合材１表面に薄層接合材５が被着したものと第２金属被接合材２を積層して積層体６を形成しても良い。
また第１金属被接合材又は第２金属被接合材は、金属、セラミックス、半導体等からなる他の部材表面にメタライズされて、当該部材を他の部材と接合させるための部材として用いられる場合も本発明の範疇に含むものである。
図４は、接合方法の一形態を示す断面図である。母材７表面に第１金属被接合材１が、母材８表面に第２金属被接合材２がメタライズされている。各メタライズ層の間には薄層接合材５を配置し積層体９を構成する。この後積層体９を加熱することにより接合を行う。なお、母材８、メタライズ層２が共に銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料である場合、母材８とメタライズ層２の積層体を第２金属被接合材とみなす。
図４には第１被接合材及び第２被接合材が共に他の母材表面にメタライジングされた例を示したが、第１金属被接合材のみを他の母材表面にメタライジングし、第２金属被接合材は他の母材にメタライジングされていない場合も本発明の範疇に含むものである。逆に第２金属被接合材のみを他の母材表面にメタライジングし、第１金属被接合材は他の母材にメタライジングされていない場合も本発明の範疇に含むものである。
第１及び第２金属被接合材を他の部材表面にメタライズする手段としては、蒸着、めっき処理や電子ビーム処理等が挙げられる。
以下、上記接合方法に用いられる部材について更に説明する。
第１金属被接合材１は、金属材料を使用する。金属材料は用途に応じて選択可能で特に限定されないが、高温条件下において溶融した錫に溶解しやすい材料を用いることが望ましい。具体的に望ましくは後述する第２金属被接合材と同様に銅、金、銀、金・パラジウム系合金、銀・パラジウム系合金からなる群より選択される材料であると耐熱性に優れた接合部が形成できる。また、それ以外でも亜鉛、金・錫合金、パラジウム・ニッケル合金などが具体例として挙げられる。
第２金属被接合材２は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料であることを必須とする。これらの元素は高温での加熱によって錫を含有する薄層接合材への溶解、拡散が起こりやすく、また錫との金属間化合物を容易に形成する。このうち特に金、銀が溶融錫への溶解性の点で望ましい。
金・パラジウムを主成分とする金・パラジウム系合金としては金が５０重量％以上９０重量％以下、パラジウムが３０重量％以上５０重量％以下、金とパラジウムの合計が１００重量％以下となる組成が望ましく、さらに他の元素、例えばニッケル、錫、コバルト等を０重量％以上１０重量％以下含んでいるものであっても良い。金・パラジウム系合金の組成範囲の具体例としては、６０Ａｕ−４０Ｐｄが挙げられる。
銀・パラジウムを主成分とする銀・パラジウム系合金は銀が５０重量％以上９０重量％以下、パラジウムが３０重量％以上５０重量％以下、銀とパラジウムの合計が１００重量％以下となる組成が望ましく、さらに他の元素、例えばニッケル、錫、コバルト等を０重量％以上１０重量％以下含んでいても良い。金・パラジウム系合金の組成範囲の具体例としては、６０Ａｇ−４０Ｐｄが挙げられる。
第１金属被接合材の厚さ（平均厚さ）は、第１金属被接合材が銅、金、銀、金・パラジウム系合金、銀・パラジウム系合金からなる群より選択される材料以外である場合には、１μｍ以上１００μｍ以下の範囲であることが望ましい。また、第１金属被接合材が銅、金、銀、金・パラジウム系合金、銀・パラジウム系合金からなる群より選択される材料である場合にも、１μｍ以上１００μｍ以下の範囲であることが望ましい。
第２金属被接合材の厚さ（平均厚さ）は５０μｍ以上必要である。これ未満であると、接合層において錫合金への元素の拡散が十分に生じず、耐熱性を有する接合部が形成できない恐れがある。また、第２金属被接合材の厚さ５００μｍ以下であることが望ましい。
なお、例えば、図４のように母材８にメタライズ層２が形成されている場合で、母材８とメタライズ層２が共に銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料である場合、母材８とメタライズ層２の積層体を第２金属被接合材２とみなし、メタライズ層２と母材８と厚さの総計が５０μｍ以上であれば良い。
また、例えば図４のように、母材８にメタライズ層２が形成されている場合で、母材８が銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料以外の材料で、この母材８に第２金属被接合材２をメタライズし該母材８を接合するために使用する際は、厚さは５０μｍ以上、望ましくは１００μｍ以下であることが必要である。
薄層接合材としては、錫または液相線温度が２３０℃以下の錫含有合金を用いる。液相線温度が２３０℃以下の錫含有合金としては、錫及び銀を主成分とする錫・銀系合金、錫、銀及び銅を主成分とする錫・銀・銅系合金、錫及び銅を主成分とする錫・銅系合金、錫及び亜鉛を主成分とする錫・亜鉛系合金が望ましい。液相線温度が２３０℃以下の錫含有合金の具体的組成例を以下に挙げる。
錫・銀系合金：Ａｇ０.１重量％以上４.０重量％以下、残部Ｓｎ。
錫・銅系合金：Ｃｕ０.１重量％以上１.０重量％以下、残部Ｓｎ。
錫・銀、銅系合金：Ａｇ０.１重量％以上４.０重量％以下、０.１重量％以上１.０重量％以下Ｃｕ、残部Ｓｎ。
錫・亜鉛系合金：Ｚｎ０.１重量％１２.０重量％以下、残部Ｓｎ。
さらにこれらの合金に、銅、亜鉛、ニッケル、ビスマス、インジウムなどの元素が０重量％以上１０重量％以下含まれていても良い
また、薄層接合材は、接合材の接合性の確保と被接合材の拡散による耐熱性の向上実現の両面を適正に満たすために厚さ１μｍ以上５０μｍ以下、より好ましくは３μｍ以上１５μｍ以下、更に望ましくは５μｍ以上１０μｍ以下とすることが望ましい。薄層接合材の厚さが厚すぎると、接合時間において被接合材が充分に接合材に拡散せず耐熱性の向上が実現されない恐れがあり、薄すぎると接合材のぬれ性が低下し、接合強度が確保できない恐れがある。
薄層という形態の供給手段としては、めっき処理、はんだペースト、シートはんだ、又はスーパージャフィット法・スーパーソルダー法等によるはんだプリコート等が挙げられる。
はんだペーストを使用する場合には、はんだペースト厚は、はんだペースト厚を極端に大きくした場合には、数秒の接合時間において被接合材が充分に錫主成分層部に拡散せず高融点化が実現されないということが考えられる。そのため、短時間での高融点化の実現の両面を適正に満たすために、可能な限りはんだペースト厚を小さくするため１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内にすることが望ましい。
シートはんだ材を使用する場合は、シート厚を極端に大きくした場合には、数秒の接合時間において被接合材が充分に錫主成分層部に拡散せず高融点化が実現されないということが考えられる。そのため、短時間での高融点化の実現の両面を適正に満たすために、可能な限りシート厚を小さくするため３０〜５０μｍの範囲内にすることが望ましい。
本発明の接合方法について更に説明する。
積層体を加熱する際の加熱温度は２８０℃以上４５０℃以下の範囲内である。この範囲であると融点２３２℃である錫を主成分とした薄層接合材は溶融し、その中へ固相状態を保持した第２金属被接合材が溶解・拡散し、粒状の金属間化合物を形成する。加熱温度は好ましくは３００℃以上である。
加熱時間は５秒以上が望ましく、特にピーク温度での加熱時間が５秒以上となるように加熱すればより好ましい。また、加熱時間は長くとも２分以下でよく、ピーク温度での加熱時間が１分以下更に望ましくは３０秒以下となるように加熱すればよい。
本発明の接合方法によれば、特定組成を有し、厚さの比較的大きい第２金属被接合材と、特定組成を有し厚さの薄い薄層接合材を用い、２８０℃以上という高温で加熱することにより、融点２３２℃である錫を主成分とした薄層接合材は溶融し、その中へ固相状態を保持した、少なくとも第２金属被接合材が溶解・拡散する。接合層内部は被接合材の拡散相が支配的となり、接合部の高融点化が実現可能となる。すなわち、低融点である錫相部分が除かれたことにより高温系マウント材として求められる２５０℃保証として、２５０℃の高温条件下においても接合層が再溶融することがない。また薄層接合材においては、少なくとも第２金属被接合材の拡散により、形成される接合層に、錫相のみならず、少なくとも第２金属被接合材構成元素が錫に固溶した相、及び錫と少なくとも第２金属被接合材構成元素で構成される金属間化合物相等が生成する。結果として、高温条件下においても機械的強度の良好な接合体が短時間で得ることができる。
本発明に係る接合体、接合方法は、どのような分野で用いられても良いが、特に製造プロセス、あるいは製品使用時に高温条件下に置かれる電子機器部品、半導体デバイス特にパワー系半導体デバイスにおける部品の接合に好適に用いられる。特に半導体素子とリードフレームとの接合に際しては特に好適に用いられる。
以下、実施例により本発明を詳細に説明する。
（実施例１）
パワー系半導体装置における半導体素子とリードフレームとの接合を行った。図５は半導体素子とリードフレームとの接合形態を示す断面図である。このパワー系半導体モジュールでは、１０ｍｍ角のシリコン半導体素子２１に金を蒸着することによりメタライズが施され０．１μｍ厚の金よりなる金属層２２（第１金属被接合材）が形成されている。また、銅よりなるリードフレーム２３（第２金属被接合材）に、薄層接合材として５μｍ厚で錫薄層２４をめっきにより施した。この金属層２２が被着したシリコン半導体素子２１と、錫薄層２４が被着したリードフレーム２３とを金属層２２と錫箔層２４が接するように積層し、その後加熱して接合を行った。加熱は、１００ｐｐｍ以下の酸素濃度にした窒素雰囲気中でリフローした。リフロー温度は、余熱が２００℃約３０秒、本加熱が３２０℃１０秒とした。
接合後の接合界面の断面をＳＥＭ観察から、際立ったボイドは発生せず良好な接合性を示した。
最後に接合したリードフレームと半導体素子とを樹脂封止し、パワー系半導体装置を得た。
（実施例２）
本実施例ではリードフレーム２３に、はんだペースト印刷により薄層接合材２４を形成した以外は実施例１と同様にパワー系半導体装置を得た。
銀が３．５重量％、残部錫からなる錫・銀系合金を用いて、約５μｍのはんだ粉末を作成した。このはんだ粉末材とフラックスの成分を重量比で全体の約１０％で完全に混合させ、はんだペーストを作成した。フラックス成分は、溶剤、ロジン、活性剤、有機ハロゲン、粘稠剤等である。はんだペーストは印刷に適した粘度である約５０万ｃｐｓとなるまで約２０分間攪拌した。このはんだペーストを銅からなるリードフレーム２３上に約３０μｍの厚さとなるよう印刷し、その上に蒸着により形成した金からなる金属層２２を施した半導体素子２１を搭載して、１００ｐｐｍの酸素濃度にした窒素雰囲気中でリフローした。リフロー温度は、余熱が２００℃約３０秒、本加熱が３２０℃１０秒とした。
接合後の接合界面の断面をＳＥＭ観察から、際立ったボイドは発生せず良好な接合性を示した。
最後に接合したリードフレームと半導体素子とを樹脂封止し、パワー系半導体装置を得た。
（実施例３）
本実施例では、リードフレーム２３に、シートはんだ材を供給することにより薄層接合材２４を形成した以外は実施例１と同様にパワー系半導体装置を得た。シートはんだ材は、銀が３．５重量％、残りが錫からなる錫・銀系合金を用いた、約５０μｍ厚のシートである。このシートはんだ材を銅からなるリードフレーム２３上に配置し、その上に金蒸着を施したシリコン半導体素子を搭載して、１００ｐｐｍの酸素濃度にした窒素雰囲気中でリフローした。リフロー温度は、余熱が２００℃約３０秒、本加熱が３２０℃１０秒とした。
接合後の接合界面の断面をＳＥＭ観察から、際立ったボイドは発生せず良好な接合性を示した。
最後に接合したリードフレームと半導体素子とを樹脂封止し、パワー系半導体装置を得た。
(実施例４〜７、比較例１、２)
以下のようにして接合体を得た。接合体は第１金属被接合材、第２金属被接合材として共に３００μｍ厚の銅板を用い、この第１、２金属被接合材間に薄層接合材を介在させて積層体を形成し、加熱を行い実施例４〜７の接合体を作成した。
表１に、各実施例の薄層接合材材料及び加熱条件(ピーク温度×ピーク温度保持時間)を記載する。また、得られた接合体を２５０℃における接合強度を荷重１０Nfでの引き剥がし試験により接合面を維持可能かどうか評価しその結果をピール強度として表１に併記した。表１に記載したピール強度は、試験後においても、接合面が剥がれることがなかった場合を○、剥がれた場合を×とした。また、得られた接合体の接合部の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）加工を施した試料を用い、ＳＩＭ観察像を得、ＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ Ｍｉｃｒｏａｎａｌｙｚｅｒ ）分析により観察される各相の分析を行った。図６に実施例４、図７に実施例５、図８に実施例６、図９に実施例７のＳＩＭ観察像を示す。
Figure 2005288458
実施例４〜実施例７においては、図６〜９に示されるように、接合層が錫ベース相と、粒状の金属間化合物相が存在している。またこのような接合層を有する実施例４〜７の接合体は高温における接合強度に優れることが明らかである。
比較例１においては加熱時間が低い以外は実施例４と同様の条件で接合を行った例である。比較例２の接合体は以下のようにして得た。一対の３００μｍ厚の銅板を用意し、一方の銅板表面に１０μｍ厚のNi層、さらにその表面に１０μｍ厚の金層をめっきにてメタライズした。また他方の銅板表面には１０μｍ厚のNi層をめっきにてメタライズした。双方の銅板のメタライズ面を対向させて、その間に表１に示す薄層接合材を介在させて積層体を形成し、表１に示す条件で加熱を行い比較例２の接合体を作成した。
接合体の一形態を示す断面図 接合層の一例を示す断面概略図。 接合方法の一形態を示す断面図。 接合方法の他の形態を示す断面図。 実施例における半導体素子とリードフレームとの接合形態を示す断面図。 実施例４により得られた接合層の断面微細構造を示すＳＩＭ観察像 実施例５により得られた接合層の断面微細構造を示すＳＩＭ観察像 実施例６により得られた接合層の断面微細構造を示すＳＩＭ観察像 実施例７により得られた接合層の断面微細構造を示すＳＩＭ観察像
符号の説明
１・・・第1金属被接合材
２・・・第2金属被接合材
３・・・接合層
４・・・接合体
５・・・薄層接合材
６・・・積層体
７、８・・・母材
９・・・積層体
１１・・・第1金属被接合材
１２・・・第2金属被接合材
１３・・・接合層
１４・・・固溶体相
１５・・・錫相
１６・・・粒状金属間化合物相
１７・・・スカラップ状金属間化合物相
２１・・・シリコン半導体素子
２２・・・金属層
２３・・・リードフレーム
２４・・・錫薄層

Claims (10)

  1. 第１金属被接合材と、
    銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される第２金属被接合材と、
    前記第１金属被接合材及び第２金属被接合材を接合し、その断面微細構造に、第２金属被接合材構成元素と錫とを含む固溶体相と錫相のうちの少なくとも一種の相と、第２金属被接合材構成元素と錫とを構成元素とする複数の粒状金属間化合物相と、が存在する接合層とを備えることを特徴とする接合体。
  2. 前記第１金属被接合材は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金からなる群から選択されることを特徴とする請求項１記載の接合体。
  3. 少なくとも一面が金属薄膜でメタライズされた半導体素子と、
    銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い前記半導体素子を載置する金属リードフレームと、
    前記半導体素子の金属薄膜がメタライズされた面及び前記金属リードフレーム間に存在して前記半導体素子と前記金属リードフレームとを接合し、その断面微細構造に、第２金属被接合材構成元素と錫とを含む固溶体相と錫相のうちの少なくとも一種の相と、第２金属被接合材構成元素の少なくとも一種と錫とを構成元素とする複数の粒状金属間化合物相と、が存在する接合層と、
    前記半導体素子及びリードフレームを封止する封止樹脂とを備えることを特徴とする半導体装置。
  4. 前記金属薄膜は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用いたことを特徴とする請求項３記載の半導体装置。
  5. 第１金属被接合材と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い少なくとも厚さ５０μｍ以上の第２金属被接合材とを、錫又は液相線温度が２３０℃以下である錫合金を用い厚さ１μｍ以上５０μｍ以下の薄層接合材を介して積層し積層体を形成する工程と、
    前記積層体を２８０℃以上４５０℃以下の温度に加熱して前記第１金属被接合材及び前記第２金属被接合材を互いに接合する工程を行うことを特徴とする接合方法。
  6. 前記液相線温度が２３０℃以下である錫含有合金は、錫及び銀を主成分とする錫・銀系合金、錫、銀及び銅を主成分とする錫・銀・銅系合金、錫及び銅を主成分とする錫・銅系合金、錫及び亜鉛を主成分とする錫・亜鉛系合金からなる群より選択されることを特徴とする請求項５記載の接合方法。
  7. 前記第１金属被接合材は、銅、金、銀、及び、金とパラジウムを主成分とする金・パラジウム系合金、銀とパラジウムを主成分とする銀・パラジウム系合金よりなる群より選択されること特徴とする請求項５記載の接合方法。
  8. 少なくとも一面に金属薄膜がメタライズされた半導体素子と、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用い、前記半導体素子を載置する厚さ５０μｍ以上のリードフレームとを、前記半導体素子の金属薄膜がメタライズされた面と前記リードフレームとが向き合うように、錫又は液相線温度が２３０℃以下である錫合金を用いた厚さ１μｍ以上５０μｍ以下の薄層接合材を介して積層し積層体を形成する工程と、
    前記積層体を２８０℃以上４５０℃以下の温度に加熱して前記半導体素子及び前記リードフレームを互いに接合する工程と、
    前記接合体を樹脂封止する工程とを行うことを特徴とする半導体装置の製造方法。
  9. 前記液相線温度が２３０℃以下である錫含有合金は、錫及び銀を主成分とする錫・銀系合金、錫、銀及び銅を主成分とする錫・銀・銅系合金、錫及び銅を主成分とする錫・銅系合金、錫及び亜鉛を主成分とする錫・亜鉛系合金からなる群より選択されることを特徴とする請求項８記載の接合方法。
  10. 前記金属薄膜は、銅、金、銀、金とパラジウムを主成分とする金・パラジウム系合金、及び、銀とパラジウムを主成分とする銀・パラジウム系合金からなる群より選択される材料を用いたことを特徴とする請求項８記載の半導体装置の製造方法。
JP2004103984A 2004-03-31 2004-03-31 接合体、半導体装置、接合方法、及び半導体装置の製造方法 Pending JP2005288458A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004103984A JP2005288458A (ja) 2004-03-31 2004-03-31 接合体、半導体装置、接合方法、及び半導体装置の製造方法
US11/058,323 US20050218525A1 (en) 2004-03-31 2005-02-16 Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
EP05251136A EP1582287A1 (en) 2004-03-31 2005-02-25 Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103984A JP2005288458A (ja) 2004-03-31 2004-03-31 接合体、半導体装置、接合方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005288458A true JP2005288458A (ja) 2005-10-20

Family

ID=34880046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103984A Pending JP2005288458A (ja) 2004-03-31 2004-03-31 接合体、半導体装置、接合方法、及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20050218525A1 (ja)
EP (1) EP1582287A1 (ja)
JP (1) JP2005288458A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007260695A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 接合材料、接合方法及び接合体
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
JP2009290007A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 接合体、半導体装置および接合体の製造方法
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ 電子素子の実装方法および該実装方法によって実装された電子部品
WO2012086745A1 (ja) * 2010-12-24 2012-06-28 株式会社村田製作所 接合方法、接合構造、電子装置、電子装置の製造方法、および電子部品
WO2013132954A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法
WO2013132942A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
US8763884B2 (en) 2006-09-29 2014-07-01 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing Sn metal and another metallic material; methods for forming the same joint
WO2017179250A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
IT201900003511A1 (it) * 2019-03-11 2020-09-11 St Microelectronics Srl Metodo per la fabbricazione di dispositivi integrati includenti una piastrina fissata ad un supporto di connessione
US10994366B2 (en) 2014-01-07 2021-05-04 Murata Manufacturing Co., Ltd. Repair method and repair material

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US20090004500A1 (en) * 2007-06-26 2009-01-01 Daewoong Suh Multilayer preform for fast transient liquid phase bonding
JP2009158725A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびダイボンド材
JP5117917B2 (ja) * 2008-04-21 2013-01-16 デクセリアルズ株式会社 保護素子及びその製造方法
US20090297879A1 (en) * 2008-05-12 2009-12-03 Texas Instruments Incorporated Structure and Method for Reliable Solder Joints
WO2009157130A1 (ja) 2008-06-23 2009-12-30 パナソニック株式会社 接合構造および電子部品
JP2010179336A (ja) 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP5588419B2 (ja) 2011-10-26 2014-09-10 株式会社東芝 パッケージ
KR102335720B1 (ko) * 2017-03-27 2021-12-07 삼성전자주식회사 표면 실장용 금속 유닛 및 이를 포함하는 전자 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620697B2 (ja) 1987-10-30 1997-06-18 サンケン電気 株式会社 半導体装置
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
DE4303790A1 (de) 1993-02-10 1994-08-11 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE19532250A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
US6593648B2 (en) * 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4293500B2 (ja) * 2001-05-07 2009-07-08 第一電子工業株式会社 電子部品の製造方法
JP3607655B2 (ja) * 2001-09-26 2005-01-05 株式会社東芝 マウント材、半導体装置及び半導体装置の製造方法
US6602777B1 (en) * 2001-12-28 2003-08-05 National Central University Method for controlling the formation of intermetallic compounds in solder joints
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007260695A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 接合材料、接合方法及び接合体
US8763884B2 (en) 2006-09-29 2014-07-01 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing Sn metal and another metallic material; methods for forming the same joint
JP2012074726A (ja) * 2007-03-19 2012-04-12 Infineon Technologies Ag パワー半導体モジュール製造方法
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
JP2009290007A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 接合体、半導体装置および接合体の製造方法
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ 電子素子の実装方法および該実装方法によって実装された電子部品
US9209527B2 (en) 2010-12-24 2015-12-08 Murata Manufacturing Co., Ltd. Joining method, joint structure, electronic device, method for manufacturing electronic device and electronic part
WO2012086745A1 (ja) * 2010-12-24 2012-06-28 株式会社村田製作所 接合方法、接合構造、電子装置、電子装置の製造方法、および電子部品
US9614295B2 (en) 2010-12-24 2017-04-04 Murata Manufacturing Co., Ltd. Joining method, joint structure, electronic device, method for manufacturing electronic device and electronic part
JP5664664B2 (ja) * 2010-12-24 2015-02-04 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
WO2013132942A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法
JPWO2013132954A1 (ja) * 2012-03-05 2015-07-30 株式会社村田製作所 接合方法、接合構造体およびその製造方法
US9333593B2 (en) 2012-03-05 2016-05-10 Murata Manufacturing Co., Ltd. Joining method, joint structure and method for producing the same
WO2013132954A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
US10994366B2 (en) 2014-01-07 2021-05-04 Murata Manufacturing Co., Ltd. Repair method and repair material
WO2017179250A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
JPWO2017179250A1 (ja) * 2016-04-15 2018-12-20 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
IT201900003511A1 (it) * 2019-03-11 2020-09-11 St Microelectronics Srl Metodo per la fabbricazione di dispositivi integrati includenti una piastrina fissata ad un supporto di connessione

Also Published As

Publication number Publication date
US20050218525A1 (en) 2005-10-06
EP1582287A1 (en) 2005-10-05

Similar Documents

Publication Publication Date Title
US20050218525A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
EP2617515B1 (en) Semiconductor device bonding material
JP5757359B2 (ja) Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP4753090B2 (ja) はんだペースト、及び電子装置
US20060081995A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
KR20160047475A (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JPWO2008026761A1 (ja) 機能部品用リッドとその製造方法
CN110891733A (zh) 用于活性焊接的焊接材料和用于活性焊接的方法
KR20160046808A (ko) 접합체 및 파워 모듈용 기판
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
TW201343310A (zh) 接合方法、接合結構體及其製造方法
JP6575301B2 (ja) 封止用ペースト、ろう接合材とその製造方法、封止用蓋材とその製造方法、及びパッケージ封止方法
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
Nguyen et al. Enhancement of bonding strength in BiTe-based thermoelectric modules by electroless nickel, electroless palladium, and immersion gold surface modification
JP5231727B2 (ja) 接合方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2008221290A (ja) 接合体および接合方法
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP2016041434A (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP2006167735A (ja) 機器、構造材等の製造法
JP2007260695A (ja) 接合材料、接合方法及び接合体
CN112157257A (zh) 一种强韧一体性Cu/Sn/Ag焊接材料原位增韧方法
JP2006068765A (ja) 接合体及び接合方法
WO2016068272A1 (ja) 封止用ペースト、ろう接合材とその製造方法、封止用蓋材とその製造方法、及びパッケージ封止方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710