KR20160047475A

KR20160047475A - 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법

Info

Publication number: KR20160047475A
Application number: KR1020167004608A
Authority: KR
Inventors: 노부유키 데라사키; 요시유키 나가토모
Original assignee: 미쓰비시 마테리알 가부시키가이샤
Priority date: 2013-08-26
Filing date: 2014-08-18
Publication date: 2016-05-02
Also published as: CN105659377A; EP3041042A1; US9905437B2; CN105659377B; TWI623065B; JP6127833B2; WO2015029813A1; TW201526171A; JP2015043393A; US20160181123A1; EP3041042B1; KR102154889B1; EP3041042A4

Abstract

본 발명의 제조 방법은, 세라믹스로 이루어지는 세라믹스 부재와, Cu 또는 Cu 합금으로 이루어지는 Cu 부재가 접합되어 이루어지는 접합체의 제조 방법으로서, P 를 3 mass％ 이상 10 mass％ 이하 함유하는 Cu-P 계 납재와, 활성 금속재를 개재하여, 상기 세라믹스 부재와 상기 Cu 부재를 적층하는 적층 공정과, 적층된 상기 세라믹스 부재 및 상기 Cu 부재를 가열 처리하는 가열 처리 공정을 구비하고 있다.

Description

접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법{METHOD FOR MANUFACTURING ASSEMBLY AND METHOD FOR MANUFACTURING POWER-MODULE SUBSTRATE}

이 발명은, 세라믹스 부재와 Cu 부재가 접합되어 이루어지는 접합체의 제조 방법, 및 세라믹스 기판의 일방의 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성된 파워 모듈용 기판의 제조 방법에 관한 것이다.

본원은, 2013년 8월 26일에, 일본에 출원된 일본 특허출원 2013-175003호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.

LED 나 파워 모듈 등의 반도체 장치는, 도전 재료로 이루어지는 회로층 상에 반도체 소자가 접합된 구조를 구비한다.

풍력 발전, 전기 자동차 등의 전기 차량 등을 제어하기 위해서 사용되는 대전력 제어용의 파워 반도체 소자는 발열량이 많다. 이 때문에, 이와 같은 파워 반도체 소자를 탑재하는 기판으로서, 예를 들어 AlN (질화알루미늄) 등으로 이루어지는 세라믹스 기판의 일방의 면에 도전성이 우수한 금속판을 회로층으로서 접합한 파워 모듈용 기판이 종래부터 널리 사용되고 있다. 또, 세라믹스 기판의 타방의 면에, 금속판을 금속층으로서 접합하는 경우도 있다.

예를 들어, 특허문헌 1 에 나타내는 파워 모듈용 기판은, 세라믹스 기판 (세라믹스 부재) 의 일방의 면에, Cu 판 (Cu 부재) 을 접합함으로써 회로층이 형성된 구조로 되어 있다. 이 파워 모듈용 기판에서는, 세라믹스 기판의 일방의 면에, Cu-Mg-Ti 납재를 개재시켜 Cu 판을 배치한 상태로, 가열 처리를 실시함으로써 Cu 판이 접합되어 있다.

일본 특허공보 제4375730호

그런데, 특허문헌 1 에 개시된 바와 같이, Cu-Mg-Ti 납재를 개재하여 세라믹스 기판과 Cu 판을 접합하여 회로층을 형성하면, 세라믹스 기판과 납재의 접합 계면에는, Cu, Mg, 또는 Ti 를 함유하는 금속간 화합물층이 두껍게 형성된다.

이 세라믹스 기판과 납재의 접합 계면에 형성되는 금속간 화합물층은 단단하기 때문에, 세라믹스 기판과 회로층의 접합률이 악화되어, 세라믹스 기판과 회로층을 양호하게 접합할 수 없을 우려가 있었다.

이 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 세라믹스 부재와 Cu 부재를 양호하게 접합할 수 있는 접합체의 제조 방법, 및 파워 모듈용 기판의 제조 방법을 제공하는 것을 목적으로 한다.

전술한 과제를 해결하기 위해서, 본 발명의 제 1 양태에 관련된 접합체의 제조 방법은, 세라믹스로 이루어지는 세라믹스 부재와, Cu 또는 Cu 합금으로 이루어지는 Cu 부재가 접합되어 이루어지는 접합체의 제조 방법으로서, P 를 3 mass％ 이상 10 mass％ 이하 함유하는 Cu-P 계 납재와, 활성 금속재를 개재하여, 상기 세라믹스 부재와 상기 Cu 부재를 적층하는 적층 공정과, 적층된 상기 세라믹스 부재 및 상기 Cu 부재를 가열 처리하는 가열 처리 공정을 구비하고 있다.

본 발명의 제 1 양태에 관련된 접합체의 제조 방법에 의하면, P 를 3 mass％ 이상 10 mass％ 이하 함유하는 Cu-P 계 납재와, 활성 금속재를 개재하여, 상기 세라믹스 부재와 상기 Cu 부재를 적층하는 적층 공정과, 적층된 상기 세라믹스 부재 및 상기 Cu 부재를 가열 처리하는 가열 처리 공정을 구비하고 있으므로, 가열 처리 공정에 있어서, Cu-P 계 납재에 포함되는 P 와 활성 금속재에 포함되는 활성 원소가 결합하여 P 를 함유하는 금속간 화합물이 형성되고, 이 금속간 화합물에 P 가 삽입됨으로써, 세라믹스 부재측에 Cu 층이 형성된다. 이 때, 세라믹스 부재와 Cu 층의 접합 계면에 단단한 금속간 화합물층이 형성되지 않기 때문에, 세라믹스 부재와 Cu 부재의 접합률이 향상되고, 세라믹스 부재와 Cu 부재를 양호하게 접합할 수 있다.

또, P 를 3 mass％ 이상 10 mass％ 이하 함유하는 Cu-P 계 납재는, 융점이 낮기 때문에, 비교적 저온에서 세라믹스 부재와 Cu 부재를 접합할 수 있다. 그 결과, 접합시에 세라믹스 부재에 걸리는 열적인 부하를 경감할 수 있다.

여기서, 활성 금속재는, 예를 들어 Ti, Zr, Nb, Hf 와 같은 활성 원소 중 어느 1 종 또는 2 종 이상을 함유하는 것으로 되어 있다. 또, 활성 금속재의 형상은, 예를 들어 박 (箔) 이나 분말 등으로 되어 있다.

또, 상기 세라믹스 부재측에 상기 Cu-P 계 납재를 배치하고, 상기 Cu 부재측에 상기 활성 금속재를 배치하는 것이 바람직하다.

이 구성에서는, Cu 부재와 활성 금속재를 가열 처리함으로써, Cu 부재와 활성 금속재를 고상 확산에 의해 접합할 수 있다. 따라서, Cu-P 계 납재의 융액이 응고함으로써, 확실하게 세라믹스 부재와 Cu 부재를 접합하는 것이 가능해진다.

또, 상기 Cu-P 계 납재는, Cu-P 납재, Cu-P-Sn 납재, Cu-P-Sn-Ni 납재, Cu-P-Zn 납재 중에서 선택되는 어느 1 종으로 되어 있는 것이 바람직하다.

이와 같은 납재를 사용한 경우, 납재의 융점이 낮기 때문에, 저온 조건에서도 확실하게 세라믹스 부재와 Cu 부재의 접합을 실시할 수 있다. 또, 세라믹스 부재와 Cu 부재의 접합시에 있어서, 납재에 포함되는 P 등이 활성 금속재에 포함되는 원소와 결합하여 금속간 화합물을 형성하고, 세라믹스 부재측에, P 를 함유하는 금속간 화합물을 갖지 않는 혹은 P 를 함유하는 금속간 화합물이 매우 적은 Cu 층을 확실하게 형성할 수 있다.

또, 상기 서술한 접합체의 제조 방법에 있어서, 상기 활성 금속재는 Ti 를 함유하는 것이 바람직하다.

이 경우, 가열 처리 공정에 있어서, Ti 와 Cu-P 계 납재에 포함되는 P 가 결합하여 P 및 Ti 를 함유하는 금속간 화합물이 형성되고, 이 금속간 화합물에 P 가 삽입됨으로써, 세라믹스 부재측에 Cu 층이 확실하게 형성된다. 따라서, 세라믹스 부재와 Cu 층의 접합 계면에 단단한 금속간 화합물층이 형성되는 것을 확실하게 억제하고, 세라믹스 부재와 Cu 부재의 접합률을 향상시켜, 세라믹스 부재와 Cu 부재를 양호하게 접합할 수 있다.

본 발명의 제 2 양태에 관련된 파워 모듈용 기판의 제조 방법은, 세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서, 상기 세라믹스 기판과 상기 회로층을 상기 서술한 접합체의 제조 방법에 의해 접합하는 것을 특징으로 하고 있다.

본 발명의 제 2 양태에 관련된 파워 모듈용 기판의 제조 방법에 의하면, 가열 처리 공정에 있어서, 활성 금속재와 P 가 결합하여 P 를 함유하는 금속간 화합물이 형성되고, 이 금속간 화합물에 P 가 삽입됨으로써, 세라믹스 기판측에 Cu 층이 형성된다. 이 때, 세라믹스 기판과 Cu 층의 접합 계면에 단단한 금속간 화합물층이 형성되지 않기 때문에, 세라믹스 기판과 회로층의 접합률이 향상되고, 세라믹스 기판과 회로층을 양호하게 접합할 수 있다.

또, Cu-P 계 납재는 융점이 낮고, 비교적 저온에서 세라믹스 기판의 제 1 면에 회로층을 형성할 수 있기 때문에, 회로층의 형성시에 세라믹스 기판이 열 열화하는 것을 억제할 수 있다.

또, 본 발명의 제 3 양태에 관련된 파워 모듈용 기판의 제조 방법은, 세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성되고, 제 2 면에 Cu 또는 Cu 합금으로 이루어지는 금속층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서, 상기 세라믹스 기판과 상기 회로층, 및 상기 세라믹스 기판과 상기 금속층을 상기 서술한 접합체의 제조 방법에 의해 접합하는 구성으로 되어도 된다.

이 구성에서는, 세라믹스 기판의 제 1 면 및 제 2 면에 있어서, 활성 금속재와 Cu-P 계 납재에 포함되는 P 가 결합하여 P 를 함유하는 금속간 화합물이 형성됨으로써 Cu 층이 형성되고, 세라믹스 기판과 Cu 층의 접합 계면에 단단한 금속간 화합물층이 형성되지 않는다. 이 때문에, 세라믹스 기판과 회로층의 접합률, 및 세라믹스 기판과 금속층의 접합률이 향상되고, 세라믹스 기판과 회로층, 및 세라믹스 기판과 금속층을 양호하게 접합할 수 있다.

또, 비교적 저온에서, 세라믹스 기판의 제 1 면에 회로층을, 제 2 면에 금속층을 형성할 수 있기 때문에, 세라믹스 기판이 열 열화하는 것을 억제할 수 있다.

또, 이 파워 모듈용 기판의 제조 방법에 있어서는, 세라믹스 기판의 제 1 면에 회로층을, 제 2 면에 금속층을, 동시에 형성할 수 있다. 그 결과, 세라믹스 기판에 걸리는 열적인 부하를 저감함과 함께, 제조 비용을 저감하는 것도 가능하다.

또, 본 발명의 제 4 양태에 관련된 파워 모듈용 기판의 제조 방법은, 세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성되고, 제 2 면에 Al 또는 Al 합금으로 이루어지는 금속층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서, 상기 세라믹스 기판과 상기 회로층을 상기 서술한 접합체의 제조 방법에 의해 접합하는 구성으로 되어도 된다.

또, 비교적 저온에서 세라믹스 기판의 제 1 면에 회로층을, 제 2 면에 금속층을 형성할 수 있기 때문에, 세라믹스 기판이 열 열화하는 것을 억제할 수 있다.

본 발명의 제 4 양태에 관련된 파워 모듈용 기판의 제조 방법에 있어서도, 세라믹스 기판의 제 1 면에 회로층을, 제 2 면에 금속층을 동시에 형성할 수 있어, 세라믹스 기판에 걸리는 열적인 부하를 저감함과 함께, 제조 비용을 저감하는 것도 가능하다.

본 발명에 의하면, 세라믹스 부재와 Cu 부재를 양호하게 접합할 수 있는 접합체의 제조 방법, 및 파워 모듈용 기판의 제조 방법을 제공할 수 있다.

도 1 은, 본 발명의 제 1 실시형태에 관련된 파워 모듈용 기판을 사용한 파워 모듈의 개략 설명도이다.
도 2 는, 본 발명의 제 1 실시형태에 관련된 파워 모듈용 기판의 개략 설명도이다.
도 3 은, 도 2 에 나타내는 회로층과 세라믹스 기판의 접합 계면에 있어서의 단면을 촬영한 전자 현미경 사진과 그 개략도이다.
도 4 는, 본 발명의 제 1 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법을 설명하는 플로우도이다.
도 5 는, 본 발명의 제 1 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법의 개략 설명도이다.
도 6 은, 본 발명의 제 2 실시형태에 관련된 파워 모듈용 기판을 사용한 파워 모듈의 개략 설명도이다.
도 7 은, 본 발명의 제 2 실시형태에 관련된 파워 모듈용 기판의 개략 설명도이다.
도 8 은, 도 7 에 나타내는 회로층과 세라믹스 기판의 접합 계면에 있어서의 단면을 촬영한 전자 현미경 사진과 그 개략도이다.
도 9 는, 도 7 에 나타내는 금속층과 세라믹스 기판의 접합 계면에 있어서의 단면의 개략도이다.
도 10 은, 본 발명의 제 2 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법을 설명하는 플로우도이다.
도 11 은, 본 발명의 제 2 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법의 개략 설명도이다.
도 12 는, 본 발명의 제 3 실시형태에 관련된 파워 모듈용 기판을 사용한 파워 모듈의 개략 설명도이다.
도 13 은, 본 발명의 제 3 실시형태에 관련된 파워 모듈용 기판의 개략 설명도이다.
도 14 는, 도 13 에 나타내는 회로층과 세라믹스 기판의 접합 계면에 있어서의 단면을 촬영한 전자 현미경 사진과 그 개략도이다.
도 15 는, 본 발명의 제 3 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법을 설명하는 플로우도이다.
도 16 은, 발명의 제 3 실시형태에 관련된 파워 모듈용 기판의 제조 방법 및 파워 모듈의 제조 방법의 개략 설명도이다.

(제 1 실시형태)

이하에, 본 발명의 실시형태에 대하여 첨부한 도면을 참조하여 설명한다. 먼저, 본 발명의 제 1 실시형태에 대하여 설명한다.

본 실시형태에 관련된 접합체의 제조 방법은, 세라믹스 기판 (11) (세라믹스 부재) 과 회로층 (12) (Cu 부재) 을 접합함으로써, 접합체로서 파워 모듈용 기판 (10) 을 제조하는 것이다. 도 1 에, 본 실시형태에 관련된 파워 모듈용 기판 (10) 을 구비한 파워 모듈 (1) 을 나타낸다.

이 파워 모듈 (1) 은, 회로층 (12) 이 배치 형성된 파워 모듈용 기판 (10) 과, 회로층 (12) 의 일방의 면 (도 1 에 있어서 상면) 에 접합층 (2) 을 개재하여 접합된 반도체 소자 (3) 를 구비하고 있다.

파워 모듈용 기판 (10) 은, 도 2 에 나타내는 바와 같이, 제 1 면과 제 2 면을 갖는 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면인 제 1 면 (도 2 에 있어서 상면) 에 배치 형성된 회로층 (12) 을 구비하고 있다.

세라믹스 기판 (11) 은, 절연성이 높은 AlN (질화알루미늄), Si₃N₄ (질화규소), Al₂O₃ (알루미나) 등의 세라믹스로 구성되어 있다. 본 실시형태에서는, 세라믹스 기판 (11) 은 방열성이 우수한 AlN (질화알루미늄) 으로 구성되어 있다. 또, 세라믹스 기판 (11) 의 두께는, 0.2∼ 1.5 ㎜ 의 범위 내로 설정되어 있고, 본 실시형태에서는 0.635 ㎜ 로 설정되어 있다.

회로층 (12) 은, 세라믹스 기판 (11) 의 제 1 면에, 도전성을 갖는 Cu 또는 Cu 합금의 금속판 (Cu 판 (22)) 이, 활성 금속재 및 Cu-P 계의 납재를 개재하여 접합됨으로써 형성되어 있다. Cu 판 (22) 은, 예를 들어, 무산소 구리, 탈산 구리, 터프 피치 구리 등으로 되어도 되고, 본 실시형태에서는 무산소 구리로 되어 있다. 또, Cu 판 (22) 의 두께는 0.1 ∼ 1.0 ㎜ 의 범위 내로 설정되어 있고, 본 실시형태에서는 0.6 ㎜ 로 설정되어 있다.

여기서, 본 실시형태에 있어서, Cu-P 계 납재의 P 의 함유량은, 3 mass％ 이상 10 mass％ 이하로 되어 있다. 이하, P 의 함유량이 3 mass％ 이상 10 mass％ 이하로 설정되어 있는 이유에 대하여 설명한다.

(P：3 mass％ 이상 10 mass％ 이하)

P 는, 납재의 융점을 저하시키는 작용 효과를 갖는 원소이다. 또, 이 P 는, P 가 산화함으로써 발생하는 P 산화물에 의해 납재 표면을 덮음으로써, 납재의 산화를 방지함과 함께, 용융된 납재의 표면을 유동성이 좋은 P 산화물이 덮음으로써, 납재의 젖음성을 향상시키는 작용 효과를 갖는 원소이다.

P 의 함유량이 3 mass％ 미만에서는, 납재의 융점을 저하시키는 효과가 충분히 얻어지지 않아, 납재의 융점이 상승하거나, 납재의 유동성이 부족하여, 세라믹스 기판 (11) 과 회로층 (12) 의 접합성이 저하되거나 할 우려가 있다. 또, P 의 함유량이 10 mass％ 초과에서는, 무른 금속간 화합물이 많이 형성되고, 세라믹스 기판 (11) 과 회로층 (12) 의 접합성이나 접합 신뢰성이 저하될 우려가 있다.

이와 같은 이유에서 Cu-P 계 납재에 포함되는 P 의 함유량은, 3 mass％ 이상 10 mass％ 이하의 범위 내로 설정되어 있다. P 의 함유량의 보다 바람직한 범위는 6 mass％ 이상 9 mass％ 이하이다.

여기서, Cu-P 계 납재에 있어서는, Sn 을 0.5 mass％ 이상 25 mass％ 이하 함유하고 있어도 된다. 또, Cu-P 계 납재는, Ni, Cr, Fe, Mn 중 어느 1 종 또는 2 종 이상을, 합계로 2 mass％ 이상 20 mass％ 이하 함유하고 있어도 된다. 또한, Cu-P 계 납재는, Zn 을 0.5 mass％ 이상 50 mass％ 이하 함유하고 있어도 된다. 이하에, 이들 원소를 함유하는 경우, 그 함유량이 상기 서술한 범위 내로 설정되어 있는 이유에 대하여 설명한다.

(Sn：0.5 mass％ 이상 25 mass％ 이하)

Sn 은, 납재의 융점을 저하시키는 작용 효과를 갖는 원소이다.

Sn 의 함유량이 0.5 mass％ 이상에서는, 납재의 융점을 확실히 낮게 할 수 있다. 또, Sn 의 함유량이 25 mass％ 이하에서는, 납재의 저온 취화 (脆化) 를 억제할 수 있고, 세라믹스 기판과 회로층의 접합 신뢰성을 향상시킬 수 있다.

이와 같은 이유에서 Cu-P 계 납재에 Sn 을 함유시키는 경우, 그 함유량은 0.5 mass％ 이상 25 mass％ 이하의 범위 내로 설정되어 있다.

(Ni, Cr, Fe, Mn：2 mass％ 이상 20 mass％ 이하)

Ni, Cr, Fe, Mn 은, 세라믹스 기판 (11) 과 납재의 계면에 P 를 함유하는 금속간 화합물이 형성되는 것을 억제하는 작용 효과를 갖는 원소이다.

Ni, Cr, Fe, Mn 중 어느 1 종 또는 2 종 이상의 함유량이 합계로 2 mass％ 이상에서는, 세라믹스 기판 (11) 과 납재의 접합 계면에 P 를 함유하는 금속간 화합물이 형성되는 것을 억제할 수 있고, 세라믹스 기판 (11) 과 회로층 (12) 의 접합 신뢰성이 향상된다. 또, Ni, Cr, Fe, Mn 중 어느 1 종 또는 2 종 이상의 함유량이 합계로 20 mass％ 이하에서는, 납재의 융점이 상승하는 것을 억제하고, 납재의 유동성이 저하되는 것을 억제할 수 있다. 그 결과, 세라믹스 기판 (11) 과 회로층 (12) 의 접합성을 향상시킬 수 있다.

이와 같은 이유에서 Cu-P 계 납재에 Ni, Cr, Fe, Mn 중 어느 1 종 또는 2 종 이상을 함유시키는 경우, 그들의 합계 함유량은 2 mass％ 이상 20 mass％ 이하의 범위 내로 설정되어 있다.

(Zn：0.5 mass％ 이상 50 mass％ 이하)

Zn 은, 납재의 내산화성을 향상시키는 작용 효과를 갖는 원소이다.

Zn 의 함유량이 0.5 mass％ 이상에서는, 납재의 내산화성을 충분히 확보하고, 접합성을 향상시킬 수 있다. 또, Zn 의 함유량이 50 mass％ 이하에서는, 무른 금속간 화합물이 많이 형성되는 것을 방지하고, 세라믹스 기판 (11) 과 회로층 (12) 의 접합 신뢰성을 확보할 수 있다.

이와 같은 이유에서 Cu-P 계 납재에 Zn 을 함유시키는 경우, 그 함유량은 0.5 mass％ 이상 50 mass％ 이하의 범위 내로 설정되어 있다.

Cu-P 계의 납재로서, 구체적으로는, Cu-P 납재, Cu-P-Sn 계 납재, Cu-P-Sn-Ni 계 납재, Cu-P-Zn 계 납재, Cu-P-Sn-Mn 계 납재, Cu-P-Sn-Cr 계 납재, Cu-P-Sn-Fe 계 납재 등을 들 수 있다. 본 실시형태에서는, Cu-P-Sn-Ni 납재 (24) 를 사용하고 있다.

또, 본 실시형태에서 사용하는 Cu-P-Sn-Ni 납재 (24) 의 조성은, 구체적으로는, Cu-7 mass％ P-15 mass％ Sn-10 mass％ Ni 로 되어 있다. 여기서, Cu-P-Sn-Ni 납재 (24) 는 박 형상이며, 그 두께는, 5 ㎛ 이상 150 ㎛ 이하로 되어 있다.

활성 금속재는, 예를 들어 Ti, Zr, Nb, Hf 와 같은 활성 원소 중 어느 1 종 또는 2 종 이상을 함유하는 것으로 되어 있다. 또, 활성 금속재의 형상은, 박이나 분말 등으로 되어 있다.

제 1 실시형태에서는, 활성 금속재로서 Ti 박 (25) 을 사용하고 있으며, Ti 박 (25) 의 두께는, 6 ㎛ 이상 25 ㎛ 이하로 되어 있다. 또, Ti 박 (25) 은 순도 99.4 ％ 이상으로 해도 되고, 본 실시형태에서는 순도 99.8 ％ 의 Ti 박을 사용하고 있다.

즉, 제 1 실시형태에 있어서, 회로층 (12) 은, 세라믹스 기판 (11) 의 제 1 면에 Cu-P-Sn-Ni 납재 (24), Ti 박 (25), 무산소 구리로 이루어지는 Cu 판 (22) 을 적층한 상태로, 이들을 가열 처리함으로써 Cu 판 (22) 을 접합함으로써 형성되어 있다 (도 5 참조).

또한, 회로층 (12) 의 두께는 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 0.6 ㎜ 로 설정되어 있다.

도 3 에, 세라믹스 기판 (11) 과 회로층 (12) 의 접합 계면의 전자 현미경 사진 및 그 개략도를 나타낸다. 세라믹스 기판 (11) 과 회로층 (12) 의 접합 계면에는, 도 3 에 나타내는 바와 같이, 세라믹스 기판 (11) 측에 위치하는 Cu-Sn 층 (14) (Cu 층) 과, 회로층 (12) 과 Cu-Sn 층 (14) 의 사이에 위치하는 Ti 층 (15) 이 형성되어 있다.

그리고, 회로층 (12) 과 Ti 층 (15) 의 사이에는, Cu 와 Ti 로 이루어지는 제 1 금속간 화합물층 (16) 이 형성되어 있다. 또, Cu-Sn 층 (14) 과 Ti 층 (15) 의 사이에는, P 및 Ni 를 함유하는 제 2 금속간 화합물층 (17) 이 형성되어 있다.

Cu-Sn 층 (14) 은, Sn 이 Cu 중에 고용된 층이다. 이 Cu-Sn 층 (14) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가, Ti 층 (15) 측에 형성된 제 2 금속간 화합물층 (17) 에 삽입됨으로써 형성되는 층이다.

Ti 층 (15) 은, 상기 서술한 바와 같이, 세라믹스 기판 (11) 과 Cu 판 (22) 을, Cu-P-Sn-Ni 납재 (24) 및 Ti 박 (25) 을 개재하여 접합함으로써 형성되는 층이다.

제 1 금속간 화합물층 (16) 은, 회로층 (12) 의 Cu 와 Ti 층 (15) 의 Ti 가 상호 확산함으로써 형성되는 층이다. 여기서, Cu 와 Ti 의 확산은, 고상 확산으로 되어 있다.

제 2 금속간 화합물층 (17) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가 Ti 박 (25) 에 포함되는 Ti 와 결합함으로써 형성된다. 본 실시형태에 있어서, 제 2 금속간 화합물층 (17) 은, 도 3 에 나타내는 바와 같이, Cu-Sn 층 (14) 측으로부터 순서로 형성된, P-Ni-Ti 층 (17a) 과, P-Ti 층 (17b) 과, Cu-Ni-Ti 층 (17c) 을 갖고 있다.

반도체 소자 (3) 는, Si 등의 반도체 재료로 구성되어 있다. 이 반도체 소자 (3) 와 회로층 (12) 은, 접합층 (2) 을 개재하여 접합되어 있다.

접합층 (2) 은, 예를 들어 Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 땜납재로 되어 있다.

다음으로, 본 실시형태에 관련된 파워 모듈용 기판 (10) 및 파워 모듈 (1) 의 제조 방법에 대하여, 도 4 의 플로우도 및 도 5 를 참조하여 설명한다.

먼저, 도 5 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면인 제 1 면 (도 5 에 있어서 상면) 에, Cu-P-Sn-Ni 납재 (24), Ti 박 (25), 및 회로층 (12) 이 되는 Cu 판 (22) 을 순서로 적층한다 (적층 공정 (S01)). 즉, 세라믹스 기판 (11) 과 Cu 판 (22) 의 사이에 있어서, 세라믹스 기판 (11) 측에 Cu-P-Sn-Ni 납재 (24) 를 배치하고, Cu 판 (22) 측에 Ti 박 (25) 을 배치하고 있다.

또한, 본 실시형태에 있어서는, 두께 20 ㎛ 의 Cu-P-Sn-Ni 납재 (24), 및 두께 7 ㎛, 순도 99.8 ％ 의 Ti 박 (25) 을 사용한다.

다음으로, 세라믹스 기판 (11), Cu-P-Sn-Ni 납재 (24), Ti 박 (25), 및 Cu 판 (22) 을 적층 방향으로 가압 (압력 1 kgf/㎠ 이상 35 kgf/㎠ 이하 (0.10 ㎫ 이상 3.43 ㎫ 이하)) 한 상태로, 진공 가열로 내에 장입하여 가열한다 (가열 처리 공정 (S02)). 여기서, 본 실시형태에서는, 진공 가열로 내의 압력을 10^-6 ㎩ 이상 10^-3 ㎩ 이하의 범위 내로, 가열 온도를 600 ℃ 이상 650 ℃ 이하의 범위 내로, 가열 시간을 30 분 이상 360 분 이하의 범위 내로 설정하고 있다.

이 가열 처리 공정 (S02) 에 있어서는, Ti 박 (25) 과 Cu 판 (22) 이 고상 확산에 의해 접합됨과 함께, Cu-P-Sn-Ni 납재 (24) 가 용융되어 액상을 형성하고, 이 액상이 응고함으로써, 세라믹스 기판 (11) 과 Ti 박 (25) 이 접합된다. 이 때, Cu 판 (22) (회로층 (12)) 과 Ti 박 (25) (Ti 층 (15)) 의 접합 계면에는, Ti 와 Cu 로 이루어지는 제 1 금속간 화합물층 (16) 이 형성된다. 또, Cu-P-Sn-Ni 납재 (24) 중에 포함되는 P 및 Ni 는, Ti 박 (25) 의 Ti 와 결합하고, 제 2 금속간 화합물층 (17) 이 형성됨과 함께, 세라믹스 기판 (11) 측에는, P 및 Ni 를 함유하지 않는 혹은 P 및 Ni 가 매우 적은 Cu-Sn 층 (14) 이 형성된다. 여기서, 고상 확산 접합되는 Ti 박 (25) 과 Cu 판 (22) 의 접합면은, 미리 평활한 면으로 되어 있다.

이에 따라, 세라믹스 기판 (11) 의 제 1 면에 회로층 (12) 이 형성되고, 본 실시형태인 파워 모듈용 기판 (10) 이 제조된다.

다음으로, 파워 모듈용 기판 (10) 의 회로층 (12) 의 상면에, 땜납재를 개재하여 반도체 소자 (3) 를 접합한다 (반도체 소자 접합 공정 (S03)).

이와 같이 하여, 본 실시형태에 관련된 파워 모듈 (1) 이 제조된다.

이상과 같은 구성으로 된 본 실시형태의 파워 모듈용 기판 (10) 의 제조 방법은, Ti 박 (25) (활성 금속재) 및 Cu-Sn-Ni-P 납재 (24) (Cu-P 계 납재) 를 개재하여, 세라믹스 기판 (11) 과 Cu 판 (22) 을 적층하는 적층 공정 (S01) 과, 적층된 세라믹스 기판 (11) 및 Cu 판 (22) 을 가열 처리하는 가열 처리 공정 (S02) 을 구비하고 있다. 이 때문에, 가열 처리 공정 (S02) 에 있어서, Ti 박 (25) 과 Cu-Sn-Ni-P 납재 (24) 에 포함되는 P 및 Ni 가 결합하여 회로층 (12) 측에 제 2 금속간 화합물층 (17) 이 형성되고, 이 제 2 금속간 화합물층 (17) 에 P 가 삽입된다. 그 결과, 세라믹스 기판 (11) 측에 Cu-Sn 층 (14) (Cu 층) 이 형성된다. 즉, 세라믹스 기판 (11) 과 Cu-Sn 층 (14) 의 접합 계면에 단단한 금속간 화합물층이 형성되지 않기 때문에, 세라믹스 기판 (11) 과 회로층 (12) 의 접합률이 향상되고, 세라믹스 기판 (11) 과 회로층 (12) 을 양호하게 접합할 수 있다.

또, Cu-Sn-Ni-P 납재 (24) 를 개재하여 세라믹스 기판 (11) 과 회로층 (12) 을 접합하고 있다. 이 Cu-Sn-Ni-P 납재 (24) 는, 융점이 낮기 때문에, 비교적 저온에서 세라믹스 기판 (11) 과 회로층 (12) 을 접합할 수 있다. 그 결과, 접합시에 세라믹스 기판 (11) 에 걸리는 열적인 부하를 경감할 수 있다.

또, 가열 처리 공정 (S02) 에 있어서, 가열 온도가 600 ℃ 이상인 경우, 세라믹스 기판 (11) 과 Cu 판 (22) 의 접합 계면에 있어서, Cu-P-Sn-Ni 납재 (24) 를 확실하게 용융시킬 수 있다. 이와 함께, Ti 박 (25) 과 Cu 판 (22) 을 충분히 고상 확산 접합할 수 있기 때문에, 세라믹스 기판 (11) 과 Cu 판 (22) 을 확실하게 접합 가능해진다. 또, 가열 온도가 650 ℃ 이하인 경우, 세라믹스 기판 (11) 이 열 열화하는 것을 억제할 수 있다. 이와 함께, 세라믹스 기판 (11) 에 발생하는 열 응력을 저감할 수 있다. 이와 같은 이유 때문에, 본 실시형태에서는, 가열 온도는, 600 ℃ 이상 650 ℃ 이하의 범위 내로 설정되어 있다. 또한, 가열 온도는 630 ℃ 이상 650 ℃ 이하의 범위 내로 설정되어도 된다.

또, 가열 처리 공정 (S02) 에 있어서, 적층된 세라믹스 기판 (11) 등에 가해지는 압력이 1 kgf/㎠ (0.10 ㎫) 이상인 경우, 세라믹스 기판 (11) 과 Cu-P-Sn-Ni 납재 (24) 의 액상을 밀착시킬 수 있으므로, 세라믹스 기판 (11) 과 Cu-Sn 층 (14) 을 양호하게 접합할 수 있다. 또한, 가해지는 압력이 1 kgf/㎠ 이상인 경우, Ti 박 (25) 과 Cu 판 (22) 의 사이에 간극이 발생하는 것을 억제하여 고상 확산 접합할 수 있다. 또, 가해지는 압력이 35 kgf/㎠ (3.43 ㎫) 이하인 경우, 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다. 이와 같은 이유 때문에, 본 실시형태에서는, 적층된 세라믹스 기판 (11) 등에 가해지는 압력은 1 kgf/㎠ 이상 35 kgf/㎠ 이하 (0.10 ㎫ 이상 3.43 ㎫ 이하) 의 범위 내로 설정되어 있다. 또한, 이 압력은 3 kgf/㎠ 이상 18 kgf/㎠ 이하 (0.29 ㎫ 이상 1.77 ㎫ 이하) 로 설정되어도 된다.

또한, 가열 처리 공정 (S02) 에 있어서, 가열 시간이 30 분 이상인 경우, 세라믹스 기판 (11) 과 Cu 판 (22) 의 접합 계면에 있어서, 용융된 Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 와, Ti 박에 포함되는 Ti 가 결합하는 시간이 충분히 확보되므로, 세라믹스 기판 (11) 측에 Cu-Sn 층을 확실하게 형성 가능해진다. 또, 가열 시간이 30 분 이상인 경우, Ti 박 (25) 과 Cu 판 (22) 을 충분히 고상 확산 접합할 수 있기 때문에, 세라믹스 기판 (11) 과 Cu 판 (22) 을 확실하게 접합 가능해진다. 또, 가열 시간이 360 분을 초과해도 가열 시간이 360 분인 경우 이상으로 세라믹스 기판 (11) 과 회로층 (12) 의 접합성이 향상되지 않는다. 또, 가열 시간이 360 분을 초과하면, 생산성이 저하되어 버린다. 이와 같은 이유 때문에, 본 실시형태에서는, 가열 시간은, 30 분 이상 360 분 이하의 범위 내로 설정되어 있다. 또한, 가열 시간을 30 분 이상 150 분 이하로 해도 된다.

또, Ti 박 (25) 과 Cu 판 (22) 의 접합되는 면은, 미리 평활한 면으로 되어 있으므로, 접합 계면에 간극이 발생하는 것을 억제할 수 있고, Ti 박 (25) 과 Cu 판 (22) 을 확실하게 접합할 수 있다.

또, 본 실시형태에 관련된 방법으로 제조한 파워 모듈용 기판 (10) 및 파워 모듈 (1) 에 의하면, 세라믹스 기판 (11) 의 제 1 면에 Cu 판 (22) 으로 이루어지는 회로층 (12) 이 형성되어 있으므로, 반도체 소자 (3) 로부터의 열을 확산하여 세라믹스 기판 (11) 측으로 방산할 수 있다. 또, Cu 판 (22) 은 변형 저항이 크기 때문에, 히트 사이클이 부하되었을 때에, 회로층 (12) 의 변형이 억제된다. 그 결과, 반도체 소자 (3) 와 회로층 (12) 을 접합하는 접합층 (2) 의 변형을 억제할 수 있고, 접합 신뢰성을 향상할 수 있다.

(제 2 실시형태)

다음으로, 본 발명의 제 2 실시형태에 대하여 설명한다. 또한, 제 1 실시형태와 동일한 구성에 대해서는, 동일한 부호를 붙여 기재하고, 상세한 설명을 생략한다.

도 6 에, 제 2 실시형태에 관련된 파워 모듈용 기판 (110) 을 구비한 파워 모듈 (101) 을 나타낸다.

이 파워 모듈 (101) 은, 세라믹스 기판 (11) 의 제 1 면 상에 회로층 (112) 이 배치 형성된 파워 모듈용 기판 (110) 과, 회로층 (112) 의 일방의 면 (도 6 에 있어서 상면) 에 접합층 (2) 을 개재하여 접합된 반도체 소자 (3) 와, 파워 모듈용 기판 (110) 의 타방측 (도 6 에 있어서 하측) 에 배치된 히트 싱크 (130) 를 구비하고 있다.

파워 모듈용 기판 (110) 은, 도 7 에 나타내는 바와 같이, 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면인 제 1 면 (도 7 에 있어서 상면) 에 배치 형성된 회로층 (112) (Cu 부재) 과, 세라믹스 기판 (11) 의 타방의 면인 제 2 면 (도 7 에 있어서 하면) 에 배치 형성된 금속층 (113) (Cu 부재) 을 구비하고 있다.

회로층 (112) 은, 제 1 실시형태와 마찬가지로, 세라믹스 기판 (11) 의 제 1 면에 Cu-P-Sn-Ni 납재 (24) (Cu-P 계 납재), Ti 박 (125) (활성 금속재), 무산소 구리로 이루어지는 Cu 판 (122) 을 순서로 적층한 상태로, 이들을 가열 처리함으로써 Cu 판 (122) 을 접합함으로써 형성되어 있다 (도 11 참조). 여기서, 제 2 실시형태에 있어서, Ti 박 (125) 의 두께는 0.5 ㎛ 이상 5 ㎛ 이하로 되어 있다. 또한, 회로층 (112) 의 두께는 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있고, 제 2 실시형태에서는, 0.6 ㎜ 로 설정되어 있다.

도 8 에, 세라믹스 기판 (11) 과 회로층 (112) 의 접합 계면의 전자 현미경 사진 및 그 개략도를 나타낸다. 세라믹스 기판 (11) 과 회로층 (112) 의 접합 계면에는, 도 8 에 나타내는 바와 같이, 세라믹스 기판 (11) 측에 위치하는 Cu-Sn 층 (114) 과, 회로층 (112) 과 Cu-Sn 층 (114) 의 사이에 위치하고 P, Ni, 및 Ti 를 함유하는 금속간 화합물층 (117) 이 형성되어 있다.

Cu-Sn 층 (114) 은, Sn 이 Cu 중에 고용된 층이다. 이 Cu-Sn 층 (114) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가, 회로층 (112) 측에 형성된 금속간 화합물층 (117) 에 삽입됨으로써 형성되는 층이다.

금속간 화합물층 (117) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가, Ti 박 (125) 에 포함되는 Ti 와 결합함으로써 형성된다. 금속간 화합물층 (117) 은, P-Ni-Ti 상 (相) (117a) 과, P-Ti 상 (117b) 과, Cu-Ni-Ti 상 (117c) 중 어느 1 종 이상을 갖는다.

본 실시형태에 있어서, 금속간 화합물층 (117) 은, 도 8 에 나타내는 바와 같이, P-Ni-Ti 상 (117a) 과, P-Ti 상 (117b) 과, Cu-Ni-Ti 상 (117c) 을 갖고 있다.

즉, 본 실시형태에서는, 제 1 실시형태보다 Ti 박 (125) 이 얇기 때문에, 제 1 실시형태에서 형성된 Ti 층이 실질적으로 형성되어 있지 않다. 그 때문에, 금속간 화합물층 (117) 에 있어서, P-Ni-Ti 상 (117a) 과, P-Ti 상 (117b) 과, Cu-Ni-Ti 상 (117c) 중 1 이상의 상이 혼재하게 된다.

금속층 (113) 은, 세라믹스 기판 (11) 의 제 2 면에, Cu 또는 Cu 합금의 금속판이, Cu-P 계의 납재를 개재하여 접합됨으로써 형성되어 있다. 제 2 실시형태에 있어서, 금속층 (113) 은, 세라믹스 기판 (11) 의 제 2 면에 Cu-P-Sn-Ni 납재 (24), Ti 박 (125), 순도 99.99 질량％ 이상의 Cu 판 (123) 을 적층한 상태로, 이들을 가열 처리함으로써 Cu 판 (123) 을 접합함으로써 형성되어 있다 (도 11 참조).

이 금속층 (113) 의 두께는 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 0.6 ㎜ 로 설정되어 있다.

도 9 에, 세라믹스 기판 (11) 과 금속층 (113) 의 접합 계면의 개략도를 나타낸다. 본 실시형태에 있어서는, 세라믹스 기판 (11) 과 금속층 (113) 의 접합 계면에는, 도 9 에 나타내는 바와 같이, 세라믹스 기판 (11) 측에 위치하는 Cu-Sn 층 (114) 과, 금속층 (113) 과 Cu-Sn 층 (114) 의 사이에 위치하고, P, Ni, 및 Ti 를 함유하는 금속간 화합물층 (117) 이 형성되어 있다. 이 금속간 화합물층 (117) 은, P-Ni-Ti 상 (117a) 과, P-Ti 상 (117b) 과, Cu-Ni-Ti 상 (117c) 을 갖고 있다.

즉, 이 세라믹스 기판 (11) 과 금속층 (113) 의 접합 계면은, 상기 서술한 세라믹스 기판 (11) 과 회로층 (112) 의 접합 계면과 동일한 구조로 되어 있다.

히트 싱크 (130) 는, 전술한 파워 모듈용 기판 (110) 으로부터의 열을 방산하기 위한 것이다. 이 히트 싱크 (130) 는, Cu 또는 Cu 합금으로 구성되어 있고, 본 실시형태에서는 무산소 구리로 구성되어 있다. 이 히트 싱크 (130) 에는, 냉각용의 유체가 흐르기 위한 유로 (131) 가 형성되어 있다. 또한, 본 실시형태에 있어서는, 히트 싱크 (130) 와 금속층 (113) 이, 땜납재로 이루어지는 땜납층 (132) 에 의해 접합되어 있다.

다음으로, 본 실시형태에 관련된 파워 모듈 (101) 의 제조 방법에 대하여, 도 10 의 플로우도 및 도 11 을 참조하여 설명한다.

먼저, 도 11 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 제 1 면 (도 11 에 있어서 상면) 에, Cu-P-Sn-Ni 납재 (24), Ti 박 (125), 및 회로층 (112) 이 되는 Cu 판 (122) 을 순서로 적층함 (제 1 적층 공정 (S11)) 과 함께, 세라믹스 기판 (11) 의 제 2 면 (도 11 에 있어서 하면) 에도, Cu-P-Sn-Ni 납재 (24), Ti 박 (125), 및 금속층 (113) 이 되는 Cu 판 (123) 을 순서로 적층한다 (제 2 적층 공정 (S12)). 즉, 세라믹스 기판 (11) 과 Cu 판 (122, 123) 의 사이에 있어서, 세라믹스 기판 (11) 측에 Cu-P-Sn-Ni 납재 (24) 를 배치하고, Cu 판 (122, 123) 측에 Ti 박 (125) 을 배치하고 있다. 또한, 본 실시형태에 있어서, Cu-P-Sn-Ni 납재 (24) 의 조성은 Cu-7 mass％ P-15 mass％ Sn-10 mass％ Ni 로 하고, 두께는 20 ㎛ 로 한다. 또, Ti 박 (125) 으로서, 두께 1 ㎛, 순도 99.8 ％ 의 Ti 박을 사용한다.

다음으로, 세라믹스 기판 (11), Cu-P-Sn-Ni 납재 (24), Ti 박 (125), 및 Cu 판 (122, 123) 을 적층 방향으로 가압 (압력 1 ∼ 35 kgf/㎠ (0.10 ㎫ 이상 3.43 ㎫ 이하)) 한 상태로, 진공 가열로 내에 장입하여 가열한다 (가열 처리 공정 (S13)). 여기서, 제 2 실시형태에서는, 진공 가열로 내의 압력을 10^-6 ㎩ 이상 10^-3 ㎩ 이하의 범위 내로, 가열 온도를 600 ℃ 이상 650 ℃ 이하의 범위 내로, 가열 시간을 30 분 이상 360 분 이하의 범위 내로 설정하고 있다.

이 가열 처리 공정 (S13) 에 있어서는, Cu-P-Sn-Ni 납재 (24) 가 용융되어 액상을 형성하고, 이 액상에 Ti 박 (125) 이 녹아들어가, 액상이 응고함으로써, 세라믹스 기판 (11) 과 Cu 판 (122, 123) 이 접합된다. 이 때, Cu-P-Sn-Ni 납재 (24) 중에 포함되는 P 및 Ni 는, Ti 박 (125) 의 Ti 와 결합하고, 금속간 화합물층 (117) 이 형성된다. 그와 함께, 세라믹스 기판 (11) 측에는, P 및 Ni 를 포함하지 않는 혹은 P 및 Ni 가 매우 적은 Cu-Sn 층 (14) 이 형성된다.

이에 따라, 세라믹스 기판 (11) 의 제 1 면에 회로층 (112) 이 형성되고, 제 2 면에 금속층 (113) 이 형성되고, 본 실시형태인 파워 모듈용 기판 (110) 이 제조된다.

이어서, 파워 모듈용 기판 (110) 의 금속층 (113) 의 하면에, 땜납재를 개재하여 히트 싱크 (130) 를 접합한다 (히트 싱크 접합 공정 (S14)).

다음으로, 파워 모듈용 기판 (110) 의 회로층 (112) 의 상면에, 땜납재를 개재하여 반도체 소자 (3) 를 접합한다 (반도체 소자 접합 공정 (S15)).

이와 같이 하여, 본 실시형태에 관련된 파워 모듈 (101) 이 제조된다.

이상과 같은 구성으로 된 본 실시형태의 파워 모듈용 기판 (110) 의 제조 방법에 의하면, 제 1 실시형태에서 설명한 바와 같이, 세라믹스 기판 (11) 과 회로층 (112) 의 접합 계면, 및 세라믹스 기판 (11) 과 금속층 (113) 의 접합 계면에 있어서, 세라믹스 기판 (11) 과 Cu-Sn 층 (114) 의 접합 계면에 단단한 금속간 화합물층이 형성되지 않는다. 그 때문에, 세라믹스 기판 (11) 과 회로층 (112), 및 세라믹스 기판 (11) 과 금속층 (113) 의 접합률이 향상되고, 세라믹스 기판 (11) 과 회로층 (112), 및 세라믹스 기판 (11) 과 금속층 (113) 을 양호하게 접합할 수 있다.

또, 세라믹스 기판 (11) 의 제 1 면에 회로층 (112) 을, 제 2 면에 금속층 (113) 을 동시에 접합할 수 있기 때문에, 제조 비용을 저감할 수 있다.

또, 파워 모듈용 기판 (110) 에 있어서는, 세라믹스 기판 (11) 의 제 2 면에 Cu 판 (123) 으로 이루어지는 금속층 (113) 이 형성되어 있으므로, 반도체 소자 (3) 로부터의 열을, 금속층 (113) 을 개재하여 효율적으로 방산할 수 있다.

또, 제 2 실시형태에 관련된 파워 모듈용 기판 (110) 에 있어서, 금속층 (113) 에는 히트 싱크 (130) 가 접합되어 있으므로, 히트 싱크 (130) 로부터 열을 효율적으로 방산할 수 있다.

(제 3 실시형태)

다음으로, 본 발명의 제 3 실시형태에 대하여 설명한다. 또한, 제 1 실시형태와 동일한 구성의 것에 대해서는, 동일한 부호를 붙여 기재하고, 상세한 설명을 생략한다.

도 12 에, 제 3 실시형태에 관련된 파워 모듈용 기판 (210) 을 구비한 파워 모듈 (201) 을 나타낸다.

이 파워 모듈 (201) 은, 세라믹스 기판 (11) 의 제 1 면 상에 회로층 (212) 이 배치 형성된 파워 모듈용 기판 (210) 과, 회로층 (212) 의 일방의 면 (도 12 에 있어서 상면) 에 접합층 (2) 을 개재하여 접합된 반도체 소자 (3) 와, 파워 모듈용 기판 (210) 의 타방측 (도 12 에 있어서 하측) 에 접합층 (232) 을 개재하여 접합된 히트 싱크 (230) 를 구비하고 있다.

파워 모듈용 기판 (210) 은, 도 13 에 나타내는 바와 같이, 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면인 제 1 면 (도 13 에 있어서 상면) 에 배치 형성된 회로층 (212) (Cu 부재) 과, 세라믹스 기판 (11) 의 타방의 면인 제 2 면 (도 13 에 있어서 하면) 에 배치 형성된 금속층 (213) (Al 부재) 을 구비하고 있다.

회로층 (212) 은, 세라믹스 기판 (11) 의 제 1 면에 Cu-P-Sn-Ni 납재 (24) (Cu-P 계 납재), Ti 페이스트 (225), 무산소 구리로 이루어지는 Cu 판 (222) 을 순서로 적층한 상태로, 이들을 가열 처리함으로써 Cu 판 (222) 을 접합함으로써 형성되어 있다 (도 16 참조). 여기서, Ti 페이스트 (225) 는, 예를 들어, Ti 분말 (활성 금속재) 과, 수지와, 용제를 함유하는 페이스트이다.

수지로는, 예를 들어, 에틸셀룰로오스, 메틸셀룰로오스, 폴리메틸메타크릴레이트, 아크릴 수지, 알키드 수지 등을 사용할 수 있다. 또, 용제로는, 예를 들어, 메틸셀로솔브, 에틸셀로솔브, 테르피네올, 톨루엔, 텍산올, 트리에틸시트레이트 등을 사용할 수 있다.

또, Ti 분말은 순도 99.4 ％ 이상으로 해도 되고, 본 실시형태에서는 순도 99.7 ％ 로 하고 있다.

또한, 회로층 (212) 의 두께는 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있고, 제 3 실시형태에서는, 0.3 ㎜ 로 설정되어 있다.

그리고, 세라믹스 기판 (11) 과 회로층 (212) 의 접합 계면에는, 도 14 에 나타내는 바와 같이, Cu-Sn 층 (214) (Cu 층) 이 형성되어 있다. 그리고, 이 Cu-Sn 층 (214) 에는, P, Ni, 및 Ti 를 함유하는 금속간 화합물 (217) 이 분산되어 있다.

Cu-Sn 층 (214) 은, Sn 이 Cu 중에 고용된 층이다. 이 Cu-Sn 층 (214) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가, 금속간 화합물 (217) 에 삽입됨으로써 형성되는 층이다.

금속간 화합물 (217) 은, Cu-P-Sn-Ni 납재 (24) 에 포함되는 P 및 Ni 가, Ti 분말의 Ti 와 결합함으로써 형성된다. 본 실시형태에 있어서, 금속간 화합물 (217) 은, 도 14 에 나타내는 바와 같이, Cu-Ni-Ti 상 (217c), P-Ti 상 (217b), P-Ni-Ti 상 (217a) 을 갖고 있다. 이들 상은, Cu-Sn 층 (214) 중에 존재하는 Ti 입자 (218) 를 둘러싸도록 Cu-Ni-Ti 상 (217c), P-Ti 상 (217b), 및 P-Ni-Ti 상 (217a) 이, 내측으로부터 순서로 나이테 형상으로 형성되어 있다. 또한, 이 Ti 입자 (218) 가 존재하지 않고, 금속간 화합물 (217) 만이 나이테 형상으로 형성되어 있는 것도 존재한다.

또, 이 나이테 형상으로 형성된 금속간 화합물 (217) 을 구성하는 Cu-Ni-Ti 상 (217c), P-Ti 상 (217b), 및 P-Ni-Ti 상 (217a) 은, 일부 소실되어 불연속으로 되어 있는 경우도 있다.

금속층 (213) 은, 세라믹스 기판 (11) 의 제 2 면에, Al 또는 Al 합금의 금속판이 접합됨으로써 형성되어 있다. 제 3 실시형태에 있어서, 금속층 (213) 은, 세라믹스 기판 (11) 의 제 2 면에, 순도 99.99 질량％ 이상의 Al 판 (223) 을 접합함으로써 형성되어 있다 (도 16 참조).

이 금속층 (213) 의 두께는 0.1 ㎜ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 1.6 ㎜ 로 설정되어 있다.

히트 싱크 (230) 는, Al 또는 Al 합금으로 구성되어 있고, 본 실시형태에서는 A6063 (Al 합금) 으로 구성되어 있다. 이 히트 싱크 (230) 에는, 냉각용 유체가 흐르기 위한 유로 (231) 가 형성되어 있다. 또한, 이 히트 싱크 (230) 와 금속층 (213) 이 Al-Si 계 납재에 의해 접합되어 있다.

다음으로, 본 실시형태에 관련된 파워 모듈 (201) 의 제조 방법에 대하여, 도 15 의 플로우도 및 도 16 을 참조하여 설명한다.

먼저, 도 16 에 나타내는 바와 같이, 회로층 (212) 이 되는 Cu 판 (222) 의 하면 (접합면) 에, 스크린 인쇄법에 의해 Ti 페이스트 (225) 를 도포한 후, 건조시킨다. 세라믹스 기판 (11) 의 제 1 면 (도 16 에 있어서 상면) 에, Cu-P-Sn-Ni 납재 (24), Cu 판 (222) 을 순서로 적층함 (제 1 적층 공정 (S21)) 과 함께, 세라믹스 기판 (11) 의 제 2 면 (도 16 에 있어서 하면) 에, 접합재 (227) 를 개재하여 금속층 (213) 이 되는 Al 판 (223) 을 순서로 적층한다 (제 2 적층 공정 (S22)). 그리고, 또한 Al 판 (223) 의 하측에, 접합재 (242) 를 개재하여 히트 싱크 (230) 를 적층한다 (제 3 적층 공정 (S23)). 여기서, 제 1 적층 공정 (S21) 에 있어서는, Cu 판 (222) 에 도포 및 건조시킨 Ti 페이스트 (225) 와 Cu-P-Sn-Ni 납재 (24) 가 겹치도록 배치한다.

본 실시형태에 있어서는, 이 Ti 페이스트 (225) 에 함유되는 Ti 분말의 입경은, 5 ㎛ 이상 40 ㎛ 이하로 되어 있다. 또, Ti 페이스트 (225) 중의 Ti 분말의 함유량은 40 질량％ 이상 90 질량％ 이하로 하는 것이 바람직하다.

또, Ti 페이스트 (225) 는, Ti 량이 2 ㎎/㎠ 이상 10 ㎎/㎠ 이하가 되도록 도포하는 것이 바람직하다.

또, 건조는 120 ℃ 이상 150 ℃ 이하에서, 10 분 이상 30 분 이하의 범위에서 실시하는 것이 바람직하다.

또한, 접합재 (227, 242) 는, 본 실시형태에서는, 융점 강하 원소인 Si 를 함유한 Al-Si 계 납재로 되어 있고, 제 3 실시형태에 있어서는, Al-7.5 mass％ Si 납재를 사용하고 있다.

또, 본 실시형태에 있어서, Cu-P-Sn-Ni 납재 (24) 의 조성은 Cu-7 mass％ P-15 mass％ Sn-10 mass％ Ni 로 하고, 두께는 20 ㎛ 이다.

다음으로, 세라믹스 기판 (11), Cu-P-Sn-Ni 납재 (24), Ti 페이스트 (225), Cu 판 (222), 접합재 (227), Al 판 (223), 접합재 (242), 및 히트 싱크 (230) 를 적층 방향으로 가압 (압력 1 ∼ 35 kgf/㎠ (0.10 ㎫ 이상 3.43 ㎫ 이하)) 한 상태로, 진공 가열로 내에 장입하여 가열한다 (가열 처리 공정 (S24)). 여기서, 제 3 실시형태에서는, 진공 가열로 내의 압력을 10^-6 ㎩ 이상 10^-3 ㎩ 이하의 범위 내로, 가열 온도를 600 ℃ 이상 650 ℃ 이하의 범위 내로, 가열 시간을 30 분 이상 360 분 이하의 범위 내로 설정하고 있다.

이 가열 처리 공정 (S24) 에 있어서는, Cu-P-Sn-Ni 납재 (24) 가 용융되어 액상을 형성하고, 이 액상에 Ti 페이스트 (225) 가 녹아들어가, 응고함으로써, 세라믹스 기판 (11) 과 Cu 판 (222) 이 접합된다. 또, 가열 처리 공정 (S24) 에 있어서는, 접합재 (227) 가 용융되어 액상을 형성하고, 이 액상이 응고함으로써, 접합재 (227) 를 개재하여 세라믹스 기판 (11) 과 Al 판 (223) 이 접합된다. 또한, 가열 처리 공정 (S24) 에 있어서는, 접합재 (242) 가 용융되어 액상을 형성하고, 이 액상이 응고함으로써, 접합재 (242) 를 개재하여 Al 판 (223) 과 히트 싱크 (230) 가 접합된다.

이에 따라, 제 3 실시형태인 파워 모듈용 기판 (210) 이 제조된다.

다음으로, 파워 모듈용 기판 (210) 의 회로층 (212) 의 상면에, 땜납재를 개재하여 반도체 소자 (3) 를 접합한다 (반도체 소자 접합 공정 (S25)).

이와 같이 하여, 제 3 실시형태에 관련된 파워 모듈 (201) 이 제조된다.

이상과 같은 구성으로 된 제 3 실시형태에 관련된 파워 모듈용 기판 (210) 의 제조 방법은, Ti 분말 (활성 금속재) 을 함유하는 Ti 페이스트 (225) 및 Cu-Sn-Ni-P 납재 (24) 를 개재하여, 세라믹스 기판 (11) 과 Cu 판 (222) 을 적층하는 제 1 적층 공정 (S21) 과, 적층된 세라믹스 기판 (11) 및 Cu 판 (222) 을 가열 처리하는 가열 처리 공정 (S24) 을 구비하고 있다. 이 때문에, 가열 처리 공정 (S24) 에 있어서, Ti 분말의 Ti 와 Cu-Sn-Ni-P 납재 (24) 에 포함되는 P 및 Ni 가 결합하여 금속간 화합물 (217) 이 형성되고, 이 금속간 화합물 (217) 에 P 가 삽입됨으로써, Cu-Sn 층 (214) 이 형성된다. 이 때, 금속간 화합물 (217) 은, Cu-Sn 층 (214) 중에 분산되어 있고, 세라믹스 기판 (11) 과 Cu-Sn 층 (214) 의 접합 계면에 단단한 금속간 화합물층이 형성되지 않기 때문에, 세라믹스 기판 (11) 과 회로층 (212) 의 접합률이 향상되고, 세라믹스 기판 (11) 과 회로층 (212) 을 양호하게 접합할 수 있다.

또, 세라믹스 기판 (11) 의 제 1 면에 회로층 (212) 을, 제 2 면에 금속층 (213) 을 동시에 접합함과 함께, 히트 싱크 (230) 도 금속층 (213) 에 동시에 접합하는 구성으로 되어 있으므로, 제조 공정을 간략화함과 함께 제조에 필요로 하는 시간을 단축하고, 제조 비용을 저감할 수 있다. 또한, 1 회의 가열 처리로 Cu 판 (222) 과 Al 판 (223) 을 접합할 수 있으므로, Cu 판 (222) 과 Al 판 (223) 을 따로따로 접합하는 경우와 비교하여, 세라믹스 기판 (11) 에 걸리는 열 부하를 저감할 수 있다. 그 때문에, 세라믹스 기판 (11) 의 휨을 작게 하거나, 세라믹스 기판 (11) 의 균열의 발생을 억제하거나 하는 것이 가능해진다.

또, 제 3 실시형태에 관련된 파워 모듈용 기판 (210) 에 있어서, Al 은 비교적 변형 저항이 낮기 때문에, 냉열 사이클이 부하되었을 때에, 파워 모듈용 기판 (210) 과 히트 싱크 (230) 의 사이에 발생하는 열 응력을 금속층 (213) 에 의해 흡수하고, 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.

또, 세라믹스 기판 (11) 의 제 2 면에 Al 판 (223) 으로 이루어지는 금속층 (213) 이 형성되어 있으므로, 히트 사이클 부하시에 파워 모듈용 기판 (210) 과 히트 싱크 (230) 의 사이에 발생하는 열 응력을 금속층 (213) 에 의해 흡수하고, 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.

이상, 본 발명의 실시형태에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.

또한, 제 3 실시형태에 있어서는, Ti 페이스트를 도포할 때에는, 스크린 인쇄법을 이용하는 경우에 대하여 설명했지만, 오프셋 인쇄법, 감광성 프로세스 등의 여러 가지 수단을 채용할 수 있다.

또, 제 3 실시형태에 있어서는, Ti 페이스트 (225) 를 Cu 판 (222) 측에 배치하고, Cu-P-Sn-Ni 납재 (24) 를 세라믹스 기판 (11) 측에 배치하는 경우에 대하여 설명했지만, Ti 페이스트 (225) 를 세라믹스 기판 (11) 측에 배치하고, Cu-P-Sn-Ni 납재 (24) 를 Cu 판 (222) 측에 배치하는 구성으로 해도 된다.

또, 제 3 실시형태에 있어서는, Ti 페이스트와 Cu-P-Sn-Ni 납재를, 세라믹스 기판과 Cu 판의 사이에 배치하는 경우에 대하여 설명했지만, Ti 페이스트에 한정되는 것이 아니라, 예를 들어, Ti 분말 (활성 금속재) 과 Cu-P-Sn 계 납재를 세라믹스 기판과 Cu 판의 사이에 배치하는 구성으로 되어도 된다. 또, Ti 분말 대신에 수소화 Ti 분말을 사용할 수도 있다. 수소화 Ti 분말을 사용한 Ti 페이스트의 경우, 그 도포량은, TiH₂ 량이 0.04 ㎎/㎠ 이상 8 ㎎/㎠ 이하가 되도록 도포하는 것이 바람직하다. 또, 0.5 ㎎/㎠ 이상 7 ㎎/㎠ 이하로 하는 것이 보다 바람직하다. 사용되는 수소화 Ti 분말의 입경은 15 ㎛ 이하가 바람직하고, 또, 보다 바람직하게는 5 ㎛ 이하이면 된다.

또, 제 3 실시형태에 있어서는, Cu-P-Sn-Ni 계 납재로서 박 형상의 납재를 사용했지만, Cu-P-Sn-Ni 계 납재의 분말을 사용한 납재 페이스트를 사용하는 것도 가능하다. 이 납재 페이스트는, 상기 서술한 Ti 페이스트에 있어서, Ti 분말 대신에 Cu-P-Sn-Ni 계 납재의 분말을 사용함으로써 제조할 수 있다.

또, 제 3 실시형태에 있어서는, 상기 납재 페이스트와 Ti 페이스트를 혼합한 페이스트 (납재-Ti 페이스트) 를 사용할 수도 있다. 이 경우, 납재-Ti 페이스트는 세라믹스 기판과 Cu 판 중 적어도 어느 일방에 도포하면 된다.

또한, 제 3 실시형태에 있어서는, 제 1 적층 공정 (S21) 에 있어서, Ti 페이스트의 탈지를 실시할 수도 있다. 이 경우, Ti 페이스트에 함유되어 있는 수지의 잔류물 양이 줄어들고, 접합성이 보다 향상된다.

또한, 상기 실시형태에서는, 접합재로서 Al-Si 계 납재를 개재하여 세라믹스 기판과 Al 판을 접합하는 경우에 대하여 설명했지만, 이것에 한정되는 것이 아니라, 예를 들어, 과도 액상 접합법 (Transient Liquid Phase Bonding, TLP) 을 적용하여 접합해도 된다. 과도 액상 접합법에서는, Al 판 중 세라믹스 기판의 접합면에, 스퍼터링법 등에 의해 Si, Cu 등의 첨가 원소를 고착하여 고착층을 형성한 후에, 세라믹스 기판과 Al 판을 적층하고, 적층 방향으로 가압하고, 가열 처리를 실시함으로써 세라믹스 기판과 Al 판을 접합할 수 있다. 즉, 과도 액상 접합법에서는, 접합재로서 고착층을 개재하여 세라믹스 기판과 Al 판을 적층하고, Cu 판과 Al 판을 동시에 접합할 수 있다.

과도 액상 접합법에 있어서, 적층 방향으로 가압할 때의 압력은, 1 kgf/㎠ 이상 35 kgf/㎠ 이하 (0.10 ㎫ 이상 3.43 ㎫ 이하) 로 되어 있다. 또, 가열 처리에 있어서의 가열 온도 및 가열 시간은, 600 ℃ 이상 650 ℃ 이하, 30 분 이상 360 분 이하로 되어 있다.

또한, 고착층의 첨가 원소로서, Si, Cu 외에, Zn, Ge, Ag, Mg, Ca, Ga, 또는 Li 등의 첨가 원소를 사용해도 된다.

또, 접합재로서 금속 입자와 유기물을 갖는 금속 페이스트를 사용함으로써 세라믹스 기판과 Al 판을 접합할 수도 있다. 금속 페이스트로는, 예를 들어 Ag 입자와 유기물을 갖는 Ag 페이스트를 들 수 있다. 구체적으로는, 세라믹스 기판의 제 2 면에, 스크린 인쇄법 등에 의해 Ag 페이스트를 도포하고, Ag 페이스트를 개재하여 세라믹스 기판과 Al 판을 적층하고 가열 처리를 실시함으로써, Al 판을 세라믹스 기판에 접합할 수 있다. Ag 페이스트를 사용하여 접합하는 경우, 적층 방향으로 가압할 때의 압력은, 1 kgf/㎠ 이상 35 kgf/㎠ 이하 (0.10 ㎫ 이상 3.43 ㎫ 이하) 로 되어 있다. 또, 가열 처리에 있어서의 가열 온도 및 가열 시간은, 600 ℃ 이상 650 ℃ 이하, 30 분 이상 360 분 이하로 되어 있다.

또, 상기 실시형태에서는, 금속층과 히트 싱크를 Al-Si 계 납재를 개재하여 접합하는 경우에 대하여 설명했지만, 이것에 한정되는 것이 아니라, 예를 들어 상기 서술한 과도 액상 접합법 (TLP) 을 적용하여, 고착층을 개재하여 금속층과 히트 싱크를 접합해도 된다. 또, Ag 입자와 유기물을 갖는 Ag 페이스트를 개재하여 금속층과 히트 싱크를 접합해도 된다.

또, 제 2 실시형태 및 제 3 실시형태에 있어서는, 세라믹스 기판의 제 1 면에 회로층을, 제 2 면에 금속층을 동시에 접합하는 경우에 대하여 설명했지만, 회로층과 금속층을 따로따로 접합해도 된다.

또, 제 1 실시형태 및 제 2 실시형태에서는, Ti 박을 사용하는 경우에 대하여 설명했지만, Cu 부재의 일방의 면에 활성 금속재를 배치 형성한 Cu 부재/활성 금속 클래드재를 사용할 수도 있다. 또, Cu 부재에 증착 등에 의해 활성 금속을 배치 형성하여, 사용할 수도 있다.

또한, 활성 금속재의 일방의 면에 Cu-P-Sn 계 납재를 배치 형성한 활성 금속재/납재 클래드재나, Cu 부재, 활성 금속재, Cu-P-Sn 계 납재의 순서로 적층된 Cu 부재/활성 금속재/납재 클래드를 사용할 수 있다.

또한, 히트 싱크로서 냉각용의 유로를 갖는 것으로 설명했지만, 히트 싱크의 구조에 특별히 한정은 없고, 예를 들어 공랭 방식의 히트 싱크여도 된다. 또, 히트 싱크는, 방열 핀을 갖고 있어도 된다.

또, 상기의 실시형태에서는, 파워 모듈용 기판의 타방의 면에 히트 싱크를 접합하는 경우에 대하여 설명했지만, 히트 싱크는 접합되어 있지 않아도 된다.

또, 상기의 실시형태에서는, 파워 모듈용 기판과 히트 싱크를 땜납재 또는 납재로 접합하는 경우에 대하여 설명했지만, 파워 모듈용 기판과 히트 싱크의 사이에 윤활유를 도포하여 나사 고정 등에 의해 이들을 고정시켜도 된다.

실시예

(실시예 1)

이하에, 본 발명에 관련된 실시형태의 효과를 확인하기 위해서 실시한 확인 실험 (실시예 1) 의 결과에 대하여 설명한다.

표 1 및 표 2 기재의 세라믹스 기판 (40 ㎜ × 40 ㎜) 의 제 1 면에, 표 1 및 표 2 에 나타내는 두께를 갖는 활성 금속재 (37 ㎜ × 37 ㎜), Cu-P 계 납재 박 (37 ㎜ × 37 ㎜ × 두께 40 ㎛), 무산소 구리로 이루어지는 Cu 판 (37 ㎜ × 37 ㎜ × 두께 0.3 ㎜) 을 적층하였다. 또한, 세라믹스 기판의 재질이 AlN 인 경우에는 두께 0.635 ㎜ 로 하고, 재질이 Si₃N₄ 인 경우에는, 0.32 ㎜ 로 하였다.

또한, 활성 금속재의 종류가 분말인 경우에는, 그 활성 금속의 분말을 함유하는 페이스트를 스크린 인쇄법에 의해 세라믹스 기판 또는 Cu 판에 도포하여 적층하였다. 여기서, 페이스트는, 입경 5∼ 40 ㎛ 의 활성 금속재의 분말 (순도 99.8 ％ 의 Ti 분말) 과, 아크릴 수지와, 텍산올을 함유하는 것으로 하였다. 도포량은, 표 2 에 기재한 양으로 하였다. 또, 활성 금속재와 Cu-P 계 납재의 배치는, 표 1 및 표 2 에 나타내는 배치로 하였다.

또한, 비교예 1 에 대해서는, 세라믹스 기판과 Cu 판의 사이에 활성 금속재를 개재시키지 않고, Cu-P 계 납재만을 개재시키는 구성으로 하였다.

그리고, 적층 방향으로 압력 15 kgf/㎠ (1.47 ㎫) 로 가압한 상태로 진공 가열로 내에 장입하고, 가열함으로써 세라믹스 기판의 제 1 면에 Cu 판을 접합하여, 회로층을 형성하였다. 여기서, 진공 가열로 내의 압력을 10^-6 ㎩ 이상, 10^-3 ㎩ 이하의 범위 내로 설정하고, 가열 온도 및 가열 시간은, 표 1 및 표 2 의 조건으로 설정하였다. 또한, Cu-P 계 납재에 Zn 이 포함되는 경우에는, 진공 가열로에서 가열하는 것이 아니라, 질소 분위기에서 가열을 실시하였다.

이와 같이 하여, 본 발명예 1 ∼ 32, 비교예 1 ∼ 3 의 파워 모듈용 기판을 얻었다.

상기 서술한 바와 같이 하여 얻어진 파워 모듈용 기판에 대해서, 회로층과 세라믹스 기판의 초기의 접합률을 평가하였다. 또, 본 발명예 1 ∼ 21, 비교예 1 ∼ 3 의 파워 모듈용 기판에 대해서는, 회로층과 세라믹스 기판의 접합 계면에 있어서, 활성 금속층의 유무를 확인하였다. 접합률의 평가 방법 및 활성 금속층의 유무의 확인 방법을 이하에 설명한다.

(접합률 평가)

파워 모듈용 기판에 대해서, 세라믹스 기판과 회로층의 계면의 접합률에 대해 초음파 탐상 장치 (히타치 파워 솔루션즈사 제조 FineSAT200) 를 사용하여 평가하고, 이하의 식으로부터 접합률을 산출하였다.

여기서, 초기 접합 면적이란, 접합 전에 있어서의 접합해야 할 면적이며, 본 실시예에서는 회로층의 면적 (37 ㎜ × 37 ㎜) 으로 하였다. 초음파 탐상 이미지를 2 치화 처리한 화상에 있어서 박리는 접합부 내의 백색부로 나타내는 것으로부터, 이 백색부의 면적을 박리 면적으로 하였다.

(접합률 (％)) = {(초기 접합 면적) － (박리 면적)} / (초기 접합 면적) × 100

(활성 금속층의 유무의 확인 방법)

또, 회로층과 세라믹스 기판의 접합 계면 (적층 방향으로 평행한 단면) 에 있어서, EPMA (전자선 마이크로 애널라이저, 닛폰 전자사 제조 JXA-8530F) 에 의한 활성 금속재의 원소의 매핑을 취득하고, 활성 금속층의 유무를 확인하였다.

표 1 및 표 2 에 나타내는 바와 같이, 본 발명예 1 ∼ 32 에 대해서는, Cu-P 계 납재 및 활성 금속재를 개재시켜 세라믹스 기판과 Cu 판을 접합했기 때문에, 세라믹스 기판과 회로층의 초기의 접합률이 높고, 양호하게 접합되어 있는 것이 확인되었다.

한편, 비교예 1 은, 세라믹스 기판과 Cu 판의 접합시에, 활성 금속재를 개재시키지 않고 접합이 실시되었기 때문에, 세라믹스 기판과 Cu 판 (회로층) 을 접합할 수 없었다.

또, 비교예 2 및 비교예 3 은, Cu-P 계 납재에 포함되는 P 의 함유량이 본 발명의 범위 외이기 때문에, 세라믹스 기판과 회로층의 접합률이 본 발명예와 비교하여 떨어졌다.

(실시예 2)

다음으로, 본 발명에 관련된 실시형태의 효과를 확인하기 위해서 실시한 확인 실험 (실시예 2) 의 결과에 대하여 설명한다.

표 3 및 표 4 기재의 세라믹스 기판 (40 ㎜ × 40 ㎜) 의 제 1 면 및 제 2 면에, 표 3 및 표 4 에 나타내는 두께를 갖는 활성 금속재 (37 ㎜ × 37 ㎜), Cu-P 계 납재 박 (37 ㎜ × 37 ㎜ × 두께 40 ㎛), 무산소 구리로 이루어지는 Cu 판 (37 ㎜ × 37 ㎜ × 두께 0.3 ㎜) 을 적층하였다. 세라믹스 기판의 재질이 AlN 인 경우에는 두께 0.635 ㎜ 로 하고, 재질이 Si₃N₄ 인 경우에는, 0.32 ㎜ 로 하였다. 또한, 활성 금속재의 종류가 분말인 경우에는, 실시예 1 과 동일하게, 그 활성 금속의 분말을 함유하는 페이스트를 스크린 인쇄법에 의해 세라믹스 기판 또는 Cu 판에 도포하여 적층하였다. 활성 금속재와 Cu-P 계 납재의 배치는, 표 3 및 표 4 에 나타내는 배치로 하였다.

그리고, 적층 방향으로 압력 15 kgf/㎠ (1.47 ㎫) 로 가압한 상태로 진공 가열로 내에 장입하고, 가열함으로써 세라믹스 기판의 제 1 면 및 제 2 면에 Cu 판을 접합하여, 회로층 및 금속층을 형성하였다. 여기서, 진공 가열로 내의 압력을 10^-6 ㎩ 이상, 10^-3 ㎩ 이하의 범위 내로 설정하고, 가열 온도 및 가열 시간을 표 3 및 표 4 에 나타내는 조건으로 하였다. 또한, Cu-P 계 납재에 Zn 이 포함되는 경우에는, 진공 가열로에서 가열하는 것이 아니라, 질소 분위기에서 가열을 실시하였다.

이와 같이 하여 본 발명예 41 ∼ 60 의 파워 모듈용 기판을 얻었다.

상기 서술한 바와 같이 하여 얻어진 파워 모듈용 기판에 대해서, 회로층과 세라믹스 기판의 초기의 접합률, 및 냉열 사이클 시험 후의 접합률을 측정하였다. 또한, 냉열 사이클 시험에 있어서, 파워 모듈용 기판의 세라믹스 기판에 균열이 발생할 때까지의 횟수를 측정하였다. 또, 본 발명예 41 ∼ 49 의 파워 모듈용 기판에 대해서는, 회로층과 세라믹스 기판의 접합 계면에 있어서, 활성 금속층의 유무에 대해서 확인하였다.

또한, 접합률의 평가 및 활성 금속층의 유무의 확인에 대해서는, 실시예 1 과 동일하게 하여 실시하였다. 또, 냉열 사이클 시험은, 하기와 같이 실시하였다.

(냉열 사이클 시험)

냉열 사이클 시험은, 냉열 충격 시험기 에스펙사 제조 TSB-51 을 사용하고, 파워 모듈용 기판에 대해서, 액상 (플루오리너트) 으로, －40 ℃ 에서 5 분 및 150 ℃ 에서 5 분의 사이클을 1 사이클로 하고, 2000 사이클을 실시하였다. 또한, 냉열 사이클 시험을 2000 사이클 실시한 후에도 세라믹스 기판에 균열이 발생하지 않은 파워 모듈용 기판에 대해서는, 표 3, 4 에 있어서 「＞ 2000」 으로 기재하였다.

이상의 평가 결과를 표 3 및 표 4 에 나타낸다.

표 3 및 표 4 에 나타내는 바와 같이, 본 발명예 41 ∼ 60 에 대해서는, Cu-P 계 납재 및 활성 금속재를 개재시켜 세라믹스 기판과 Cu 판을 접합하였다. 이 때문에, 세라믹스 기판과 회로층의 초기의 접합률이 높고, 양호하게 접합되어 있는 것이 확인되었다. 또, 본 발명예 41 ∼ 60 은, 냉열 사이클 시험 후의 접합률도 높고, 접합 신뢰성이 높은 것이 확인되었다. 또한, 본 발명예 41 ∼ 60 은, 냉열 사이클 시험에 있어서, 세라믹스 기판에 균열이 발생할 때까지의 사이클 횟수가 많고, 세라믹스 기판에 균열이 잘 발생하지 않는 것도 확인되었다.

(실시예 3)

다음으로, 본 발명에 관련된 실시형태의 효과를 확인하기 위해서 실시한 확인 실험 (실시예 3) 의 결과에 대하여 설명한다.

표 5 및 표 6 기재의 세라믹스 기판 (40 ㎜ × 40 ㎜) 의 제 1 면에, 표 5 및 표 6 에 나타내는 두께나 조성을 갖는 활성 금속재 (37 ㎜ × 37 ㎜), Cu-P 계 납재 박 (37 ㎜ × 37 ㎜ × 두께 40 ㎛), 무산소 구리로 이루어지는 Cu 판 (37 ㎜ × 37 ㎜ × 두께 0.3 ㎜) 을 적층하였다. 또한, 세라믹스 기판의 재질이 AlN 인 경우에는 두께 0.635 ㎜ 로 하고, 재질이 Si₃N₄ 인 경우에는, 0.32 ㎜ 로 하였다. 또, 세라믹스 기판의 제 2 면에, Al-Si 계 납재를 개재하여 순도 99.99 ％ 의 Al 로 이루어지는 Al 판 (37 ㎜ × 37 ㎜ × 두께 1.6 ㎜) 을 적층하였다. 또한, 활성 금속재의 종류가 분말인 경우에는, 실시예 1 과 동일하게, 그 활성 금속의 분말을 함유하는 페이스트를 스크린 인쇄법에 의해 세라믹스 기판 또는 Cu 판에 도포하여 적층하였다. 활성 금속재와 Cu-P 계 납재의 배치는, 표 5 및 표 6 에 나타내는 배치로 하였다.

그리고, 적층 방향으로 압력 15 kgf/㎠ (1.47 ㎫) 로 가압한 상태로 진공 가열로 내에 장입하고, 가열함으로써 세라믹스 기판의 제 1 면에 Cu 판을 접합하여 회로층을 형성하고, 제 2 면에 Al 판을 접합하여 금속층을 형성하였다. 여기서, 진공 가열로 내의 압력을 10^-6 ㎩ 이상 10^-3 ㎩ 이하의 범위 내로 설정하고, 가열 온도 및 가열 시간을 표 5 및 표 6 에 나타내는 조건으로 하였다. 또한, Cu-P 계 납재에 Zn 이 포함되는 경우에는, 진공 가열로에서 가열하는 것이 아니라, 질소 분위기에서 가열을 실시하였다.

또한, Cu-P 계 납재의 온도가 Al 판의 융점을 초과하는 경우에는, 세라믹스 기판의 제 1 면에 회로층을 형성한 후에, 세라믹스 기판의 제 2 면에 금속층을 형성하였다.

이상과 같이 하여 본 발명예 61 ∼ 82 의 파워 모듈용 기판을 얻었다.

상기 서술한 바와 같이 하여 얻어진 파워 모듈용 기판에 대해서, 회로층과 세라믹스 기판의 초기의 접합률, 및 냉열 사이클 시험 후의 접합률을 측정하였다. 또한, 냉열 사이클 시험에 있어서, 파워 모듈용 기판의 세라믹스 기판에 균열이 발생할 때까지의 횟수를 측정하였다. 또, 본 발명예 61 ∼ 69 의 파워 모듈용 기판에 대해서는, 회로층과 세라믹스 기판의 접합 계면에 있어서, 활성 금속층의 유무에 대해서 확인하였다. 접합률의 평가, 냉열 사이클 시험, 및 활성 금속층의 유무의 확인은, 실시예 2 와 동일하게 하여 실시하였다.

이상의 평가 결과를 표 5 및 표 6 에 나타낸다.

표 5 및 표 6 에 나타내는 바와 같이, 본 발명예 61 ∼ 82 에 대해서는, Cu-P 계 납재 및 활성 금속재를 개재시켜 세라믹스 기판과 Cu 판을 접합하였다. 이 때문에, 세라믹스 기판과 회로층의 초기의 접합률이 높고, 양호하게 접합되어 있는 것이 확인되었다. 또, 본 발명예 61 ∼ 82 는, 냉열 사이클 시험 후의 접합률도 높고, 접합 신뢰성이 높은 것이 확인되었다. 또한, 본 발명예 61 ∼ 82 는, 냉열 사이클 시험에 있어서, 세라믹스 기판에 균열이 발생할 때까지의 사이클 횟수가 많고, 세라믹스 기판에 균열이 잘 발생하지 않는 것도 확인되었다.

산업상 이용가능성

본 발명에 관련된 접합체의 제조 방법, 및 파워 모듈용 기판의 제조 방법에 의하면, 세라믹스 부재와 Cu 부재를 양호하게 접합할 수 있다. 그 때문에, 본 발명에 관련된 접합체의 제조 방법, 및 파워 모듈용 기판의 제조 방법에 의하면, 풍력 발전, 전기 자동차 등의 전기 차량 등을 제어하기 위해서 사용되는 대전력 제어용의 파워 반도체 소자와 같은, 사용 환경이 가혹한 파워 모듈에 적합한 접합체 및 파워 모듈용 기판을 제조할 수 있다.

10, 110, 210 : 파워 모듈용 기판 (접합체)
11 : 세라믹스 기판 (세라믹스 부재)
12, 112, 212 : 회로층 (Cu 부재)
113, 213 : 금속층 (Cu 부재)
25, 125 : Ti 박 (활성 금속재, Ti 재)

Claims

세라믹스로 이루어지는 세라믹스 부재와, Cu 또는 Cu 합금으로 이루어지는 Cu 부재가 접합되어 이루어지는 접합체의 제조 방법으로서,
P 를 3 mass％ 이상 10 mass％ 이하 함유하는 Cu-P 계 납재와, 활성 금속재를 개재하여, 상기 세라믹스 부재와 상기 Cu 부재를 적층하는 적층 공정과,
적층된 상기 세라믹스 부재 및 상기 Cu 부재를 가열 처리하는 가열 처리 공정을 구비하고 있는, 접합체의 제조 방법.
제 1 항에 있어서,
상기 적층 공정에 있어서, 상기 세라믹스 부재측에 상기 Cu-P 계 납재를 배치하고, 상기 Cu 부재측에 상기 활성 금속재를 배치하는, 접합체의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 Cu-P 계 납재는, Cu-P 납재, Cu-P-Sn 납재, Cu-P-Sn-Ni 납재, Cu-P-Zn 납재 중에서 선택되는 어느 1 종인, 접합체의 제조 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 활성 금속재는 Ti 를 함유하는, 접합체의 제조 방법.
세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서,
상기 세라믹스 기판과 상기 회로층을, 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 접합체의 제조 방법에 의해 접합하는, 파워 모듈용 기판의 제조 방법.
세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성되고, 제 2 면에 Cu 또는 Cu 합금으로 이루어지는 금속층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서,
상기 세라믹스 기판과 상기 회로층, 및 상기 세라믹스 기판과 상기 금속층을 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 접합체의 제조 방법에 의해 접합하는, 파워 모듈용 기판의 제조 방법.
세라믹스 기판의 제 1 면에 Cu 또는 Cu 합금으로 이루어지는 회로층이 배치 형성되고, 제 2 면에 Al 또는 Al 합금으로 이루어지는 금속층이 배치 형성된 파워 모듈용 기판의 제조 방법으로서,
상기 세라믹스 기판과 상기 회로층을 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 접합체의 제조 방법에 의해 접합하는, 파워 모듈용 기판의 제조 방법.