JP2016058737A - セラミック配線基板の製造方法 - Google Patents
セラミック配線基板の製造方法 Download PDFInfo
- Publication number
- JP2016058737A JP2016058737A JP2015178367A JP2015178367A JP2016058737A JP 2016058737 A JP2016058737 A JP 2016058737A JP 2015178367 A JP2015178367 A JP 2015178367A JP 2015178367 A JP2015178367 A JP 2015178367A JP 2016058737 A JP2016058737 A JP 2016058737A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating layer
- layer
- metallized
- ceramic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
【課題】Auめっき層におけるめっき液の染み出し及びそれに伴うAuめっき層の変色を抑制でき、電子部品の実装性に優れたセラミック配線基板の製造方法を提供すること。
【解決手段】セラミック配線基板1の製造方法は、セラミックからなり、表面111及び裏面112を有する基板本体11と、基板本体11の表面111に配置されるメタライズ層12と、を同時焼成により形成する同時焼成工程と、メタライズ層12上にNiめっき層13を形成するNiめっき処理工程と、Niめっき層13上にPdめっき層14を形成するPdめっき処理工程と、Pdめっき層14上にAuめっき層15を形成するAuめっき処理工程と、を順に行う。Niめっき処理工程には、Niめっき層13に含まれ、厚みが5μm以上のNi−Pめっき層131を形成するNi−Pめっき処理工程が含まれる。Pdめっき処理工程では、Ni−Pめっき層131上にPdめっき層14を形成する。
【選択図】図1
【解決手段】セラミック配線基板1の製造方法は、セラミックからなり、表面111及び裏面112を有する基板本体11と、基板本体11の表面111に配置されるメタライズ層12と、を同時焼成により形成する同時焼成工程と、メタライズ層12上にNiめっき層13を形成するNiめっき処理工程と、Niめっき層13上にPdめっき層14を形成するPdめっき処理工程と、Pdめっき層14上にAuめっき層15を形成するAuめっき処理工程と、を順に行う。Niめっき処理工程には、Niめっき層13に含まれ、厚みが5μm以上のNi−Pめっき層131を形成するNi−Pめっき処理工程が含まれる。Pdめっき処理工程では、Ni−Pめっき層131上にPdめっき層14を形成する。
【選択図】図1
Description
本発明は、セラミック配線基板の製造方法に関する。
従来、半導体チップ等の電子部品が実装されるセラミック配線基板が知られている。セラミック配線基板としては、例えば、セラミックからなる基板本体上にメタライズ層を設け、さらにメタライズ層上にNiめっき層(Ni−Pめっき層等)、Auめっき層を順に設けたものがある。なお、「Ni」はニッケル、「P」はリン、「Au」は金である。
前記構成のセラミック配線基板は、メタライズ層上に設けためっき層(具体的にはAuめっき層)に電子部品が実装される。ところが、ワイヤボンディング法、フリップチップ法等の実装方法では、熱処理が必要となる。この場合、熱処理の際に、Niめっき層のNi成分がAuめっき層中に熱拡散し、Auめっき層の表面が変色すると共に電子部品の実装性が低下することがある。
そこで、特許文献1には、基板本体上に設けたメタライズ層上に、Niめっき層(下地Niめっき層、層状Ni−Pめっき層)、拡散防止めっき層(柱状Ni−Pめっき層、Pd−Pめっき層、Pdめっき層等)、Auめっき層を順に設けたセラミック配線基板が開示されている。このセラミック配線基板は、Niめっき層とAuめっき層との間に拡散防止めっき層を設けることにより、Niめっき層のNi成分がAuめっき層中に熱拡散することを抑制しようとするものである。なお、「Pd」はパラジウムである。
しかしながら、前記特許文献1のセラミック配線基板では、次のような問題がある。例えば、基板本体とメタライズ層とを同時焼成(コファイア法)により形成した場合、メタライズ層の表面は、微細な凹凸を有する粗面となる。そのため、メタライズ層の表面にめっき処理(例えばNiめっき処理等)を行うと、そのめっき液がメタライズ層の表面に残留することがある。これにより、Auめっき処理後、メタライズ層の表面に残留しためっき液がNiめっき層及び拡散防止めっき層を通り抜け、Auめっき層の内部から表面に染み出し、Auめっき層の表面が変色すると共に電子部品の実装性が低下する場合がある。
本発明は、かかる背景に鑑みてなされたものであり、Auめっき層におけるめっき液の染み出し及びそれに伴うAuめっき層の変色を抑制でき、電子部品の実装性に優れたセラミック配線基板の製造方法を提供しようとするものである。
本発明の一の態様におけるセラミック配線基板の製造方法は、セラミックからなり、表面及び裏面を有する基板本体と、基板本体の表面及び裏面の少なくとも一方に配置されるメタライズ層と、を同時焼成により形成する同時焼成工程と、メタライズ層上にNiめっき層を形成するNiめっき処理工程と、Niめっき層上にPdめっき層を形成するPdめっき処理工程と、Pdめっき層上にAuめっき層を形成するAuめっき処理工程と、を順に行い、Niめっき処理工程には、Niめっき層に含まれ、厚みが5μm以上のNi−Pめっき層を形成するNi−Pめっき処理工程が含まれ、Pdめっき処理工程では、Ni−Pめっき層上にPdめっき層を形成する。
上記セラミック配線基板の製造方法によれば、同時焼成工程において、基板本体とメタライズ層とを同時焼成により形成する。そして、Niめっき処理工程(Ni−Pめっき処理工程を含む)において、メタライズ層上に、厚み5μm以上のNi−Pめっき層を含むNiめっき層を形成する。そのため、Auめっき処理工程後、メタライズ層の表面に残留しためっき液がAuめっき層の表面に染み出すことをNi−Pめっき層によって抑制できる。これにより、めっき液の染み出しによるAuめっき層の変色を抑制でき、電子部品の実装性を高めることができる。
また、Niめっき処理工程、Pdめっき処理工程、Auめっき処理工程を順に行うことにより、Niめっき層とAuめっき層との間に、Pdめっき層が形成されることになる。そのため、例えば、電子部品を実装する際に(具体的には熱処理の際に)、Niめっき層のNi成分がAuめっき層中に熱拡散することをPdめっき層によって抑制できる。さらに、Pdめっき層を形成することによって耐熱性を高めることができる。これにより、電子部品の実装性を向上させることができる。
このように、本発明によれば、Auめっき層におけるめっき液の染み出し及びそれに伴うAuめっき層の変色を抑制でき、電子部品の実装性に優れたセラミック配線基板の製造方法を提供することができる。
また、上記セラミック配線基板の製造方法において、上述のとおり、Ni−Pめっき層の厚みは、5μm以上である。Ni−Pめっき層の厚みが5μm未満の場合には、Auめっき層におけるめっき液の染み出し及びそれに伴うAuめっき層の変色を十分に抑制できない。一方、Ni−Pめっき層の厚みが厚くなりすぎると、Ni−Pめっき層(Ni−Pめっき皮膜)の内部応力によってメタライズ層に損傷を与えるおそれがあるため、このような問題が生じない厚みとすることが好ましい。
また、Pdめっき層は、純Pdめっき層であってもよい。ここで、純Pdめっき層とは、純Pd(例えば純度が99.9質量%以上)からなるめっき層であり、Pd合金からなるPd合金めっき層ではない。この場合には、めっき浴の経時安定性が高く、Pdめっき層の品質向上を図ることができる。また、めっき液の長期間の使用が可能となり、コスト低減を図ることができる。
また、Niめっき処理工程には、Ni−Pめっき処理工程の前において、メタライズ層上に、Niめっき層に含まれるNi−Bめっき層を形成するNi−Bめっき処理工程がさらに含まれ、Ni−Pめっき処理工程では、Ni−Bめっき層上にNi−Pめっき層を形成するようにしてもよい。この場合には、基板本体とメタライズ層とを例えば高温で同時焼成し、メタライズ層上にNi−Bめっき層を形成することにより、メタライズ層に対するNiめっき層の密着性を高めることができる。なお、「B」はホウ素である。
また、Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行い、熱処理は、Ni−Bめっき層に対して行うようにしてもよい。すなわち、Ni−Bめっき処理工程後に、Ni−Bめっき層に対して熱処理を施してもよい。Ni−Bめっき層の組成は、純Niに近いため、融点が高く、高温の熱処理を施すことが可能である。よって、メタライズ層に対するNiめっき層の密着性をより十分に高めることができる。
また、上述したように、Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行うようにしてもよい。すなわち、Ni−Pめっき処理工程後に熱処理を施さないようにしてもよい。例えば、Ni−Pめっき処理工程後に熱処理を施し、メタライズ層の表面に残留しているめっき液を除去する工程を行うと、Ni−Pめっき層上に設けたPdめっき層及びAuめっき層の外観にムラが生じる。したがって、Ni−Pめっき処理工程後に熱処理を施さないことにより、上述の問題が発生しないようにすることができる。
ここで、「Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行う」とは、セラミック配線基板を製造する過程において、「Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行う」ことをいい、例えば、セラミック配線基板を製造した後、セラミック配線基板に電子部品を実装するための熱処理等は含まれない。
また、基板本体を構成するセラミック材料としては、例えば、アルミナ、ムライト、窒化アルミニウム、窒化ケイ素等を用いることができる。また、ホウケイ酸系ガラス、ホウケイ酸鉛系ガラス等のガラス成分にアルミナ等のセラミックフィラーを添加したガラスセラミック等のLTCC(低温焼成セラミック)を用いることもできる。
また、メタライズ層を構成する金属材料としては、基板本体が高温焼成セラミックのアルミナ等の場合、例えば、高融点金属であるタングステン(W)、モリブデン(Mo)、これらの合金等を用いることができる。また、基板本体がガラスセラミック等のLTCC(低温焼成セラミック)の場合、例えば、銅(Cu)、銀(Ag)、これらの合金等を用いることができる。
また、Niめっき層は、Ni成分を含むめっき層(Ni−Pめっき層、Ni−Bめっき層等)を有する。Niめっき処理工程において、Niめっき層(Ni−Pめっき層、Ni−Bめっき層等)は、電解めっき法により形成してもよいし、無電解めっき法により形成してもよい。Ni−Bめっき層の厚みは、メタライズ層との密着性等の観点から、例えば、0.6〜2.5μmとすることができる。
また、Pdめっき層は、上述の純Pdめっき層であってもよいし、Pd合金を主成分とするPd合金めっき層であってもよい。また、Pdめっき層は、電解めっき法により形成してもよいし、無電解めっき法により形成してもよい。Pdめっき層の厚みは、電子部品の実装条件(例えば実装時の熱処理条件等)に応じて、例えば、0.05〜1μmとすることができる。
また、Auめっき処理工程において、Auめっき層は、電解めっき法により形成してもよいし、無電解めっき法により形成してもよい。Auめっき層の厚みは、電子部品の実装条件(例えば実装時の熱処理条件等)に応じて、例えば、0.05〜1μmとすることができる。Auめっき層を設けることにより、Pdめっき層の酸化抑制、Auめっき層へのNi成分やPd成分の拡散抑制等の効果が得られる。
また、上述のNi−Pめっき層、Ni−Bめっき層、Pdめっき層、Auめっき層等の各層は、単層(1層)で形成されていてもよいし、多層(複数層)で形成されていてもよい。
以下、本発明の実施形態を図面と共に説明する。
(実施形態1)
図1、図2に示すように、本実施形態のセラミック配線基板1の製造方法は、セラミックからなり、表面111及び裏面112を有する基板本体11と、基板本体11の表面111に配置されるメタライズ層12と、を同時焼成により形成する同時焼成工程と、メタライズ層12上にNiめっき層13を形成するNiめっき処理工程と、Niめっき層13上にPdめっき層14を形成するPdめっき処理工程と、Pdめっき層14上にAuめっき層15を形成するAuめっき処理工程と、を順に行う。
(実施形態1)
図1、図2に示すように、本実施形態のセラミック配線基板1の製造方法は、セラミックからなり、表面111及び裏面112を有する基板本体11と、基板本体11の表面111に配置されるメタライズ層12と、を同時焼成により形成する同時焼成工程と、メタライズ層12上にNiめっき層13を形成するNiめっき処理工程と、Niめっき層13上にPdめっき層14を形成するPdめっき処理工程と、Pdめっき層14上にAuめっき層15を形成するAuめっき処理工程と、を順に行う。
Niめっき処理工程には、Niめっき層13に含まれ、厚みが5μm以上のNi−Pめっき層131を形成するNi−Pめっき処理工程が含まれる。Pdめっき処理工程では、Ni−Pめっき層131上にPdめっき層14を形成する。以下、このセラミック配線基板1の製造方法について詳細に説明する。
まず、セラミック配線基板1について説明する。
図1に示すように、セラミック配線基板1は、アルミナ焼結体からなる基板本体11及び電極パッド10を備えている。基板本体11は、板状に形成されており、表面111及び裏面112を有している。ここで、基板本体11の表面111とは、基板本体11の厚み方向の一方側の面のことであり、裏面112とは、基板本体11の厚み方向の他方側の面のことである。基板本体11の厚みは、1mmである。基板本体11の表面111には、電極パッド10が設けられている。電極パッド10は、メタライズ層12、Niめっき層13、Pdめっき層14及びAuめっき層15を有する。
図1に示すように、セラミック配線基板1は、アルミナ焼結体からなる基板本体11及び電極パッド10を備えている。基板本体11は、板状に形成されており、表面111及び裏面112を有している。ここで、基板本体11の表面111とは、基板本体11の厚み方向の一方側の面のことであり、裏面112とは、基板本体11の厚み方向の他方側の面のことである。基板本体11の厚みは、1mmである。基板本体11の表面111には、電極パッド10が設けられている。電極パッド10は、メタライズ層12、Niめっき層13、Pdめっき層14及びAuめっき層15を有する。
電極パッド10において、メタライズ層12は、高融点金属のタングステン(W)からなる。メタライズ層12は、基板本体11の表面111に設けられている。メタライズ層12は、基板本体11と共に同時焼成により形成されている。メタライズ層12の厚みは、10〜20μmである。メタライズ層12を構成する高融点金属としては、タングステン(W)以外にも、モリブデン(Mo)、W−Mo合金等がある。
メタライズ層12の表面には、Niめっき層13が設けられている。Niめっき層13は、Ni−Bめっき皮膜からなるNi−Bめっき層132とNi−Pめっき皮膜からなるNi−Pめっき層131とを有している。Ni−Bめっき層132は、メタライズ層12の表面に設けられている。Ni−Pめっき層131は、Ni−Bめっき層132の表面に設けられている。すなわち、Ni−Bめっき層132は、メタライズ層12とNi−Pめっき層131との間に設けられている。
Niめっき層13において、Ni−Bめっき層132は、Ni−Bめっき処理後に熱処理が施されている。Ni−Bめっき層132の厚みは、1.5μmである。一方、Ni−Pめっき層131は、Ni−Pめっき処理後に熱処理が施されていない。Ni−Pめっき層131の厚みは、5μmである。
Ni−Pめっき層131の表面には、Pdめっき皮膜からなるPdめっき層14が設けられている。本実施形態のPdめっき層14は、純Pdからなる純Pdめっき層である。Pdめっき層14の厚みは、0.3μmである。Pdめっき層14の表面には、Auめっき皮膜からなるAuめっき層15が設けられている。Auめっき層15の厚みは、0.5μmである。
なお、Niめっき層13(Ni−Bめっき層132、Ni−Pめっき層131)、Pdめっき層14、Auめっき層15の各めっき層の厚みは、断面における中心(中央)部分の厚みである。各めっき層の厚みは、SEM(走査型電子顕微鏡)等による断面写真から測定して求めることができる。各めっき層の境界が明確でない場合には、蛍光X線分析等による組成分析の結果を考慮し、断面写真に仮想の境界線を引いて、各めっき層を特定する。
セラミック配線基板1には、ワイヤボンディング法により半導体チップ等の電子部品(図示略)が実装される。具体的には、電子部品の外部電極(電極パッド)にAuワイヤの一端を接合する。そして、Auワイヤの他端とセラミック配線基板1の電極パッド10のAuめっき層15とを超音波接合する。超音波接合の際には、AuワイヤとAuめっき層15との接合部に超音波が印加されると共に、所定の圧力及び熱が加えられる。
次に、セラミック配線基板1の製造方法について説明する。
まず、同時焼成工程では、基板本体11及びメタライズ層12を同時焼成により形成する(図2のS201)。具体的には、アルミナを材料とする複数のセラミックグリーンシートを作製する。そして、複数のセラミックグリーンシートを積層した積層体を作製する。
まず、同時焼成工程では、基板本体11及びメタライズ層12を同時焼成により形成する(図2のS201)。具体的には、アルミナを材料とする複数のセラミックグリーンシートを作製する。そして、複数のセラミックグリーンシートを積層した積層体を作製する。
次いで、積層体の表面に、タングステンを材料とする金属ペーストをスクリーン印刷等の方法で塗布する。そして、積層体(複数のセラミックグリーンシート)及び金属ペーストを焼成温度1250〜1400℃で同時焼成する。これにより、基板本体11及びメタライズ層12を形成する。
次いで、Niめっき処理工程では、Ni−Bめっき処理工程、Ni−Pめっき処理工程を順に行う。Ni−Bめっき処理工程では、Ni−Bめっき処理を行う(図2のS202)。具体的には、メタライズ層12の表面に、無電解めっき法により、Ni−Bめっき皮膜からなるNi−Bめっき層132を形成する。その後、Ni−Bめっき層132に対して、800℃以上で熱処理を行う(図2のS203)。
次いで、Ni−Pめっき処理工程では、Ni−Pめっき処理を行う(図2のS204)。具体的には、Ni−Bめっき層132の表面に、無電解めっき法により、Ni−Pめっき皮膜からなるNi−Pめっき層131を形成する。なお、Ni−Pめっき層131に対しては、Ni−Bめっき層132とは異なり、Ni−Pめっき処理後に熱処理を行わない。これにより、Ni−Bめっき層132及びNi−Pめっき層131からなるNiめっき層13を形成する。
次いで、Pdめっき処理工程では、Pdめっき処理を行う(図2のS205)。具体的には、Ni−Pめっき層131の表面に、無電解めっき法により、Pdめっき皮膜からなるPdめっき層14を形成する。そして、Auめっき処理工程では、Auめっき処理を行う(図2のS206)。具体的には、Pdめっき層14の表面に、無電解めっき法により、Auめっき皮膜からなるAuめっき層15を形成する。以上により、セラミック配線基板1(図1)を製造する。
次に、本実施形態のセラミック配線基板1の製造方法における作用効果を説明する。
本実施形態のセラミック配線基板1の製造方法によれば、同時焼成工程において、基板本体11とメタライズ層12とを同時焼成により形成する。そして、Niめっき処理工程(Ni−Pめっき処理工程を含む)において、メタライズ層12上に、厚み5μm以上のNi−Pめっき層131を含むNiめっき層13を形成する。これにより、Auめっき層15におけるめっき液の染み出し及びそれに伴うAuめっき層15の変色を抑制できる。
本実施形態のセラミック配線基板1の製造方法によれば、同時焼成工程において、基板本体11とメタライズ層12とを同時焼成により形成する。そして、Niめっき処理工程(Ni−Pめっき処理工程を含む)において、メタライズ層12上に、厚み5μm以上のNi−Pめっき層131を含むNiめっき層13を形成する。これにより、Auめっき層15におけるめっき液の染み出し及びそれに伴うAuめっき層15の変色を抑制できる。
すなわち、基板本体11とメタライズ層12とを同時焼成により形成した場合、図3に示すように、メタライズ層12の表面は、微細な凹凸を有する粗面となる。ここで、図3は、メタライズ層12の表面を示すSEM写真である。メタライズ層12の表面には、所々に凹部121が形成されている。そのため、メタライズ層12にめっき処理(例えばNi−Bめっき処理)を行うと、メタライズ層12の表面に形成された凹部121内にめっき液が残留する。
ところが、本実施形態では、Niめっき処理工程(Ni−Pめっき処理工程を含む)において、メタライズ層12上に、厚み5μm以上のNi−Pめっき層131を含むNiめっき層13を形成する。そのため、Auめっき処理後、メタライズ層12の表面に残留しためっき液がAuめっき層15の表面に染み出すことをNi−Pめっき層131によって抑制できる。これにより、めっき液の染み出しによるAuめっき層15の変色を抑制でき、電子部品の実装性(本実施形態では、Auめっき層15とAuワイヤとの接合性等)を高めることができる。
また、Niめっき処理工程、Pdめっき処理工程、Auめっき処理工程を順に行うことにより、Niめっき層13とAuめっき層15との間に、Pdめっき層14が形成されることになる。そのため、電子部品を実装する際に(本実施形態では、ワイヤボンディングにて熱を加える際に)、Niめっき層13のNi成分がAuめっき層15中に熱拡散することをPdめっき層14によって抑制できる。さらに、Pdめっき層14を形成することによって耐熱性を高めることができる。これにより、電子部品の実装性を向上させることができる。
また、本実施形態において、Pdめっき層14は、純Pdめっき層である。そのため、めっき浴の経時安定性が高く、Pdめっき層14の品質向上を図ることができる。また、めっき液の長期間の使用が可能となり、コスト低減を図ることができる。
また、Niめっき処理工程には、Ni−Pめっき処理工程の前において、メタライズ層12上に、Niめっき層13に含まれるNi−Bめっき層132を形成するNi−Bめっき処理工程がさらに含まれ、Ni−Pめっき処理工程では、Ni−Bめっき層132上にNi−Pめっき層131を形成する。すなわち、メタライズ層12上にNi−Bめっき層132が形成されるため、メタライズ層12に対するNiめっき層13の密着性を高めることができる。
また、Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行い、熱処理は、Ni−Bめっき層132に対して行う。すなわち、Ni−Bめっき処理工程後に、Ni−Bめっき層132に対して熱処理を施す。Ni−Bめっき層132の組成は、純Niに近いため、融点が高く、高温の熱処理を施すことが可能である。よって、メタライズ層12に対するNiめっき層13の密着性をより十分に高めることができる。
また、上述したように、Ni−Bめっき処理工程とNi−Pめっき処理工程との間でのみ、熱処理を行う。すなわち、Ni−Pめっき処理工程後に熱処理を施さない。例えば、Ni−Pめっき処理工程後に熱処理を施し、メタライズ層12の表面に残留しているめっき液を除去する工程を行うと、Ni−Pめっき層131上に設けたPdめっき層14及びAuめっき層15の外観にムラが生じる。したがって、Ni−Pめっき処理工程後に熱処理を施さないことにより、上述の問題が発生しないようにすることができる。
このように、本実施形態によれば、Auめっき層15におけるめっき液の染み出し及びそれに伴うAuめっき層15の変色を抑制でき、電子部品の実装性に優れたセラミック配線基板1の製造方法を提供することができる。
(実施形態2)
本実施形態は、図4に示すように、セラミック配線基板1の基板本体11を構成するセラミック材料として、LTCC(低温焼成セラミック)であるガラスセラミックを用いた例である。
本実施形態は、図4に示すように、セラミック配線基板1の基板本体11を構成するセラミック材料として、LTCC(低温焼成セラミック)であるガラスセラミックを用いた例である。
同図に示すように、セラミック配線基板1において、基板本体11は、ガラス成分としてのホウケイ酸系ガラスにセラミックフィラーとしてのアルミナを添加したガラスセラミックからなる。電極パッド10において、メタライズ層12は、銅(Cu)からなる。
メタライズ層12の表面には、Niめっき層13が設けられている。Niめっき層13は、Ni−Pめっき層131のみで構成されている。すなわち、Niめっき層13は、実施形態1のようにNi−Bめっき層132を含んでいない。Ni−Pめっき層131は、メタライズ層12の表面に設けられている。その他の基本的な構成は、実施形態1と同様である。
また、セラミック配線基板1の製造方法では、同時焼成工程において、基板本体11及びメタライズ層12を焼成温度750〜950℃で同時焼成により形成する。また、Ni−Bめっき処理工程(図2のS202)、Ni−Bめっき層132に対する熱処理(図2のS203)は行わない。その他の基本的な製造方法は、実施形態1と同様である。
本実施形態の場合には、上述の実施形態1のように、メタライズ層12との密着性を向上させるためのNi−Bめっき層132を設けなくても、メタライズ層12とNiめっき層13(具体的にはNi−Pめっき層131)との密着性を十分に確保できる。その他の基本的な作用効果は、実施形態1と同様である。
(その他の実施形態)
本発明は、上述の実施形態等に何ら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
本発明は、上述の実施形態等に何ら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
(1)上述の実施形態では、メタライズ層12が基板本体11の表面111に設けられているが、基板本体11の裏面112に設けられていてもよいし、基板本体11の表面111及び裏面112の両方に設けられていてもよい。
(2)上述の実施形態では、Niめっき層13に、Ni−Pめっき層131やNi−Bめっき層132が含まれているが、これら以外のNi成分を含むめっき層が含まれていてもよい。
(3)上述の実施形態では、電子部品の実装方法としてワイヤボンディング法を用いたが、フリップチップ法等の他の方法を用いてもよい。例えば、フリップチップ法を用いて電子部品を実装する場合には、電子部品に設けられたAuバンプとセラミック配線基板1の電極パッド10のAuめっき層15とを超音波接合する。超音波接合の際には、AuバンプとAuめっき層15との接合部に超音波が印加されると共に、所定の圧力及び熱が加えられる。
1…セラミック配線基板
11…基板本体
111…表面(基板本体の表面)
112…裏面(基板本体の裏面)
12…メタライズ層
13…Niめっき層
131…Ni−Pめっき層
14…Pdめっき層
15…Auめっき層
11…基板本体
111…表面(基板本体の表面)
112…裏面(基板本体の裏面)
12…メタライズ層
13…Niめっき層
131…Ni−Pめっき層
14…Pdめっき層
15…Auめっき層
Claims (4)
- セラミックからなり、表面及び裏面を有する基板本体と、該基板本体の前記表面及び前記裏面の少なくとも一方に配置されるメタライズ層と、を同時焼成により形成する同時焼成工程と、
前記メタライズ層上にNiめっき層を形成するNiめっき処理工程と、
前記Niめっき層上にPdめっき層を形成するPdめっき処理工程と、
前記Pdめっき層上にAuめっき層を形成するAuめっき処理工程と、を順に行い、
前記Niめっき処理工程には、前記Niめっき層に含まれ、厚みが5μm以上のNi−Pめっき層を形成するNi−Pめっき処理工程が含まれ、
前記Pdめっき処理工程では、前記Ni−Pめっき層上に前記Pdめっき層を形成することを特徴とするセラミック配線基板の製造方法。 - 前記Pdめっき層は、純Pdめっき層であることを特徴とする請求項1に記載のセラミック配線基板の製造方法。
- 前記Niめっき処理工程には、前記Ni−Pめっき処理工程の前において、前記メタライズ層上に、前記Niめっき層に含まれるNi−Bめっき層を形成するNi−Bめっき処理工程がさらに含まれ、前記Ni−Pめっき処理工程では、前記Ni−Bめっき層上に前記Ni−Pめっき層を形成することを特徴とする請求項1又は2に記載のセラミック配線基板の製造方法。
- 前記Ni−Bめっき処理工程と前記Ni−Pめっき処理工程との間でのみ、熱処理を行い、該熱処理は、前記Ni−Bめっき層に対して行うことを特徴とする請求項3に記載のセラミック配線基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014185108 | 2014-09-11 | ||
JP2014185108 | 2014-09-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058737A true JP2016058737A (ja) | 2016-04-21 |
Family
ID=55759128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015178367A Pending JP2016058737A (ja) | 2014-09-11 | 2015-09-10 | セラミック配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058737A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028069A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Metals Ltd | 外部接合電極付き基板およびその製造方法 |
JP2008311316A (ja) * | 2007-06-12 | 2008-12-25 | Tokuyama Corp | メタライズド基板およびその製造方法 |
-
2015
- 2015-09-10 JP JP2015178367A patent/JP2016058737A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028069A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Metals Ltd | 外部接合電極付き基板およびその製造方法 |
JP2008311316A (ja) * | 2007-06-12 | 2008-12-25 | Tokuyama Corp | メタライズド基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6297082B2 (ja) | セラミック基板およびその製造方法 | |
CN105189109B (zh) | 接合体、功率模块用基板及自带散热器的功率模块用基板 | |
JP6970738B2 (ja) | セラミックス銅回路基板およびそれを用いた半導体装置 | |
US9161444B2 (en) | Circuit board and electronic apparatus provided with the same | |
JP6499545B2 (ja) | 金属セラミック接合基板及び、その製造方法 | |
KR20170044105A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
TWI661516B (zh) | 接合體,附散熱器電源模組用基板,散熱器,接合體的製造方法,附散熱器電源模組用基板的製造方法及散熱器的製造方法 | |
JP2014177031A (ja) | 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板 | |
JP5725061B2 (ja) | パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板 | |
JP7212700B2 (ja) | セラミックス-銅複合体、セラミックス回路基板、パワーモジュール及びセラミックス-銅複合体の製造方法 | |
JP2013214721A (ja) | 配線基板 | |
JP6031784B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP4786407B2 (ja) | パワーモジュール | |
JP6323103B2 (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP2016058737A (ja) | セラミック配線基板の製造方法 | |
TWI636716B (zh) | 在陶瓷基材上製造多平面鍍金屬層的方法 | |
JP2010118682A (ja) | セラミックス回路基板 | |
JP6327058B2 (ja) | ヒートシンク付パワーモジュール用基板、接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP6614256B2 (ja) | 絶縁回路基板 | |
JP6756189B2 (ja) | ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法 | |
JP6298174B2 (ja) | 回路基板およびこれを備える電子装置 | |
JP6122561B2 (ja) | 回路基板およびこれを備える電子装置 | |
JP5743916B2 (ja) | 回路基板およびこれを備える電子装置 | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP2022166640A (ja) | 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191008 |