JP2000315704A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000315704A JP2000315704A JP11122661A JP12266199A JP2000315704A JP 2000315704 A JP2000315704 A JP 2000315704A JP 11122661 A JP11122661 A JP 11122661A JP 12266199 A JP12266199 A JP 12266199A JP 2000315704 A JP2000315704 A JP 2000315704A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor chip
- semiconductor device
- wiring board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 薄型化を狙った半導体装置では、半導体チッ
プの裏面を研磨装置等で機械的な研磨を行うとＳｉの１
部分が欠損し、封止樹脂と半導体チップの側面部とに隙
間ができ、吸湿試験にかけたときに水分の侵入経路にな
る。最悪の場合、半導体チップの保護膜と封止樹脂の間
で剥離してしまい不良をなってしまう。 【解決手段】 配線基板６に半導体チップ１をフェイス
ダウンで搭載後、第１の封止樹脂１１を半導体チップ１
と配線基板６との間隙に注入および硬化する。さらに研
磨工程後、半導体チップ１周囲の側面部を覆うように第
２の封止樹脂１２を塗布および硬化することによって、
研磨工程により半導体チップ１の側面部の一部分が欠け
ても、その部分にも第２の封止樹脂１２が塗布されるの
で、封止樹脂と半導体チップの側面部とに隙間ができな
い。
プの裏面を研磨装置等で機械的な研磨を行うとＳｉの１
部分が欠損し、封止樹脂と半導体チップの側面部とに隙
間ができ、吸湿試験にかけたときに水分の侵入経路にな
る。最悪の場合、半導体チップの保護膜と封止樹脂の間
で剥離してしまい不良をなってしまう。 【解決手段】 配線基板６に半導体チップ１をフェイス
ダウンで搭載後、第１の封止樹脂１１を半導体チップ１
と配線基板６との間隙に注入および硬化する。さらに研
磨工程後、半導体チップ１周囲の側面部を覆うように第
２の封止樹脂１２を塗布および硬化することによって、
研磨工程により半導体チップ１の側面部の一部分が欠け
ても、その部分にも第２の封止樹脂１２が塗布されるの
で、封止樹脂と半導体チップの側面部とに隙間ができな
い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを配
線基板に搭載し、半導体チップと配線基板とを電気的な
接続を行い、その接続部を覆うように樹脂で封止し、配
線基板上に外部の配線基板と接続を行うためのハンダ突
起端子を設けた半導体装置の製造方法に関する。
線基板に搭載し、半導体チップと配線基板とを電気的な
接続を行い、その接続部を覆うように樹脂で封止し、配
線基板上に外部の配線基板と接続を行うためのハンダ突
起端子を設けた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のフリップチップ実装を用いた半導
体装置において、半導体装置の薄型化を図るために、半
導体チップを配線基板へ搭載し、封止樹脂で封止した後
で、半導体チップの裏面を研磨して薄型化する半導体装
置として、たとえば特開平２−３１４３７号公報などが
あげられる。
体装置において、半導体装置の薄型化を図るために、半
導体チップを配線基板へ搭載し、封止樹脂で封止した後
で、半導体チップの裏面を研磨して薄型化する半導体装
置として、たとえば特開平２−３１４３７号公報などが
あげられる。
【０００３】上記の特開平２−３１４３７号公報に記さ
れている半導体装置の薄型化する従来技術を、図８から
図１２の断面図を用いて説明する。
れている半導体装置の薄型化する従来技術を、図８から
図１２の断面図を用いて説明する。
【０００４】まず、図８に示すように、半導体チップ１
を配線基板上にフェイスダウンで搭載する。半導体チッ
プ１には、素子および配線基板６との電気的接続を行う
ためのハンダバンプ５が形成され、半導体チップ１上の
ハンダバンプ５以外の素子面は窒化膜等の保護膜で覆わ
れている。また、バリアメタル層４はチタンと銅の２層
構造で、電極とハンダバンプ５のそれぞれの金属の相互
拡散を防止するために形成している。配線基板６は、基
材９上に半導体チップ１を駆動するための配線が形成さ
れ、半導体チップ１との電気的接続を行うために、ハン
ダバンプ５の配置に対応した場所のみ配線を露出させパ
ッド電極１５その他の部分は絶縁材料であるソルダーレ
ジスト８で覆われている。半導体チップ１と配線基板６
との接続は、ハンダバンプ５を溶融して、露出したパッ
ド電極１５との接続を行う。
を配線基板上にフェイスダウンで搭載する。半導体チッ
プ１には、素子および配線基板６との電気的接続を行う
ためのハンダバンプ５が形成され、半導体チップ１上の
ハンダバンプ５以外の素子面は窒化膜等の保護膜で覆わ
れている。また、バリアメタル層４はチタンと銅の２層
構造で、電極とハンダバンプ５のそれぞれの金属の相互
拡散を防止するために形成している。配線基板６は、基
材９上に半導体チップ１を駆動するための配線が形成さ
れ、半導体チップ１との電気的接続を行うために、ハン
ダバンプ５の配置に対応した場所のみ配線を露出させパ
ッド電極１５その他の部分は絶縁材料であるソルダーレ
ジスト８で覆われている。半導体チップ１と配線基板６
との接続は、ハンダバンプ５を溶融して、露出したパッ
ド電極１５との接続を行う。
【０００５】つぎに図９に示すように、半導体チップ１
と配線基板６との間隙、および半導体チップ１を覆うよ
うに、絶縁性を有する封止樹脂１６を充填、塗布を行い
硬化させ半導体チップ１全体を覆う。封止樹脂１６で覆
うことで、半導体チップ１の素子および半導体チップ１
と配線基板６との接続部が保護される。
と配線基板６との間隙、および半導体チップ１を覆うよ
うに、絶縁性を有する封止樹脂１６を充填、塗布を行い
硬化させ半導体チップ１全体を覆う。封止樹脂１６で覆
うことで、半導体チップ１の素子および半導体チップ１
と配線基板６との接続部が保護される。
【０００６】最後に図１０に示すように、図示していな
いが小型研磨機を用いて、半導体チップ１の裏面を研磨
する。こうすることによって、半導体装置を薄型化が可
能になる。
いが小型研磨機を用いて、半導体チップ１の裏面を研磨
する。こうすることによって、半導体装置を薄型化が可
能になる。
【０００７】
【発明が解決しようとする課題】しかしながら、半導体
チップ１はＳｉからできているために脆く、とくに半導
体チップ周囲の側面部は、組立工程中に欠けたりするこ
とがある。図１０のようにハンダ導体チップの裏面を研
磨装置等で機械的な研磨を行うと図１１の欠け１８が発
生し欠損すると、封止樹脂１６と半導体チップ１の側面
部とに隙間１７ができ、吸湿試験等にかけた時に水分の
侵入経路になる。最悪の場合、図１２にように半導体チ
ップ１の保護膜と封止樹脂１６の間で剥離してしまい、
剥離した部分に水分が進入すると電極の腐食によるオー
プンや電極間のショートを起こし、半導体装置として機
能しなくなってしまう。
チップ１はＳｉからできているために脆く、とくに半導
体チップ周囲の側面部は、組立工程中に欠けたりするこ
とがある。図１０のようにハンダ導体チップの裏面を研
磨装置等で機械的な研磨を行うと図１１の欠け１８が発
生し欠損すると、封止樹脂１６と半導体チップ１の側面
部とに隙間１７ができ、吸湿試験等にかけた時に水分の
侵入経路になる。最悪の場合、図１２にように半導体チ
ップ１の保護膜と封止樹脂１６の間で剥離してしまい、
剥離した部分に水分が進入すると電極の腐食によるオー
プンや電極間のショートを起こし、半導体装置として機
能しなくなってしまう。
【０００８】（発明の目的）本発明の目的は、上記の課
題点を解決して、半導体チップ周囲の側面部に欠け１８
が生じた場合でも、各種信頼性試験とくに吸湿試験に対
しても、信頼性を損なわずに半導体装置を形成できる半
導体装置の形成方法を提供することである。
題点を解決して、半導体チップ周囲の側面部に欠け１８
が生じた場合でも、各種信頼性試験とくに吸湿試験に対
しても、信頼性を損なわずに半導体装置を形成できる半
導体装置の形成方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の形成方法は、下記記載の手段
を採用する。
に、本発明の半導体装置の形成方法は、下記記載の手段
を採用する。
【００１０】本発明の半導体装置の形成方法は、配線基
板に半導体チップをフェイスダウンで搭載する工程と、
半導体チップと配線基板との間隙を埋め、かつ半導体チ
ップの側面部を覆わない量の第１の封止樹脂を注入およ
び硬化する工程と、半導体チップの裏面を研磨する工程
と、半導体チップ周囲の側面部を覆うのに必要な量の第
２の封止樹脂を塗布および硬化する工程とを有すること
を特徴としている。
板に半導体チップをフェイスダウンで搭載する工程と、
半導体チップと配線基板との間隙を埋め、かつ半導体チ
ップの側面部を覆わない量の第１の封止樹脂を注入およ
び硬化する工程と、半導体チップの裏面を研磨する工程
と、半導体チップ周囲の側面部を覆うのに必要な量の第
２の封止樹脂を塗布および硬化する工程とを有すること
を特徴としている。
【００１１】（作用）第１の封止樹脂を半導体チップと
配線基板との間隙に注入および硬化する。さらに研磨工
程後、半導体チップ周囲の側面部を覆うように第２の封
止樹脂を塗布および硬化することで、研磨工程によって
半導体チップの側面部の一部分が欠けても、その部分に
も第２の封止樹脂が塗布されるので、封止樹脂と半導体
チップの側面部とに隙間ができない。よって吸湿試験に
よる水分の進入を防止することが可能になる。
配線基板との間隙に注入および硬化する。さらに研磨工
程後、半導体チップ周囲の側面部を覆うように第２の封
止樹脂を塗布および硬化することで、研磨工程によって
半導体チップの側面部の一部分が欠けても、その部分に
も第２の封止樹脂が塗布されるので、封止樹脂と半導体
チップの側面部とに隙間ができない。よって吸湿試験に
よる水分の進入を防止することが可能になる。
【００１２】
【発明の実施の形態】以下、図面を用いて本発明の最適
な実施の形態における半導体装置の製造方法についての
説明を行う。はじめに実施の形態における半導体装置の
製造方法を図１から図７を用いて説明する。図１から図
７は本発明の実施形態における半導体装置の形成工程を
示す断面図である。
な実施の形態における半導体装置の製造方法についての
説明を行う。はじめに実施の形態における半導体装置の
製造方法を図１から図７を用いて説明する。図１から図
７は本発明の実施形態における半導体装置の形成工程を
示す断面図である。
【００１３】［実施の形態の説明：図１〜図７］図１に
示すような半導体チップ１について説明する。今回用い
たシリコンウエハーは６インチで、厚さが６２５μｍあ
る。そのシリコンウエハー上に電子回路を作り込んだ
後、切り出し半導体チップ１を得る。
示すような半導体チップ１について説明する。今回用い
たシリコンウエハーは６インチで、厚さが６２５μｍあ
る。そのシリコンウエハー上に電子回路を作り込んだ
後、切り出し半導体チップ１を得る。
【００１４】Ｓｉ上に電子回路を形成し、その回路の外
部端子としてＡｌで厚さが１μｍの電極３が形成されて
いる。電極３上には図２に示す配線基板６の第１のパッ
ド７と電気的接続を行うために、ハンダバンプ５を形成
している。Ａｌの電極３上にハンダバンプ５を形成する
ために、バリアメタル層４を蒸着法やスパッタリング法
を用いて形成する。バリアメタル層４はチタンと銅の２
層構造で、電極３とハンダバンプ５のそれぞれの金属の
相互拡散を防止するために形成している。
部端子としてＡｌで厚さが１μｍの電極３が形成されて
いる。電極３上には図２に示す配線基板６の第１のパッ
ド７と電気的接続を行うために、ハンダバンプ５を形成
している。Ａｌの電極３上にハンダバンプ５を形成する
ために、バリアメタル層４を蒸着法やスパッタリング法
を用いて形成する。バリアメタル層４はチタンと銅の２
層構造で、電極３とハンダバンプ５のそれぞれの金属の
相互拡散を防止するために形成している。
【００１５】さらに、その上にスクリーン印刷法でバリ
アメタル層４のみにハンダペーストを供給し、窒素雰囲
気中でハンダペーストを融点（１８３℃）よりも高い温
度で溶融させ球状にしハンダバンプ５を形成する。この
ようにして形成したハンダバンプ５はＳｎとＰｂとの比
率が６３：３７の組成で、高さが約１１０μｍ、直径が
約１５０μｍである。
アメタル層４のみにハンダペーストを供給し、窒素雰囲
気中でハンダペーストを融点（１８３℃）よりも高い温
度で溶融させ球状にしハンダバンプ５を形成する。この
ようにして形成したハンダバンプ５はＳｎとＰｂとの比
率が６３：３７の組成で、高さが約１１０μｍ、直径が
約１５０μｍである。
【００１６】半導体チップ１の電極３以外の部分はＳｉ
Ｎ等の無機膜か前記の無機膜にさらにその上へポリイミ
ド等の有機膜による保護膜２で覆われ、外部とは電気的
に絶縁されている。
Ｎ等の無機膜か前記の無機膜にさらにその上へポリイミ
ド等の有機膜による保護膜２で覆われ、外部とは電気的
に絶縁されている。
【００１７】配線基板６については図２を用いて説明す
る。配線基板６が樹脂基板の場合には基材９にはガラス
エポキシ、ＢＴレジンやポリイミドなどを用い、セラミ
ック基板に場合にはアルミナなどを用いている。今回は
樹脂基板で説明を行う。
る。配線基板６が樹脂基板の場合には基材９にはガラス
エポキシ、ＢＴレジンやポリイミドなどを用い、セラミ
ック基板に場合にはアルミナなどを用いている。今回は
樹脂基板で説明を行う。
【００１８】基材９の上下両面に厚さ１８μｍの銅箔を
エッチングして形成したパターン有し、そのパターンが
ソルダーレジスト８によって覆われている。このパター
ンのうち、第１の電極パッド７と第２の電極パッド１０
の部分が開口している。このため、第１の電極パッド７
と第２の電極パッド１０はソルダーレジスト８より露出
している。
エッチングして形成したパターン有し、そのパターンが
ソルダーレジスト８によって覆われている。このパター
ンのうち、第１の電極パッド７と第２の電極パッド１０
の部分が開口している。このため、第１の電極パッド７
と第２の電極パッド１０はソルダーレジスト８より露出
している。
【００１９】半導体チップ１搭載側に形成している第１
の電極パッド７のレイアウトは半導体チップ１の電極３
の配置に対応するように配置している。また、反対側の
第２の電極パッド１０はこの半導体装置を搭載する外部
の配線基板のパッドレイアウトに対応した配置にしてい
る。
の電極パッド７のレイアウトは半導体チップ１の電極３
の配置に対応するように配置している。また、反対側の
第２の電極パッド１０はこの半導体装置を搭載する外部
の配線基板のパッドレイアウトに対応した配置にしてい
る。
【００２０】第１、２の電極パッド７、８とも、ハンダ
が充分に濡れ、かつ充分な密着強度を確保するために、
Ｃｕ上にＮｉ−Ａｕメッキを施している。各金属層の厚
さはＮｉ層の厚さが３μｍ〜５μｍ、Ａｕ層の厚さは
０．０２μｍ〜０．０５μｍで形成している。
が充分に濡れ、かつ充分な密着強度を確保するために、
Ｃｕ上にＮｉ−Ａｕメッキを施している。各金属層の厚
さはＮｉ層の厚さが３μｍ〜５μｍ、Ａｕ層の厚さは
０．０２μｍ〜０．０５μｍで形成している。
【００２１】つぎに図３に示すように、半導体チップ１
を配線基板６上に搭載に搭載する。ハンダバンプ５ある
いは、第１の電極パッド７に粘度が１６Ｐａ・ｓ、固形
分含有量７０％のロジン系のフラックスを塗布し、ハン
ダバンプ５と第１の電極パッド７との位置合わせ行い、
半導体チップ１を配線基板６上に設置する。ハンダバン
プ５と第１の電極パッド７とは、先に塗布したフラック
スのもつタック性で位置が保持している。
を配線基板６上に搭載に搭載する。ハンダバンプ５ある
いは、第１の電極パッド７に粘度が１６Ｐａ・ｓ、固形
分含有量７０％のロジン系のフラックスを塗布し、ハン
ダバンプ５と第１の電極パッド７との位置合わせ行い、
半導体チップ１を配線基板６上に設置する。ハンダバン
プ５と第１の電極パッド７とは、先に塗布したフラック
スのもつタック性で位置が保持している。
【００２２】その後、窒素雰囲気リフロー炉を用いて、
ハンダバンプ５の融点である温度が１８３℃よりも高い
温度で加熱しハンダを溶融させ、ハンダバンプ５と第１
の電極パッド７とを接続する。接続した後、接続部周囲
に残っているフラックス残渣をフラックス洗浄すること
で取り除く。
ハンダバンプ５の融点である温度が１８３℃よりも高い
温度で加熱しハンダを溶融させ、ハンダバンプ５と第１
の電極パッド７とを接続する。接続した後、接続部周囲
に残っているフラックス残渣をフラックス洗浄すること
で取り除く。
【００２３】つぎに図４に示すように、半導体チップ１
と配線基板６の間隙に第１の封止樹脂１１を注入し、硬
化する。半導体チップ１と配線基板６との間隙は約４０
μｍと狭いために、粘度が９Ｐａ・ｓ、封止樹脂内に含
まれるフィラー径が３０μｍ以下、フィラー含有量が２
０〜６０ｗｔ％の封止樹脂を用いる。フィラー径が大き
かったり、粘度が高いすぎた場合、フィラーの分散が不
均一であったり、樹脂が充填できない可能性がある。
と配線基板６の間隙に第１の封止樹脂１１を注入し、硬
化する。半導体チップ１と配線基板６との間隙は約４０
μｍと狭いために、粘度が９Ｐａ・ｓ、封止樹脂内に含
まれるフィラー径が３０μｍ以下、フィラー含有量が２
０〜６０ｗｔ％の封止樹脂を用いる。フィラー径が大き
かったり、粘度が高いすぎた場合、フィラーの分散が不
均一であったり、樹脂が充填できない可能性がある。
【００２４】第１の封止樹脂１１の充填量として、半導
体チップ１の保護膜２と第１の封止樹脂１１あるいは配
線基板６のソルダーレジスト８と第１の封止樹脂１１と
の密着性が重要で、半導体チップの面積の８０％以上必
要である。
体チップ１の保護膜２と第１の封止樹脂１１あるいは配
線基板６のソルダーレジスト８と第１の封止樹脂１１と
の密着性が重要で、半導体チップの面積の８０％以上必
要である。
【００２５】つぎに図５に示すように、半導体チップ１
のＳｉの裏面の研磨を行う。研磨装置を用いて、研磨前
のＳｉの厚さが６２５μｍあったのを、３００μｍ程度
まで研磨する。図面上では、研磨前のＳｉを破線で示
す。
のＳｉの裏面の研磨を行う。研磨装置を用いて、研磨前
のＳｉの厚さが６２５μｍあったのを、３００μｍ程度
まで研磨する。図面上では、研磨前のＳｉを破線で示
す。
【００２６】Ｓｉの裏面を研磨する際、半導体装置全体
に研磨の際の応力がかかり、とくに半導体チップ１の保
護膜２と第１の封止樹脂１１あるいは配線基板６のソル
ダーレジスト８と第１の封止樹脂１１の接着部にかか
る。よって、第１の封止樹脂１１にはこの応力に耐える
接着力が必要である。また、Ｓｉ側面部にはウエハーの
切り出し時あるいは、各工程における半導体チップ１の
ハンドリングによって目に見えないクラックがあり、こ
の状態でＳｉの裏面を研磨することでクラックを基に欠
けを発生させてしまう。このとき、半導体チップ１の側
面部を覆うように封止樹脂にて覆ってしまい、Ｓｉの欠
けが発生するとＳｉと封止樹脂とに隙間を作ってしま
う。よって、半導体チップ１の側面部にまで第１の封止
樹脂１１を形成しない。Ｓｉの側面部の欠けは側面部に
封止樹脂の有無に関わらず、ウエハーからの切り出し工
程から研磨工程までの各工程における半導体チップ１の
ハンドリングが大きく影響する。
に研磨の際の応力がかかり、とくに半導体チップ１の保
護膜２と第１の封止樹脂１１あるいは配線基板６のソル
ダーレジスト８と第１の封止樹脂１１の接着部にかか
る。よって、第１の封止樹脂１１にはこの応力に耐える
接着力が必要である。また、Ｓｉ側面部にはウエハーの
切り出し時あるいは、各工程における半導体チップ１の
ハンドリングによって目に見えないクラックがあり、こ
の状態でＳｉの裏面を研磨することでクラックを基に欠
けを発生させてしまう。このとき、半導体チップ１の側
面部を覆うように封止樹脂にて覆ってしまい、Ｓｉの欠
けが発生するとＳｉと封止樹脂とに隙間を作ってしま
う。よって、半導体チップ１の側面部にまで第１の封止
樹脂１１を形成しない。Ｓｉの側面部の欠けは側面部に
封止樹脂の有無に関わらず、ウエハーからの切り出し工
程から研磨工程までの各工程における半導体チップ１の
ハンドリングが大きく影響する。
【００２７】つぎに図６に示すように、第２の封止樹脂
１２を塗布および硬化を行う。研磨を行ったＳｉの側面
部を覆うように第２の封止樹脂１２の塗布を行う。第２
の封止樹脂１２はＳｉの側面部からの水分の進入を抑え
る目的とするために、Ｓｉとの密着性が良く、封止樹脂
自体の吸水率を抑えるために樹脂内のフィラーの含有量
を第１の封止樹脂１１よりも高めた樹脂を用いる。第１
の封止樹脂１１がフィラー含有量が２０〜６０ｗｔ％に
対して、第２の封止樹脂１２は４０〜８０ｗｔ％の封止
樹脂を用いる。
１２を塗布および硬化を行う。研磨を行ったＳｉの側面
部を覆うように第２の封止樹脂１２の塗布を行う。第２
の封止樹脂１２はＳｉの側面部からの水分の進入を抑え
る目的とするために、Ｓｉとの密着性が良く、封止樹脂
自体の吸水率を抑えるために樹脂内のフィラーの含有量
を第１の封止樹脂１１よりも高めた樹脂を用いる。第１
の封止樹脂１１がフィラー含有量が２０〜６０ｗｔ％に
対して、第２の封止樹脂１２は４０〜８０ｗｔ％の封止
樹脂を用いる。
【００２８】最後に図７に示すように、ハンダボール１
３を配線基板６の第２の電極パッド１０に搭載する。ハ
ンダボール１３はＳｎとＰｂとの比率が６３：３７の組
成で直径が５００μｍである。
３を配線基板６の第２の電極パッド１０に搭載する。ハ
ンダボール１３はＳｎとＰｂとの比率が６３：３７の組
成で直径が５００μｍである。
【００２９】第２の電極パッド１０あるいはハンダボー
ル１３に粘度が１６Ｐａ・ｓ、固形分含有量７０％のロ
ジン系のフラックスを塗布し、第２の電極パッド１０と
ハンダボール１３との位置合わせ行い、ハンダボール１
３を第２の電極パッド１０上に設置する。第２の電極パ
ッド１０とハンダボール１３とは、先に塗布したフラッ
クスのもつタック性で位置を保持している。
ル１３に粘度が１６Ｐａ・ｓ、固形分含有量７０％のロ
ジン系のフラックスを塗布し、第２の電極パッド１０と
ハンダボール１３との位置合わせ行い、ハンダボール１
３を第２の電極パッド１０上に設置する。第２の電極パ
ッド１０とハンダボール１３とは、先に塗布したフラッ
クスのもつタック性で位置を保持している。
【００３０】その後、窒素雰囲気リフロー炉を用いて、
ハンダボール１３の融点である温度１８３℃よりも高い
温度で加熱しハンダを溶融させ、ハンダボール１３と第
２の電極パッド１０とを接続する。このとき、ハンダバ
ンプ５も一緒に溶融するが、ハンダバンプ５の周囲を第
１の封止樹脂１２で覆っているために、形状を崩すこと
なく加熱前と同一の形状で凝固するので問題はない。第
２の電極パッド１０と接続した後、接続部周囲に残って
いるフラックス残渣をフラックス洗浄することで取り除
く。
ハンダボール１３の融点である温度１８３℃よりも高い
温度で加熱しハンダを溶融させ、ハンダボール１３と第
２の電極パッド１０とを接続する。このとき、ハンダバ
ンプ５も一緒に溶融するが、ハンダバンプ５の周囲を第
１の封止樹脂１２で覆っているために、形状を崩すこと
なく加熱前と同一の形状で凝固するので問題はない。第
２の電極パッド１０と接続した後、接続部周囲に残って
いるフラックス残渣をフラックス洗浄することで取り除
く。
【００３１】Ｓｉと配線基板６との隙間が１００μｍ以
上に広くできる半導体装置や、ハンダバンプ５の配列間
隔が広くできる半導体装置においては、第１の封止樹脂
１１と第２の封止樹脂１２とが同一でも、上記の工程の
図１から図７までの製造工程で半導体装置を製造するこ
とができる。
上に広くできる半導体装置や、ハンダバンプ５の配列間
隔が広くできる半導体装置においては、第１の封止樹脂
１１と第２の封止樹脂１２とが同一でも、上記の工程の
図１から図７までの製造工程で半導体装置を製造するこ
とができる。
【００３２】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、第１の封止樹脂を半導体チップ
と配線基板との間隙に注入および硬化させた後に、Ｓｉ
の裏面の研磨を行い、その後にＳｉ側面部を覆うように
第２の封止樹脂を塗布および硬化することで、研磨工程
によって半導体チップの側面部の一部分が欠けても、そ
の部分にも第２の封止樹脂が塗布されるので、封止樹脂
と半導体チップの側面部とに隙間ができない。よって吸
湿試験による水分の進入を防止することが可能になる。
置の製造方法によれば、第１の封止樹脂を半導体チップ
と配線基板との間隙に注入および硬化させた後に、Ｓｉ
の裏面の研磨を行い、その後にＳｉ側面部を覆うように
第２の封止樹脂を塗布および硬化することで、研磨工程
によって半導体チップの側面部の一部分が欠けても、そ
の部分にも第２の封止樹脂が塗布されるので、封止樹脂
と半導体チップの側面部とに隙間ができない。よって吸
湿試験による水分の進入を防止することが可能になる。
【図１】本発明の実施形態における半導体装置の製造方
法における半導体チップを示す断面図である。
法における半導体チップを示す断面図である。
【図２】本発明の実施形態における半導体装置の製造方
法における配線基板を示す断面図である。
法における配線基板を示す断面図である。
【図３】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図４】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図５】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図６】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図７】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図８】従来技術における半導体装置の製造方法を示す
断面図である。
断面図である。
【図９】従来技術における半導体装置の製造方法を示す
断面図である。
断面図である。
【図１０】従来技術における半導体装置の製造方法を示
す断面図である。
す断面図である。
【図１１】従来技術における半導体装置の製造方法を示
す断面図である。
す断面図である。
【図１２】従来技術における半導体装置の製造方法を示
す断面図である。
す断面図である。
１：半導体チップ ２：保護膜 ３：Ａｌ（アルミニウム） ４：バリアメタ
ル層 ５：ハンダバンプ ６：配線基板 ７：第１の電極パッド １０：第２の電極パ
ッド １１：第１の封止樹脂 １２：第２の封止樹
脂
ル層 ５：ハンダバンプ ６：配線基板 ７：第１の電極パッド １０：第２の電極パ
ッド １１：第１の封止樹脂 １２：第２の封止樹
脂
Claims (3)
- 【請求項１】 配線基板上に半導体チップをフェイスダ
ウンで搭載する工程と、 半導体チップと配線基板との間隙を埋め、かつ半導体チ
ップの側面部を覆わない量の第１の封止樹脂を注入およ
び硬化する工程と、 半導体チップの裏面を研磨する工程と、 半導体チップ周囲の側面部を覆うのに必要な量の第２の
封止樹脂を塗布および硬化する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 第１の封止樹脂と第２の封止樹脂とが異
なる樹脂であることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 第１の封止樹脂と第２の封止樹脂とが同
一の樹脂であることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11122661A JP2000315704A (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11122661A JP2000315704A (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315704A true JP2000315704A (ja) | 2000-11-14 |
Family
ID=14841515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11122661A Pending JP2000315704A (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315704A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110249437A (zh) * | 2018-01-10 | 2019-09-17 | 首尔半导体株式会社 | 发光装置 |
| JP2020113704A (ja) * | 2019-01-16 | 2020-07-27 | ローム株式会社 | 半導体装置 |
| CN110249437B (zh) * | 2018-01-10 | 2024-06-21 | 首尔半导体株式会社 | 发光装置 |
-
1999
- 1999-04-28 JP JP11122661A patent/JP2000315704A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110249437A (zh) * | 2018-01-10 | 2019-09-17 | 首尔半导体株式会社 | 发光装置 |
| US11908984B2 (en) | 2018-01-10 | 2024-02-20 | Seoul Semiconductor Co., Ltd. | Light emitting device having a reflective member |
| CN110249437B (zh) * | 2018-01-10 | 2024-06-21 | 首尔半导体株式会社 | 发光装置 |
| JP2020113704A (ja) * | 2019-01-16 | 2020-07-27 | ローム株式会社 | 半導体装置 |
| JP7256014B2 (ja) | 2019-01-16 | 2023-04-11 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US7214561B2 (en) | Packaging assembly and method of assembling the same | |
| US20080012131A1 (en) | Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction | |
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| WO1999036957A1 (fr) | Boitier de semiconducteur | |
| KR20030067590A (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2021034600A (ja) | 半導体装置 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP3836449B2 (ja) | 半導体装置の製造方法 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2000315704A (ja) | 半導体装置の製造方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2003086620A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001118968A (ja) | 半導体装置 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 |