TWI600096B - Circuit component packaging method and its products - Google Patents

Circuit component packaging method and its products Download PDF

Info

Publication number
TWI600096B
TWI600096B TW103127791A TW103127791A TWI600096B TW I600096 B TWI600096 B TW I600096B TW 103127791 A TW103127791 A TW 103127791A TW 103127791 A TW103127791 A TW 103127791A TW I600096 B TWI600096 B TW I600096B
Authority
TW
Taiwan
Prior art keywords
copper
wafer
bumps
insulating layer
circuit component
Prior art date
Application number
TW103127791A
Other languages
English (en)
Other versions
TW201606889A (zh
Inventor
Zhi-Liang Hu
Original Assignee
Zhi-Liang Hu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhi-Liang Hu filed Critical Zhi-Liang Hu
Priority to TW103127791A priority Critical patent/TWI600096B/zh
Priority to CN201510253050.5A priority patent/CN106206336A/zh
Publication of TW201606889A publication Critical patent/TW201606889A/zh
Application granted granted Critical
Publication of TWI600096B publication Critical patent/TWI600096B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

電路元件的封裝方法及其製品
本發明是有關於一種封裝方法，特別是指一種電路元件的封裝方法及其製品。
現有的離散式電路元件，例如二極體、電晶體、閘流體等，隨著半導體製程技術的進步，電路元件的功率越趨增加，使得運作時產生的熱能大幅增加。若散熱效能不佳，蓄積的熱能會使電路元件的溫度升高，而影響電路元件的運作，甚至毀損電路元件而降低使用壽命。
一般離散式電路元件的主要組成為一晶片，晶片必須封裝以防禦輻射、水氣、氧氣，以及外力破壞。晶片封裝後形成的封裝體需有露出於外表面的導電接腳以能與外部電路連接。不同的封裝方法會產生不同的封裝體結構，而封裝體結構會影響晶片的散熱效能。如何以新的封裝方法形成能夠提高晶片散熱效能的電路元件(封裝體)，仍是需要解決的課題。
因此，本發明之一目的，即在提供一種具有較 佳散熱效能的電路元件的封裝方法。
本發明的另一目的，在提供一種具有較佳散熱效能的電路元件。
於是，本發明電路元件的封裝方法，步驟包含：在一銅板的一第一板面上形成多個兩兩一組的凸塊；將多個晶片分別對應兩兩一組的凸塊設置，使每一晶片以導電膠與對應的凸塊結合固定且兩電極分別與對應的凸塊電連接；在該銅板的第一板面形成覆蓋並密封該等凸塊及晶片的絕緣層；由該銅板相反於該第一板面的一第二板面移除該銅板的至少一部份，以形成多個分別包含該等凸塊並露出該絕緣層的銅塊；及以每一晶片為單位切割該絕緣層，製成多個電路元件。
本發明所述電路元件的封裝方法，其中，設置該等晶片時，先在該等凸塊塗佈導電膠後再將該等晶片對應導電膠設置。
本發明所述電路元件的封裝方法，步驟還包含在露出該絕緣層的銅塊表面形成一用以避免銅氧化且利於焊接的保護層。
本發明所述電路元件的封裝方法，其中，形成 該等銅塊的步驟中，先減薄該銅板至一定厚度，再利用微影蝕刻技術對應該等凸塊位置形成該等銅塊凸出該絕緣層的部份。
本發明所述電路元件的封裝方法，其中，形成該等銅塊的步驟是將該銅板蝕刻移除，使該等銅塊露出於該絕緣層的部份與該絕緣層表面齊平。
於是，本發明電路元件，包含：一對端子、一晶片及一絕緣層。該等端子彼此相間隔設置且分別包括一銅塊，該銅塊具有位於相反兩側的一第一表面及一第二表面。該晶片具有兩電極且分別以導電膠與該等銅塊的第一表面結合固定並形成電連接。該絕緣層包覆該晶片及該等端子的一部份，其中該等端子的銅塊的第一表面埋設在該絕緣層內且包含該第二表面的一部份露出該絕緣層。
本發明所述電路元件，其中，每一端子還包括一保護層，該保護層被覆於該銅塊露出該絕緣層的表面，用以避免銅氧化且利於焊接。
本發明所述電路元件，其中，該晶片為二極體晶片。
本發明所述電路元件，其中，該晶片為電晶體晶片。
本發明之功效在於：本發明的封裝方法相較於現有以沖壓形成導線架的封裝方式，可以提高金屬板材的利用率且可提高單位面積電路元件的數量。再者，製成的電路元件，藉由端子為銅塊直接連接晶片，不僅能滿足電 性需求也能快速傳導熱能，加速晶片散熱，以避免熱能累積而影響晶片運作效能及使用壽命。
1‧‧‧銅板
11‧‧‧第一板面
12‧‧‧凸塊
13‧‧‧第二板面
2‧‧‧導電膠
3‧‧‧晶片
4‧‧‧絕緣層
5‧‧‧銅塊
51‧‧‧第一表面
52‧‧‧第二表面
6‧‧‧保護層
7‧‧‧端子
8‧‧‧電路元件
本發明之其他的特徵及功效，將於參照圖式的實施例詳細說明中清楚地呈現，圖中所示構件僅用以示意說明，並未依實際比例繪製，其中：圖1是一流程示意圖，說明本發明電路元件的封裝方法的一實施例；圖2是一示意圖，說明該實施例形成的凸塊在平面的排列狀態；圖3是一截面示意圖，說明本發明電路元件的一實施例；及圖4是一流程示意圖，說明本發明電路元件的封裝方法部份步驟的另一實施方式。
參閱圖1，本發明電路元件的封裝方法之一實施例包含以下步驟：取一適當厚度的銅板1，在銅板1的一第一板面11上形成多個兩兩一組的凸塊12。該等凸塊12可利用表面蝕刻或表面鍍銅增厚等方式形成，凸塊12的厚度約數十微米(μm)，可依照所封裝的晶片3尺寸調整，面積較大的晶片3，凸塊12的厚度可以較厚一些。在銅板1上，該等凸塊12大致呈陣列排列(見圖2)。
以印刷或點膠方式在每一凸塊12塗佈適量的導電膠2，適用的導電膠2包括主要含有金、錫、鉛、銀、鋁、鎳、銅或其等之組合的導電膠2。
將多個晶片3分別對應兩兩一組的凸塊12設置，使每一晶片3以導電膠2與對應的凸塊12結合固定且兩電極分別與對應的凸塊12電連接。在本實施例是利用自動取置(pick and place)程序將晶片3依序設置於對應的凸塊12上。晶片3具體可為二極體晶片3、電晶體晶片3等。
待導電膠2固化或乾燥後，以流體狀或粉末狀的絕緣材料覆蓋於銅板1的第一板面11並填充晶片3與凸塊12之間的空隙，使絕緣材料固結後形成覆蓋並密封凸塊12及晶片3的絕緣層4。絕緣層4用以防禦輻射、水氣、氧氣，以及外力破壞晶片3。適用的絕緣材料例如環氧樹脂、聚亞醯胺等，或者一些在固結成形為絕緣層4時不會影響晶片3性質的矽化物、氧化物等。
形成絕緣層4後，由銅板1相反於第一板面11的一第二板面13移除該銅板1的至少一部份，以形成多個分別包含該等凸塊12並露出絕緣層4的銅塊5。詳細而言，在本實施例，此步驟先減薄該銅板1至一定厚度，再利用微影蝕刻技術在第二板面13定義預定蝕刻的區域，亦即，對應凸塊12位置的區域為不蝕刻的區域，而剩下對應凸塊12位置以外的區域為預定蝕刻的區域。將預定蝕刻的區域蝕刻至露出絕緣層4，即形成多個分開各自獨立的銅塊5，也就是對應該等凸塊12位置形成該等銅塊5凸出絕緣 層4的部份，換言之，每一銅塊5是由凸塊12及銅板1中連接於凸塊12下方的部份一體形成。另一實施方式(見圖4)，也可以是將該銅板1蝕刻移除，即留下原本凸塊12的部分，使該等銅塊5露出於絕緣層4的部份與該絕緣層4表面大致齊平。形成銅塊5後，進一步地，在露出絕緣層4的銅塊5表面形成一用以避免銅氧化且利於焊接的保護層6。保護層6可用化學鍍的方法沉積於銅塊5表面，厚度約3-5微米，材質可例如金、銀、鎳、錫等，可保護銅塊5表面避免氧化，且可增加與低溫焊接材料，例如焊錫，的附著性。
最後，以每一晶片3為單位切割絕緣層4，製成多個電路元件8(見圖3)，每一電路元件8即為一封裝體。
本實施例的封裝方法相較於現有以沖壓形成導線架的封裝方式，可以提高金屬板材的利用率，減少板材被移除廢棄的部份，而且可提高單位面積電路元件8的數量，亦即，本實施例中，同一片銅板1一起封裝形成的電路元件8可排列較為密集。
參閱圖3，本發明電路元件8之一實施例，包含：一對端子7、一晶片3及一絕緣層4。端子7彼此相間隔設置且分別包括一銅塊5及一保護層6。銅塊5具有位於相反兩側的一第一表面51及一第二表面52。晶片3具有兩電極(未圖示)且分別以導電膠2與該等銅塊5的第一表面51結合固定並形成電連接。絕緣層4包覆晶片3及該等銅塊5的一部份，其中該等銅塊5第一表面51埋設在絕緣層4 內且包含第二表面52的一部份露出絕緣層4。保護層6被覆於銅塊5露出絕緣層4的表面，用以避免銅氧化且利於焊接。如前所述，保護層6可用與焊錫的附著性較佳的金屬製成，有利於以表面黏著技術將電路元件8焊接於一電路板(未圖示)，而且，端子7為銅塊直接連接晶片3，由於銅具有良好的導電性及導熱性，不僅能滿足電性需求也能快速傳導熱能，加速晶片3散熱，以避免熱能累積而影響晶片3運作效能及使用壽命。
綜上所述，本發明的封裝方法相較於現有以沖壓形成導線架的封裝方式，可以提高金屬板材的利用率且可提高單位面積電路元件8的數量。再者，製成的電路元件8藉由端子7為銅塊5直接連接晶片3，不僅能滿足電性需求也能快速傳導熱能，加速晶片3散熱，以避免熱能累積而影響晶片3運作效能及使用壽命，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧銅板
12‧‧‧凸塊
13‧‧‧第二板面
2‧‧‧導電膠
3‧‧‧晶片
4‧‧‧絕緣層
5‧‧‧銅塊
6‧‧‧保護層

Claims (9)

  1. 一種電路元件的封裝方法，步驟包含：在一銅板的一第一板面上形成多個兩兩一組的凸塊；將多個晶片分別對應兩兩一組的凸塊設置，使每一晶片以導電膠與對應的凸塊結合固定且兩電極分別與對應的凸塊電連接；在該銅板的第一板面形成覆蓋並密封該等凸塊及晶片的絕緣層；由該銅板相反於該第一板面的一第二板面移除該銅板的至少一部份，以形成多個分別包含該等凸塊並露出該絕緣層的銅塊；及以每一晶片為單位切割該絕緣層，製成多個電路元件。
  2. 如請求項1所述電路元件的封裝方法，其中，設置該等晶片時，先在該等凸塊塗佈導電膠後再將該等晶片對應導電膠設置。
  3. 如請求項1所述電路元件的封裝方法，步驟還包含在露出該絕緣層的銅塊表面形成一用以避免銅氧化且利於焊接的保護層。
  4. 如請求項3所述電路元件的封裝方法，其中，形成該等銅塊的步驟中，先減薄該銅板至一定厚度，再利用微影蝕刻技術對應該等凸塊位置形成該等銅塊凸出該絕緣層的部份。
  5. 如請求項3所述電路元件的封裝方法，其中，形成該等銅塊的步驟是將該銅板蝕刻移除，使該等銅塊露出於該絕緣層的部份與該絕緣層表面齊平。
  6. 一種電路元件，包含：一對端子，彼此相間隔設置且分別包括一銅塊，該銅塊具有位於相反兩側的一第一表面及一第二表面；一晶片，具有兩電極且分別以導電膠與該等銅塊的第一表面結合固定並形成電連接；及一絕緣層，包覆該晶片及該等端子的一部份，其中該等端子的銅塊的第一表面埋設在該絕緣層內且包含該第二表面的一部份露出該絕緣層。
  7. 如請求項6所述電路元件，其中，每一端子還包括一保護層，該保護層被覆於該銅塊露出該絕緣層的表面，用以避免銅氧化且利於焊接。
  8. 如請求項6所述電路元件，其中，該晶片為二極體晶片。
  9. 如請求項6所述電路元件，其中，該晶片為電晶體晶片。
TW103127791A 2014-08-13 2014-08-13 Circuit component packaging method and its products TWI600096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103127791A TWI600096B (zh) 2014-08-13 2014-08-13 Circuit component packaging method and its products
CN201510253050.5A CN106206336A (zh) 2014-08-13 2015-05-19 电路元件的封装方法及其制品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127791A TWI600096B (zh) 2014-08-13 2014-08-13 Circuit component packaging method and its products

Publications (2)

Publication Number Publication Date
TW201606889A TW201606889A (zh) 2016-02-16
TWI600096B true TWI600096B (zh) 2017-09-21

Family

ID=55810138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127791A TWI600096B (zh) 2014-08-13 2014-08-13 Circuit component packaging method and its products

Country Status (2)

Country Link
CN (1) CN106206336A (zh)
TW (1) TWI600096B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325191B (zh) * 2007-06-13 2010-09-29 南茂科技股份有限公司 芯片上具有图案的四方扁平无引脚封装方法
CN102130088B (zh) * 2010-01-20 2013-01-16 矽品精密工业股份有限公司 半导体封装结构及其制法
CN102339762B (zh) * 2010-07-23 2013-09-04 矽品精密工业股份有限公司 无载具的半导体封装件及其制造方法
CN102446775B (zh) * 2010-10-13 2014-03-12 矽品精密工业股份有限公司 无载具的半导体封装件及其制造方法
CN102842515A (zh) * 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
CN103094240A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺

Also Published As

Publication number Publication date
TW201606889A (zh) 2016-02-16
CN106206336A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
US9337172B2 (en) Semiconductor device
JP2013197209A (ja) 半導体装置及びその製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
JP2006253354A (ja) 回路装置およびその製造方法
JP5607092B2 (ja) パッケージ構造およびその製造方法
US11469156B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
US9515040B2 (en) Package structure and fabrication method thereof
TWI599007B (zh) 電子單體及其製法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI600096B (zh) Circuit component packaging method and its products
TW201110250A (en) Package substrate structure and method of forming same
TWI708232B (zh) 封裝載板及發光裝置
TWI576930B (zh) Circuit package of circuit component module and its product
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
CN106158782B (zh) 电子封装件及其制法
TWI541952B (zh) 半導體封裝件及其製法
JP2015142009A (ja) 半導体装置
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2008172176A (ja) 半導体素子搭載基板及びその製造方法。
TWI596678B (zh) 半導體封裝結構及其製作方法
TWI553798B (zh) 半導體封裝體及其製作方法
JP2022144711A (ja) 半導体装置の製造方法