TWI553798B - 半導體封裝體及其製作方法 - Google Patents

半導體封裝體及其製作方法 Download PDF

Info

Publication number
TWI553798B
TWI553798B TW104112058A TW104112058A TWI553798B TW I553798 B TWI553798 B TW I553798B TW 104112058 A TW104112058 A TW 104112058A TW 104112058 A TW104112058 A TW 104112058A TW I553798 B TWI553798 B TW I553798B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
semiconductor package
thermal interface
interface material
Prior art date
Application number
TW104112058A
Other languages
English (en)
Other versions
TW201637148A (zh
Inventor
徐守謙
藤島浩幸
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104112058A priority Critical patent/TWI553798B/zh
Application granted granted Critical
Publication of TWI553798B publication Critical patent/TWI553798B/zh
Publication of TW201637148A publication Critical patent/TW201637148A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體封裝體及其製作方法
本發明是有關於一種封裝體及其製作方法，且特別是有關於一種半導體封裝體及其製作方法。
為滿足電子產品的輕薄短小的需求，作為電子產品的核心元件的半導體封裝體也朝微型化(Miniaturization)的方向發展。近年來，業界發展出一種晶片尺寸封裝體(CSP)的微型化半導體封裝體，其特點在於，前述晶片尺寸封裝體的尺寸約莫等於其晶片的尺寸或略大其晶片的尺寸。另一方面，半導體封裝體除了需在尺寸上微型化外，也需提高積集度(integrity)以及與電路板等外部電子元件電性連接所用的輸入/輸出端子(I/O)的數量，才滿足電子產品在高性能與高處理速度上的需求。為求能在晶片的主動表面的有限面積上佈設更多數量的輸入/輸出端子(I/O)，於是晶圓級半導體封裝體，例如晶圓級晶片尺寸封裝體(WLCSP)便應運而生。
現有的晶圓級晶片尺寸封裝體的製作一般是先透過壓模製程(molding process)使封裝膠體包覆晶片的晶背以及連接晶背的側表面，並且暴露出相對於晶背的主動表面。之後，在封裝膠體以及晶片的主動表面上形成重配置線路層，並使晶片的主動表面上的輸入/輸出端子(I/O)與重配置線路層電性連接。一般來說，透過壓模製程所形成的封裝膠體的厚度較厚，並不利晶圓級晶片尺寸封裝體的微型化。此外，由於封裝膠體的熱傳導係數較低、散熱效果差，因此晶片所產生的熱大多是經由重配置線路傳遞至外界，其散熱面積或散熱途徑有限，故散熱效率不佳。在熱無法快速地傳遞至外界而積累於晶圓級晶片尺寸封裝體的內部的情況下，容易造成晶圓級晶片尺寸封裝體產生翹曲(warpage)。
本發明提供一種半導體封裝體，其具有良好的散熱效率。
本發明提供一種半導體封裝體的製作方法，其能製作出具有良好的散熱效率的半導體封裝體。
本發明提出一種半導體封裝體，包括絕緣層、晶片、熱介面材料、散熱蓋體以及重配置線路層。絕緣層具有容納開口。晶片設置於容納開口內。晶片具有主動表面、相對於主動表面的背面以及連接主動表面與背面的側表面。熱介面材料填充於容納開口中以至少包覆晶片的側表面並且暴露出主動表面。重配置線 路層與散熱蓋體分別配置於絕緣層的兩側，散熱蓋體透過熱介面材料與晶片熱耦接。重配置線路層覆蓋於晶片的主動表面與熱介面材料，且重配置線路層與晶片電性連接。
在本發明的一實施例中，上述的熱介面材料包覆晶片的背面與側表面。
在本發明的一實施例中，上述的散熱蓋體與絕緣層及介面材料接觸。
在本發明的一實施例中，上述的熱介面材料暴露出晶片的背面，且散熱蓋體與絕緣層、熱介面材料以及晶片的背面接觸。
在本發明的一實施例中，上述的絕緣層具有第一表面及與第一表面相對的第二表面。散熱蓋體配置於第一表面上，而重配置線路層配置於第二表面上，且晶片的背面切齊於絕緣層的第一表面。
在本發明的一實施例中，上述的重配置線路層包括交替堆疊的至少一圖案化導電層與至少一圖案化介電層。
在本發明的一實施例中，上述的半導體封裝體更包括多個焊球。這些焊球透過重配置線路層與晶片電性連接。
本發明提出一種半導體封裝體的製作方法，其包括以下步驟。於載體上形成散熱蓋體。於散熱蓋體上形成絕緣層絕緣層具有至少一容納開口以暴露出部分的散熱蓋體。將晶片配置於容納開口中並且於容納開口中填入熱介面材料，以使熱介面材料包覆晶片並且暴露出晶片的主動表面。於絕緣層、熱介面材料以及 晶片的主動表面上形成重配置線路層，其中重配置線路層與晶片電性連接。
在本發明的一實施例中，上述的導體封裝體的製作方法更包括於重配置線路層上形成多個焊球，其中這些焊球透過重配置線路層與晶片電性連接。
在本發明的一實施例中，上述的導體封裝體的製作方法更包括令散熱蓋體與載體分離。
本發明提出一種半導體封裝體的製作方法，其包括以下步驟。於載體上形成散熱材料層。於散熱材料層上形成絕緣材料層。絕緣材料層具有多個容納開口以暴露出部分的散熱材料層。將多個晶片分別配置於這些容納開口中並且於這些容納開口中填入熱介面材料，以使熱介面材料包覆這些晶片並且暴露出這些晶片的主動表面。於絕緣材料層、熱介面材料以及這些晶片的主動表面上形成重配置線路結構，其中重配置線路結構包括多個重配置線路層，且各個重配置線路層分別與對應的晶片電性連接。
在本發明的一實施例中，上述的半導體封裝體的製作方法更包括這些重配置線路層上形成多組焊球，其中各組焊球分別透過其中一重配置線路層與對應的晶片電性連接。
在本發明的一實施例中，上述的半導體封裝體的製作方法更包括令散熱材料層與載體分離。
在本發明的一實施例中，上述的半導體封裝體的製作方法更包括沿著預定切割線切割散熱材料層、絕緣材料層及重配置 線路結構，以形成多個半導體封裝體。
基於上述，本發明的半導體封裝體可透過熱介面材料至少包覆位於絕緣層的容納開口內的晶片的側表面，並以散熱蓋體接觸熱介面材料，因而具有良好的散熱效率。另一方面，本發明所提出的半導體封裝體的製作方法可製作出上述具有良好的散熱效率的半導體封裝體。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧載體
100、100A‧‧‧半導體封裝體
110‧‧‧散熱材料層
110a‧‧‧散熱蓋體
120‧‧‧絕緣材料層
120a‧‧‧絕緣層
121‧‧‧容納開口
121a‧‧‧第一表面
122a‧‧‧第二表面
130‧‧‧晶片
131‧‧‧主動表面
132‧‧‧背面
133‧‧‧側表面
140‧‧‧熱介面材料
150‧‧‧重配置線路結構
151‧‧‧重配置線路層
151a、151b‧‧‧圖案化導電層
151c‧‧‧圖案化介電層
B‧‧‧焊球
D‧‧‧間距
L‧‧‧預定切割線
圖1A至圖1G繪示本發明一實施例的半導體封裝體的製作流程。
圖2是本發明另一實施例的半導體封裝體的示意圖。
圖1A至圖1G繪示本發明一實施例的半導體封裝體的製作流程。請參考圖1A，先提供載體10，並於載體10上形成散熱材料層110。舉例來說，載體10可為硬質材料或可撓性材料所構成的板材，或者是離形膜(如熱釋放膠膜、紫外光釋放膠膜或其他適當的膠膜)，惟本發明對於載體10的材質不作任何的限制。此處，散熱材料層110例如是透過膠合的方式而暫時性地固定於載 體10上，以利於後續製程的進行。在本實施例中，散熱材料層110可以是由鋁、鎂、銅、銀、金或其他導熱性佳的金屬或金屬合金所構成，或者是石墨或其他導熱性佳等非金屬材質所構成。
接著，請參考圖1B，在散熱材料層110上形成絕緣材料層120，其中絕緣材料層120的材質可為聚醯亞胺(Polyimide)、環氧樹脂、矽(Si)、矽氧化物(SiOx)或其他適當的絕緣材料。此處，絕緣材料層120可具有多個容納開口121，以暴露出部分的散熱材料層110。舉例來說，絕緣材料層120的製作可以是先在散熱材料層110上全面性地形成一層絕緣材料，再透過曝光顯影或雷射開孔等製程在前述絕緣材料的特定區域形成容納開口121，以得到圖案化的絕緣材料層120。又或者是，透過噴墨印刷、網版印刷、淋幕式印刷、噴塗印刷或是乾膜貼附等方式，直接在散熱材料層110上形成具有容納開口121的絕緣材料層120，惟本發明對於形成圖案化的絕緣材料層120的製作方法不作任何的限制。
接著，請參考圖1C，將多個晶片130分別配置於這些容納開口121中並且於這些容納開口121中填入熱介面材料140，其中熱介面材料140可為導熱膠、導熱膏、導熱膠膜或導熱膠帶。需說明的是，本發明並不限制置放晶片130於容納開口121中以及填入熱介面材料140於容納開口121中的先後順序，舉凡可使熱介面材料140至少包覆晶片130的側表面133並且暴露出晶片130的主動表面131的製作程序皆可適用。
在本實施例中，其例如是先填入熱介面材料140於容納 開口121中，再將晶片130置入已填有熱介面材料140的容納開口121中，並使晶片130中相對於主動表面131的背面132與散熱材料層110維持間距D(即晶片130的背面132未與散熱材料層110接觸)。在另一實施例中，其例如是先將晶片130置入容納開口121中，使晶片130的背面132與散熱材料層110接觸。接著，沿著晶片130的側表面133與容納開口121的內壁之間的間隙填入熱介面材料140於容納開口121中。在又一實施例中，其例如是先將晶片130置入容納開口121中，使晶片130的背面132與散熱材料層110接觸。接著，利用真空壓合的方式將導熱膠帶或導熱膠膜壓入容納開口121中。若有需要時，另將導熱膠帶或導熱膠膜覆蓋住晶片130的主動表面131的部分移除以暴露出主動表面131。
接著，請參考圖1D，利用重配置線路製程於絕緣材料層120、熱介面材料140以及各個晶片130的主動表面131上形成重配置線路結構150，其中重配置線路結構150包括多個重配置線路層151，且各個重配置線路層151分別與對應的晶片130電性連接。詳細而言，各個重配置線路層151包括交替堆疊的圖案化導電層151a、151b以及圖案化介電層151c，其中各個重配置線路層151是以圖案化導電層151a連接對應的晶片130的主動表面131，且部分的圖案化導電層151a會與熱介面材料140接觸。另一方面，圖案化介電層151c會暴露出圖案化導電層151b。需說明的是，重配置線路層例如是多層線路結構，其線路的層數可視實際需求 而有所增減。
接著，請參考圖1E，進行植球以及回焊(reflow)製程以於這些重配置線路層151上形成多組焊球B，其中各組焊球B分別連接對應的重配置線路層151中的圖案化導電層151b，進而與對應的晶片130電性連接。一般而言，焊球B的材料可包括錫或錫鉛合金或無鉛銲料。接著，請參考圖1F，將載體10自散熱材料層110移除，即分離散熱材料層110與載體10。
最後，請同時參考圖1F與圖1G，沿著任兩相鄰的晶片130之間的預定切割線L進行單體化製程，以形成多個半導體封裝體100。舉例來說，刀具或雷射會沿著預定切割線L切割通過散熱材料層110、絕緣材料層120及重配置線路結構150的圖案化介電層151c，主要是以不損及焊球B為原則。至此，半導體封裝體100的製作已大致完成，其中切割後的散熱材料層110構成半導體封裝體100的散熱蓋體110a，且切割後的絕緣材料層120構成半導體封裝體100的絕緣層120a。
由於在上述半導體封裝體100的製作過程中，其可利用圖案化的絕緣材料層120(即具有多個容納開口121的絕緣材料層120)來取代習知的壓模製程中所使用的框架，因此可免去習知的半導體封裝中的部分製作程序及所需的輔具，進而有助於縮減的半導體封裝體100的封裝厚度並降低其製作成本。
請繼續參考圖1G，在本實施例中，半導體封裝體100包括散熱蓋體110a、絕緣層120a、晶片130、熱介面材料140以及 重配置線路層151。晶片130設置於絕緣層120a的容納開口121內。熱介面材料140填充於容納開口121中以包覆晶片130的側表面133以及背面132，並且暴露出主動表面131。重配置線路層151與散熱蓋體110a分別配置於絕緣層120a的相對兩側，由於散熱蓋體110a與絕緣層120a及熱介面材料140接觸而未直接接觸晶片130的背面132，因此本實施例的散熱蓋體110a例如是透過熱介面材料140與晶片130熱耦接。
另一方面，重配置線路層151覆蓋於晶片130的主動表面131與熱介面材料140，其中重配置線路層151例如是透過圖案化導電層151a連接晶片130的主動表面131以與晶片130電性連接，且部分的圖案化導電層151a會與熱介面材料140接觸。焊球B分別連接重配置線路層151中的圖案化導電層151b，以與晶片130電性連接。此處，焊球B與晶片13分別位於重配置線路層151的相對兩側。
在本實施例中，晶片130的背面132與側表面133由熱介面材料140所包覆，故能提高晶片130的散熱面積。再者，散熱蓋體110a可透過熱介面材料140與晶片130熱耦接，因此晶片130運作時所產生的熱便能經由熱介面材料150以及散熱蓋體110a迅速地傳遞至外界。此外，由於部分的圖案化導電層151a會與熱介面材料140接觸，因此重配置線路層151中所產生的熱亦能經由熱介面材料140以及散熱蓋體110a迅速地傳遞至外界，或者是經由焊球B傳遞至外界。據此，半導體封裝體100便不易因 熱積累於其內部而產生翹曲。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是本發明另一實施例的半導體封裝體的示意圖。請參照圖2，本實施例的半導體封裝體100A與上述實施例的半導體封裝體100大致相似，惟兩者之間主要的差異在於：本實施例的熱介面材料140暴露出晶片130的背面132，且散熱蓋體110a與絕緣層120a、熱介面材料140以及晶片130的背面132接觸。詳細而言，絕緣層120a具有第一表面121a及與第一表面121a相對的第二表面122a，散熱蓋體110a配置於第一表面121a上，而重配置線路層151配置於第二表面122a上，且晶片130的背面132例如是切齊於絕緣層120a的第一表面121a。
綜上所述，本發明的半導體封裝體可透過熱介面材料至少包覆位於絕緣層的容納開口內的晶片的側表面，並以散熱蓋體接觸熱介面材料，使散熱蓋體透過熱介面材料與晶片熱耦接。如此為之，晶片運作時產生的熱便能經由熱介面材料以及散熱蓋體迅速地傳遞至外界。此外，由於部分的圖案化導電層會與熱介面材料接觸，因此重配置線路層中所產生的熱亦能經由熱介面材料以及散熱蓋體迅速地傳遞至外界，或者是經由焊球傳遞至外界。 據此，本發明的半導體封裝體可具有良好的散熱效率，而不容易因受熱而產生翹曲。
另一方面，本發明所提出的半導體封裝體的製作方法不僅可製作出上述具有良好的散熱效率的半導體封裝體，其更可利用圖案化的絕緣材料層(即具有多個容納開口的絕緣材料層)來取代習知的壓模製程中所使用的框架，藉以免去習知的半導體封裝中的部分製作程序及所需的輔具，故有助於縮減的半導體封裝體的封裝厚度並降低其製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體封裝體
110a‧‧‧散熱蓋體
120a‧‧‧絕緣層
121‧‧‧容納開口
130‧‧‧晶片
131‧‧‧主動表面
132‧‧‧背面
133‧‧‧側表面
140‧‧‧熱介面材料
151‧‧‧重配置線路層
151a、151b‧‧‧圖案化導電層
151c‧‧‧圖案化介電層
B‧‧‧焊球

Claims (15)

  1. 一種半導體封裝體，包括：一絕緣層，具有一容納開口；一晶片，設置於該容納開口內，該晶片具有一主動表面、相對於該主動表面的一背面以及連接該主動表面與該背面的一側表面；一熱介面材料，填充於該容納開口中以至少包覆該晶片的該側表面並且暴露出該主動表面；一散熱蓋體；以及一重配置線路層，其中該重配置線路層與該散熱蓋體分別配置於該絕緣層的兩側，該散熱蓋體透過該熱介面材料與該晶片熱耦接，而該重配置線路層直接形成於該主動表面上，並覆蓋於該晶片的該主動表面與該熱介面材料，且該重配置線路層與該晶片電性連接。
  2. 如申請專利範圍第1項所述的半導體封裝體，其中該熱介面材料包覆該晶片的該背面與該側表面。
  3. 如申請專利範圍第2項所述的半導體封裝體，其中該散熱蓋體與該絕緣層及該熱介面材料接觸。
  4. 如申請專利範圍第1項所述的半導體封裝體，其中該熱介面材料暴露出該晶片的該背面，且該散熱蓋體與該絕緣層、該熱介面材料以及該晶片的該背面接觸。
  5. 如申請專利範圍第4項所述的半導體封裝體，其中該絕緣 層具有一第一表面及一與該第一表面相對的第二表面，該散熱蓋體配置於該第一表面上，而該重配置線路層配置於該第二表面上，且該晶片的該背面切齊於該絕緣層的該第一表面。
  6. 如申請專利範圍第1項所述的半導體封裝體，其中該重配置線路層包括交替堆疊的至少一圖案化導電層與至少一圖案化介電層。
  7. 如申請專利範圍第1項所述的半導體封裝體，更包括：多個焊球，透過該重配置線路層與該晶片電性連接。
  8. 如申請專利範圍第7項所述的半導體封裝體，其中該些焊球與該晶片分別位於該重配置線路層的兩側。
  9. 一種半導體封裝體的製作方法，包括：於一載體上形成一散熱蓋體；於該散熱蓋體上形成一絕緣層，該絕緣層具有至少一容納開口以暴露出部分的該散熱蓋體；將一晶片配置於該容納開口中並且於該容納開口中填入一熱介面材料，以使該熱介面材料包覆該晶片並且暴露出該晶片的一主動表面；以及於該絕緣層、該熱介面材料以及該晶片的該主動表面上形成一重配置線路層，其中該重配置線路層與該晶片電性連接。
  10. 如申請專利範圍第9項所述的半導體封裝體的製作方法，更包括：於該重配置線路層上形成多個焊球，其中該些焊球透過該重 配置線路層與該晶片電性連接。
  11. 如申請專利範圍第10項所述的半導體封裝體的製作方法，更包括：令該散熱蓋體與該載體分離。
  12. 一種半導體封裝體的製作方法，包括：於一載體上形成一散熱材料層；於該散熱材料層上形成一絕緣材料層，該絕緣材料層具有多個容納開口以暴露出部分的該散熱材料層；將多個晶片分別配置於該些容納開口中並且於該些容納開口中填入一熱介面材料，以使該熱介面材料包覆該些晶片並且暴露出該些晶片的主動表面；以及於該絕緣材料層、該熱介面材料以及該些晶片的主動表面上形成一重配置線路結構，其中該重配置線路結構包括多個重配置線路層，且各該重配置線路層分別與對應的晶片電性連接。
  13. 如申請專利範圍第12項所述的半導體封裝體的製作方法，更包括：於該些重配置線路層上形成多組焊球，其中各組焊球分別透過其中一重配置線路層與對應的晶片電性連接。
  14. 如申請專利範圍第13項所述的半導體封裝體的製作方法，更包括：令該散熱材料層與該載體分離。
  15. 如申請專利範圍第12項所述的半導體封裝體的製作方法，更包括：沿著預定切割線切割該散熱材料層、該絕緣材料層及該重配 置線路結構，以形成多個半導體封裝體。
TW104112058A 2015-04-15 2015-04-15 半導體封裝體及其製作方法 TWI553798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104112058A TWI553798B (zh) 2015-04-15 2015-04-15 半導體封裝體及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104112058A TWI553798B (zh) 2015-04-15 2015-04-15 半導體封裝體及其製作方法

Publications (2)

Publication Number Publication Date
TWI553798B true TWI553798B (zh) 2016-10-11
TW201637148A TW201637148A (zh) 2016-10-16

Family

ID=57847726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112058A TWI553798B (zh) 2015-04-15 2015-04-15 半導體封裝體及其製作方法

Country Status (1)

Country Link
TW (1) TWI553798B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202829922U (zh) * 2012-06-25 2013-03-27 东莞市富印胶粘科技有限公司 一种无基材高导热双面胶带
US8564114B1 (en) * 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564114B1 (en) * 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment
CN202829922U (zh) * 2012-06-25 2013-03-27 东莞市富印胶粘科技有限公司 一种无基材高导热双面胶带

Also Published As

Publication number Publication date
TW201637148A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
US11362128B2 (en) Electronic device package and fabricating method thereof
US10269744B2 (en) Semiconductor device with thin redistribution layers
TWI355034B (en) Wafer level package structure and fabrication meth
US10796970B2 (en) Method for fabricating electronic package
TWI662632B (zh) 形成支撐層於薄扇出晶圓級晶片尺寸封裝中之半導體晶粒之上的半導體裝置和方法
KR101870161B1 (ko) 반도체 패키지 및 이의 제조방법
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US7633169B2 (en) Chip package structure
TWI496270B (zh) 半導體封裝件及其製法
TWI764172B (zh) 封裝結構及其製造方法
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20050202593A1 (en) Flip chip packaging process and structure thereof
TW201740529A (zh) 整合扇出型封裝及其製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
US7755155B2 (en) Packaging structure and method for fabricating the same
US20170084513A1 (en) Semiconductor package
TW201639085A (zh) 電子封裝件之製法及電子封裝結構
US20210057380A1 (en) Semiconductor package
TW201644016A (zh) 晶片封裝體與其製備方法
TWI599007B (zh) 電子單體及其製法
CN112397462B (zh) 半导体封装结构及其制造方法
TWI553798B (zh) 半導體封裝體及其製作方法
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees