JP7089995B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7089995B2
JP7089995B2 JP2018172427A JP2018172427A JP7089995B2 JP 7089995 B2 JP7089995 B2 JP 7089995B2 JP 2018172427 A JP2018172427 A JP 2018172427A JP 2018172427 A JP2018172427 A JP 2018172427A JP 7089995 B2 JP7089995 B2 JP 7089995B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
mounting portion
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018172427A
Other languages
English (en)
Other versions
JP2020047627A (ja
Inventor
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018172427A priority Critical patent/JP7089995B2/ja
Publication of JP2020047627A publication Critical patent/JP2020047627A/ja
Application granted granted Critical
Publication of JP7089995B2 publication Critical patent/JP7089995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、例えば、互いに分離された２つのチップ搭載部上にそれぞれ半導体チップを搭載した半導体装置およびその製造方法に関する。
特開２００９－１７６９８７号公報（特許文献１）および特開２０１７－１５７６４８号公報（特許文献２）には、複数の半導体チップを単一のパッケージに搭載した半導体装置が開示されている。そして、特許文献１には、マイコンチップよりも外形寸法の小さいダイパッドが開示されている。また、特許文献２には、２つのダイパッドに接続された連結吊りリードを独立にした構造が記載されている。しかしながら、特許文献１は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に関する発明であり、特許文献２は、ＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｋａｇｅ）に関する発明である。
特開２００９－１７６９８７号公報 特開２０１７－１５７６４８号公報
複数の半導体チップを並べて配置してパッケージ化した半導体装置において、信頼性を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第１チップ搭載部に接続された第１吊りリードおよび第２吊りリードと、第２チップ搭載部に接続された第３吊りリードおよび第４吊りリードと、第１チップ搭載部上に搭載された第１半導体チップと、第２チップ搭載部上に搭載された第２半導体チップと、複数のリードと、封止体と、を備える。そして、第１チップ搭載部は、第２チップ搭載部、第３吊りリードおよび第４吊りリードから分離しており、第２チップ搭載部は、第１吊りリードおよび第２吊りリードから分離している。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
検討例の半導体装置の平面図である。 検討例の半導体装置の製造工程中の断面図である。 検討例の半導体装置の断面図である。 一実施の形態である半導体装置の上面図である。 一実施の形態である半導体装置の平面図である。 図４のＸ－Ｘ線に沿う断面図である。 一実施の形態である半導体装置の製造工程フロー図である。 一実施の形態である半導体装置の製造工程中の平面図である。 図８に続く半導体装置の製造工程中の平面図である。 図９に続く半導体装置の製造工程中の断面図である。 図９に続く半導体装置の製造工程中の平面図である。 （ａ）は一実施の形態である半導体装置の要部を示す斜視図、（ｂ）は検討例の要部を示す斜視図ある。 一実施の形態である半導体装置の製造工程中の平面図である。 一実施の形態である半導体装置の断面図である。 一実施の形態である半導体装置の要部平面図である。 図８の変形例であるリードフレームの平面図である。 変形例１である半導体装置の断面図である。 変形例２である半導体装置の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
（実施の形態）
先ず、本願発明者が検討した検討例とその問題点について説明する。
＜検討例の説明＞
図１は、検討例の半導体装置の平面図である。半導体装置ＰＫＧ０は、半導体チップＣＰ１およびＣＰ２、ダイパッド（チップ搭載部）ＤＰ、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄ、複数のリードＬＤ、ならびに、封止体ＭＲを含む。なお、封止体ＭＲは、その外形を破線で示している。
封止体ＭＲは、平面視において、略四角形の外形を有し、４辺と４つの角部Ｃａ、Ｃｂ、ＣｃおよびＣｄとを含む。封止体ＭＲは、半導体チップＣＰ１およびＣＰ２、ダイパッドＤＰ、吊りリードＴＬａ、ＴＬｂＴＬｃおよびＴＬｄ、リードＬＤのインナー部ＬＤＩを包含している。
複数のリードＬＤの各々は、インナー部ＬＤＩおよびアウター部ＬＤＯを有し、封止体ＭＲの４辺に配置されている。インナー部ＬＤＩは、封止体ＭＲに覆われた部分であり、アウター部ＬＤＯは、封止体ＭＲから露出した部分である。封止体ＭＲの各辺には、複数のリードＬＤが配置され、複数のリードＬＤは各辺と交差する方向に延在している。
半導体チップＣＰ１およびＣＰ２は、ダイパッドＤＰ上に並んで搭載され、半導体チップＣＰ１およびＣＰ２と複数のリードＬＤのインナー部ＬＤＩとは、ワイヤＢＷで電気的に接続されている。また、半導体チップＣＰ１およびＣＰ２間もワイヤＢＷで電気的に接続されている。
ダイパッドＤＰは、平面視において、四角形の外形を有し、その角部には吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄが接続され、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄは、それぞれ、ダイパッドＤＰから封止体ＭＲの角部Ｃａ、Ｃｂ、ＣｃおよびＣｄに向かって延在している。また、ダイパッドＤＰは、２つの半導体チップＣＰ１およびＣＰ２を所定の間隔だけ離間して、かつ、並べて配置できる大きさを有している。
図２は、検討例の半導体装置の製造工程中の断面図、図３は、検討例の半導体装置の断面図であり、後述する樹脂封止工程における断面図である。検討例の半導体装置では、多ピン化に伴い、流動性の高い（良い）封止樹脂を使用している。多ピンの半導体装置において、従来の流動性の低い（悪い）封止樹脂を用いて封止体ＭＲを形成すると、樹脂封止工程において封止体ＭＲ中にボイドが残留してしまう。多ピン化に伴い、ワイヤＢＷによる封止樹脂の流動抵抗が増大するため、半導体チップＣＰ１およびＣＰ２の上側を流れる封止樹脂の流速と、ダイパッドＤＰの下側を流れる封止樹脂の流速にアンバランスが生じる。つまり、半導体チップＣＰ１およびＣＰ２の上側を流れる封止樹脂の流速が相対的に遅くなるため、キャビティ部ＣＶ内の空気を排出することができず封止体ＭＲ内にボイドが残留する。ここで、半導体チップＣＰ１およびＣＰ２の上側とは、半導体チップＣＰ１およびＣＰ２の主面ＣＰ１ａおよびＣＰ２ａ側であり、ダイパッドＤＰの下側とは、ダイパッドＤＰの裏面ＤＰｂ側である。
本願発明者は、ボイドの残留を防止する為に流動性の高い封止樹脂を使用した結果、新たな問題が発生することを確認した。図２に示すように、元々、キャビティ部ＣＶ内に封止樹脂を注入するゲート部ＭＧは、金型ＭＤ２側に設けられており、封止樹脂が、ランナー部ＲＧおよびゲート部ＭＧを通りキャビティ部ＣＶ内に流動すると、リードＬＤの裏面ＬＤｂ側の流動に比べ、リードＬＤの主面ＬＤａ側の流動が早い。なぜなら、ダイパッドＤＰの主面ＤＰａ側には半導体チップＣＰ１およびＣＰ２が搭載され、半導体チップＣＰ１およびＣＰ２に多数のワイヤＢＷが接続されており、このワイヤＢＷが封止樹脂に対して流動抵抗として作用するからである。しかしながら、流動性の高い封止樹脂を使用した場合、ワイヤＢＷによる流動抵抗が低減するため、半導体チップＣＰ１およびＣＰ２の上側を流れる封止樹脂の流速が相対的に上昇し、封止樹脂の流動圧力により、ダイパッドＤＰが押し下げられてしまう。
また、封止体ＭＲを形成する工程では、金型ＭＤ１およびＭＤ２は、例えば、１７０～１８０℃の高温に保持されているため、例えば、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄは膨張（伸張）する。ここで、図１に示すように、吊りリードＴＬａおよびＴＬｃ、ならびに、吊りリードＴＬｂおよびＴＬｄは、それぞれ、封止体ＭＲの対角線方向に延在しているため、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄの膨張（伸張）が、上記ダイパッドＤＰの押し下げを助長することとなる。つまり、ダイパッドＤＰに接続された吊りリードＴＬａおよびＴＬｃが、封止体ＭＲの対角線に沿う直線上に配置されているため、吊りリードＴＬａおよびＴＬｃの膨張（伸張）および封止樹脂の流動圧力により、ダイパッドＤＰが押し下げられる。吊りリードＴＬｂおよびＴＬｄにおいても同様である。
こうして、図３に示すように、半導体チップＣＰ１およびＣＰ２の上下に位置する樹脂の膜厚にアンバランスが生じた封止体ＭＲが形成される。つまり、設計値に比べ、ダイパッドＤＰの下側の封止体ＭＲの樹脂厚Ｔ２が減少し、半導体チップＣＰ１およびＣＰ２の上側の封止体ＭＲの樹脂厚Ｔ１が増加する。設計値では、樹脂厚Ｔ１と樹脂厚Ｔ２とはほぼ等しい。正確には、半導体チップＣＰ１およびＣＰ２上に位置するワイヤＢＷを考慮し、樹脂厚Ｔ１は、樹脂厚Ｔ２に比べ僅かに大きい。
樹脂封止工程は、封止体ＭＲを形成する工程と、封止体ＭＲを金型ＭＤ１およびＭＤ２から取出した後に実施する、キュアベークと呼ばれる熱処理工程を含む。この熱処理工程は、封止樹脂である熱硬化性樹脂を充分に硬化させるために、例えば、１７０～１８０℃の高温、６時間程度の条件で実施する。上記の樹脂厚Ｔ１およびＴ２にアンバランスの生じた封止体ＭＲにキュアベークを実施すると、封止体ＭＲに反りが発生する。例えば、半導体チップＣＰ１およびＣＰ２の上側に印加される応力Ｆ１が、ダイパッドＤＰの下側に印加される応力Ｆ２に比べ大きいため、封止体ＭＲの主面ＭＲａ側に凸状に反り、半導体チップＣＰ１およびＣＰ２に伸張応力が印加される。そして、半導体チップＣＰ１およびＣＰ２に形成されている素子、配線層、層間絶縁膜、保護絶縁膜等に影響を与え、半導体チップＣＰ１およびＣＰ２の特性を劣化させることが確認された。また、図３に示すように、封止体ＭＲとダイパッドＤＰとの界面等にクラックＣＲが発生することが確認された。つまり、半導体装置ＰＫＧ０の信頼性が低下するという問題が確認された。
次に、一実施の形態の半導体装置を、図面を参照して説明する。
＜半導体装置の構造について＞
図４は、一実施の形態である半導体装置ＰＫＧ１の上面図である。半導体装置ＰＫＧ１は、ＱＦＰ型半導体装置である。図４に示すように、半導体装置ＰＫＧ１は、封止体ＭＲと複数のリードＬＤとを含む。封止体ＭＲは、平面視において、略四角形を有し、４辺と４つの角部Ｃａ、Ｃｂ、ＣｃおよびＣｄとを含む。ここで、封止体ＭＲの角部Ｃａ、Ｃｂ、ＣｃおよびＣｄは面取りされている。略四角形とは、角部Ｃａ、Ｃｂ、ＣｃおよびＣｄが、面取りまたは丸められた形状を含む。
図５は、一実施の形態である半導体装置の平面図、図６は、図４のＸ－Ｘ線に沿う断面図である。なお、図５では、封止体ＭＲの外形を破線で示している。一実施の形態である半導体装置ＰＫＧ１は、上記検討例の半導体装置ＰＫＧ０とは、半導体チップＣＰ１およびＣＰ２が、それぞれ、独立したダイパッドＤＰ１およびＤＰ２上に搭載されている点、ならびに、ダイパッドＤＰ１およびＤＰ２の外形が半導体チップＣＰ１およびＣＰ２の外形よりも小さい点で異なる。両者に共通する構成の説明は、検討例の説明をもって一実施例の説明とする。
図５または図６に示すように、半導体チップＣＰ１は、接合材ＤＢ１を介してダイパッド（チップ搭載部）ＤＰ１上に搭載されており、半導体チップＣＰ２は、接合材ＤＢ２を介してダイパッド（チップ搭載部）ＤＰ２上に搭載されている。
図５に示すように、ダイパッドＤＰ１は、吊りリードＴＬａおよびＴＬｂに接続されており、ダイパッドＤＰ２は、吊りリードＴＬｃおよびＴＬｄに接続されている。平面視において、ダイパッドＤＰ１は、ダイパッドＤＰ２、吊りリードＴＬｃおよびＴＬｄから分離されており、ダイパッドＤＰ２は、ダイパッドＤＰ１、吊りリードＴＬａおよびＴＬｂから分離されている。
吊りリードＴＬａは、封止体ＭＲの角部Ｃａから半導体チップＣＰ１に向かって延在し、吊りリードＴＬｂは、封止体ＭＲの角部Ｃｂから半導体チップＣＰ１に向かって延在している。同様に、吊りリードＴＬｃは、封止体ＭＲの角部Ｃｃから半導体チップＣＰ２に向かって延在し、吊りリードＴＬｄは、封止体ＭＲの角部Ｃｄから半導体チップＣＰ２に向かって延在している。平面視において、封止体ＭＲは略正方形である為、吊りリードＴＬａおよびＴＬｂの延在方向のなす角度は９０°である。封止体ＭＲがＸ方向に長辺を配置した略長方形である場合には、吊りリードＴＬａおよびＴＬｂの延在方向のなす角度は９０°未満となる。後述するが、ダイパッドＤＰ１の上下方向（リードＬＤの厚さ方向）の変動を低減するためには、ダイパッドＤＰ１に接続された吊りリードＴＬａおよびＴＬｂの延在方向のなす角度を９０°以下とするのが好ましい。ダイパッドＤＰ２に接続された吊りリードＴＬｃおよびＴＬｄも同様である。
また、後述するが、ダイパッドＤＰ１の外形は、半導体チップＣＰ１の外形よりも小さく、ダイパッドＤＰ２の外形は、半導体チップＣＰ２の外形よりも小さくするのが好ましい。
複数のリードＬＤは、封止体ＭＲの４辺の各辺に配置されている。吊りリードＴＬａおよびＴＬｂに挟まれた領域、吊りリードＴＬｂおよびＴＬｃに挟まれた領域、吊りリードＴＬｃおよびＴＬｄに挟まれた領域、ならびに、吊りリードＴＬｄおよびＴＬａに挟まれた領域にそれぞれ複数のリードＬＤが配置されている。吊りリードＴＬａおよびＴＬｂに挟まれた領域に配置された複数のリードＬＤ、ならびに、吊りリードＴＬｄおよびＴＬａに挟まれた領域に配置された複数のリードＬＤは、ワイヤＢＷを介して半導体チップＣＰ１（具体的には、パッド電極ＰＤ１）に接続されている。吊りリードＴＬｂおよびＴＬｃに挟まれた領域に配置された複数のリードＬＤ、吊りリードＴＬｃおよびＴＬｄに挟まれた領域に配置された複数のリードＬＤ、ならびに、吊りリードＴＬｄおよびＴＬａに挟まれた領域に配置された複数のリードＬＤは、ワイヤＢＷを介して半導体チップＣＰ２（具体的には、パッド電極ＰＤ２）に接続されている。また、半導体チップＣＰ１（具体的には、パッド電極ＰＤ１）と半導体チップＣＰ２（具体的には、パッド電極ＰＤ２）とは、ワイヤＢＷを介して互いに電気的に接続されている。
また、図５および図６を用いて示すように、吊りリードＴＬａおよびＴＬｂは、それぞれ、オフセット部ＯＳａおよびＯＳｂにおいて、ダイパッドＤＰ１がリードＬＤのインナー部ＬＤＩよりも下側に位置するように折り曲げられている。同様に、吊りリードＴＬｃおよびＴＬｄは、それぞれ、オフセット部ＯＳｃおよびＯＳｄにおいて、ダイパッドＤＰ２がリードＬＤのインナー部ＬＤＩよりも下側に位置するように折り曲げられている。
また、図６に示すように、リードＬＤのアウター部ＬＤＯは、ガルウイング形状に成形されている。
＜半導体装置の製造工程について＞
図７は、一実施の形態である半導体装置の製造工程フロー図、図８は、一実施の形態である半導体装置の製造工程中の平面図、図９は、図８に続く半導体装置の製造工程中の平面図、図１０は、図９に続く半導体装置の製造工程中の断面図、図１１は、図９に続く半導体装置の製造工程中の平面図である。図１２（ａ）は、一実施の形態である半導体装置の要部を示す斜視図、図１２（ｂ）は、検討例の要部を示す斜視図、図１３は、一実施の形態である半導体装置の製造工程中の平面図、図１４は、一実施の形態である半導体装置の断面図、図１５は、一実施の形態である半導体装置の要部平面図である。
半導体装置ＰＫＧ１を製造するには、まず、リードフレームＬＦおよび半導体チップＣＰ１およびＣＰ２を準備する（図７のステップＳ１およびＳ２）。なお、ステップＳ１およびＳ２の順序はどちらが先でも良い。
図８に示すように、リードフレームＬＦは、ダイパッドＤＰ１およびＤＰ２、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄ、複数のリードＬＤ、ならびに、タイバーＴＢを含む。吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄ、ならびに、複数のリードＬＤは、タイバーＴＢで連結されている。図８では、１つの半導体装置ＰＫＧ１の領域を示しており、リードＬＤのアウター部ＬＤＯは、一部分のみを示している。リードフレームＬＦは、銅材または４２アロイ材で構成されている。
平面視において円形のダイパッドＤＰ１は、吊りリードＴＬａおよびＴＬｂに接続されており、平面視において円形のダイパッドＤＰ２は、吊りリードＴＬｃおよびＴＬｄに接続されている。吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄは、各角部Ｃａ、Ｃｂ、ＣｃおよびＣｄからダイパッドＤＰ１またはＤＰ２に向かって延在する第１部分ＴＬ１と、第１部分ＴＬ１とダイパッドＤＰ１またはＤＰ２を接続する第２部分ＴＬ２とを含む。第１部分ＴＬ１の長さに対して第２部分ＴＬ２の長さの比率は非常に小さいため、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄの膨張（伸張）を考える場合、第１部分ＴＬ１の膨張（伸張）を考慮すれば良い。
次に、ダイボンディング工程（図７のステップＳ３）およびワイヤボンディング工程（図７のステップＳ４）を実施する。図９に示すように、ダイパッドＤＰ１およびＤＰ２上に、それぞれ、接合材ＢＤ１およびＢＤ２を介して、半導体チップＣＰ１およびＣＰ２を搭載する。そして、複数のリードＬＤのインナー部ＬＤＩと半導体チップＣＰ１およびＣＰ２とをワイヤＢＷで電気的に接続される。さらに、半導体チップＣＰ１と半導体チップＣＰ２間もワイヤＢＷで電気的に接続する。図１０に示すように、半導体チップＣＰ１およびＣＰ２には、それぞれ、複数のパッド電極ＰＤ１およびＰＤ２が形成されており、ワイヤＢＷは、このパッド電極ＰＤ１およびＰＤ２に接続される。なお、ワイヤＢＷとしては、例えば、銅（Ｃｕ）ワイヤ、金（Ａｕ）ワイヤまたはアルミニウム（Ａｌ）ワイヤを用いることができる。
次に、樹脂封止工程（図７のステップＳ５）を実施する。図１０および図１１は、樹脂封止工程における断面図および平面図である。図１０に示すように、凹部を有する金型ＭＤ１およびＭＤ２でリードフレームＬＦを挟み込む。半導体チップＣＰ１およびＣＰ２は、金型ＭＤ１およびＭＤ２の凹部で構成されるキャビティ部ＣＶに位置するように設置される。そして、金型ＭＤ２に設けられたゲート部ＭＧからキャビティ部ＣＶ内に封止樹脂を充填して、半導体チップＣＰ１およびＣＰ２、ダイパッドＤＰ１およびＤＰ２、ワイヤＢＷ、ならびに、リードＬＤのインナー部ＬＤＩを覆う封止体ＭＲを形成する。
次に、封止体ＭＲを形成したリードフレームＬＦを金型ＭＤ１およびＭＤ２から取出した後、図示しない炉体に収納して前述の条件でキュアベーク（熱処理）を実施する。
次に、リード切断、成形工程（図７のステップＳ６）を実施する。封止体ＭＲの形成およびキュアベークが完了した後、リードＬＤ間を連結しているタイバーＴＢ（図８参照）を切断し、隣接するリードＬＤを分離する。次に、リードＬＤのアウター部ＬＤＯをガルウイング形状に成形し、図５に示す半導体装置ＰＫＧ１が形成される。なお、タイバーＴＢ切断をキュアベーク前に実施しても良い。その場合、タイバーＴＢ切断、キュアベーク、リード切断、リード成形の順となる。
次に、図１１～１３を用いて樹脂封止工程（図７のステップＳ５）について更に説明する。樹脂封止工程で用いる封止樹脂は、比較的流動性が高い封止樹脂であり、例えば、熱硬化型エポキシ樹脂からなり、スパイラルフローが１２０ｃｍ以上、熱膨張係数（α２）が３５ｐｐｍ／℃以上の特性を有する。因みに、流動性が低い封止樹脂とは、例えば、スパイラルフローが１２０ｃｍ未満、熱膨張係数（α２）が３５ｐｐｍ／℃未満の特性を有する。
図１１では、樹脂封止工程における封止樹脂の流れを矢印で表しており、キャビティ部ＣＶの外形を破線で示している。タイバーＴＢは、図１０に示す金型ＭＤ１およびＭＤ２で挟まれており、キャビティ部ＣＶは、タイバーＴＢの内側に位置している。図１１に示すように、角部Ｃａに対応する位置に設けられたゲート部ＭＧからキャビティ部ＣＶ内に封止樹脂が注入され、角部ＣｂおよびＣｄ、更には、角部Ｃｃに到達することにより、キャビティ部ＣＶ内が封止樹脂で満たされ、封止体ＭＲが形成される。前述のとおり、流動性が高い封止樹脂の場合、半導体チップＣＰ１およびＣＰ２の上側を流れる封止樹脂の流速と、ダイパッドＤＰ１およびＤＰ２の下側を流れる封止樹脂の流速にアンバランスが生じるが、一実施の形態では、両者の流速のアンバランスを改善することができる。なぜなら、ダイパッドＤＰ１およびＤＰ２が互いに離間しており、さらに、半導体チップＣＰ１およびＣＰ２が互いに離間していることから、ダイパッドＤＰ１およびＤＰ２の隙間、ならびに、半導体チップＣＰ１およびＣＰ２の隙間に封止樹脂を流すことができるためである。従って、封止樹脂の流動圧力によりダイパッドＤＰ１およびＤＰ２が押し下げられるのを抑制することができる。
また、図１２（ａ）および図１２（ｂ）は、樹脂封止工程において、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄに印加される応力を示しており、図１２（ａ）は一実施の形態、図１２（ｂ）は検討例である。図１２（ａ）に示すように、ゲート部ＭＧからキャビティ部ＣＶ（図１０参照）内に封止樹脂を注入すると、封止樹脂の流動圧力により、吊りリードＴＬａが下向きの応力Ｆ３を受ける。一実施の形態では、ダイパッドＤＰ１およびＤＰ２が分離されており、ダイパッドＤＰ２に接続された吊りリードＴＬｃおよびＴＬｄは、ダイパッドＤＰ１ならびに吊りリードＴＬａおよびＴＬｂから分離されている。従って、吊りリードＴＬａに印加された応力Ｆ３は、吊りリードＴＬａおよびＴＬｂで分散され、ダイパッドＤＰ２ならびに吊りリードＴＬｃおよびＴＬｄに影響することはない。つまり、封止樹脂の流動圧力によりダイパッドＤＰ２が押し下げられるのを抑制することができる。これに対し、図１２（ｂ）に示す検討例では、ダイパッドＤＰに吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄが接続されているため、封止樹脂の流動圧力により、吊りリードＴＬａが下向きの応力Ｆ３を受けると、吊りリードＴＬｂおよびＴＬｄにも同等の応力Ｆ４が印加される。そして、吊りリードの塑性変形によりダイパッドＤＰの押し下げが発生する。
また、樹脂封止工程において封止体ＭＲを形成する際には、図１０に示す金型ＭＤ１およびＭＤ２を高温（１７０～１８０℃）に保持しているため、図１３に示すように、吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄが、封止体ＭＲの対角線方向に沿って膨張（伸張）することで、ダイパッドＤＰ１およびＤＰ２は応力Ａ１およびＡ２を受ける。しかしながら、ダイパッドＤＰ１およびＤＰ２が封止体ＭＲの中心方向Ｂ１およびＢ２にシフトすることで応力Ａ１およびＡ２を逃がすことができる。その為、ダイパッドＤＰ１およびＤＰ２の押し下げを防止することができる。また、半導体チップＣＰ１およびＣＰ２間はワイヤＢＷで接続されているため、両者間の接続に影響を与えることはない。換言すると、ダイパッドＤＰ１は、ダイパッドＤＰ２ならびに吊りリードＴＬｃおよびＴＬｄから分離されており、ダイパッドＤＰ２は、ダイパッドＤＰ１ならびに吊りリードＴＬａおよびＴＬｂから分離されているため、樹脂封止工程でダイパッドＤＰ１およびＤＰ２の押し下げを防止することができる。なお、吊りリードＴＬａおよびＴＬｂのなす角度が大きくなるにつれ、ダイパッドＤＰ１を押し下げる応力が増加するため、吊りリードＴＬａおよびＴＬｂのなす角度は、９０°以下とするのが好ましい。吊りリードＴＬｃおよびＴＬｄのなす角度についても同様である。
このように、ダイパッドＤＰ１およびＤＰ２を互いに独立としたことで、封止体ＭＲを形成する樹脂封止工程において、ダイパッドＤＰ１およびＤＰ２の変動（リードＬＤの厚さ方向における変動）を抑制できるため、熱処理工程（キュアベーク）において、封止体ＭＲの反りを抑制することができ、半導体装置ＰＫＧ１の信頼性を向上することができる。なお、ダイパッドＤＰ１およびＤＰ２の独立とは、ダイパッドＤＰ１が、ダイパッドＤＰ２ならびに吊りリードＴＬｃおよびＴＬｄから分離されており、ダイパッドＤＰ２が、ダイパッドＤＰ１ならびに吊りリードＴＬａおよびＴＬｂから分離されていることを意味する。
また、一実施の形態の半導体装置ＰＫＧ１によれば、図１４に示すように、ダイパッドＤＰ１の裏面ＤＰ１ｂは、リードＬＤの裏面ＬＤｂに対して、オフセット量Ｈ１だけ封止体ＭＲの裏面ＭＲｂ側に下がっている。そして、上記のように、樹脂封止工程でダイパッドＤＰ１の押し下げを防止することができるため、半導体チップＣＰ１の主面ＣＰ１ａ側の樹脂厚Ｔ３をダイパッドＤＰ１の裏面ＤＰ１ｂ側の樹脂厚Ｔ４とほぼ等しくすることができ、設計値に沿った樹脂厚とすることができる。従って、半導体チップＣＰ１の特性劣化、および、封止体ＭＲとダイパッドＤＰ１との界面等に発生するクラックＣＲ（図３参照）を防止することができる。また、樹脂封止工程でダイパッドＤＰ２の押し下げを防止することができるため、半導体チップＣＰ２の主面ＣＰ２ａ側の樹脂厚Ｔ５およびダイパッドＤＰ２の裏面ＤＰ２ｂ側の樹脂厚Ｔ６を、設計値に沿った樹脂厚とすることができる。
また、図１４に示すように、ダイパッドＤＰ２の裏面ＤＰ２ｂは、リードＬＤの裏面ＬＤｂに対して、オフセット量Ｈ２だけ封止体ＭＲの裏面ＭＲｂ側に下がっている。ダイパッドＤＰ２のオフセット量Ｈ２をダイパッドＤＰ１のオフセット量Ｈ１よりも大きくしたことで、半導体チップＣＰ１およびＣＰ２がほぼ等しい厚さであっても、半導体チップＣｐ２の主面ＣＰ２ａを半導体チップＣＰ１の主面ＣＰ１ａよりも低くできる。従って、図１４に示すように、半導体チップＣＰ１およびＣＰ２間を接続するワイヤＢＷが、半導体チップＣＰ２の主面ＣＰ２ａに対してなす角度θ１を大きくすることができ、ワイヤＢＷと半導体チップＣＰ２の端部との距離Ｌ１を充分に確保できるため、ワイヤＢＷが半導体チップＣＰ２の端部に接触する不良を防止することができる。なお、図１４では、ワイヤＢＷをスタッドバンプと呼ばれる導体層ＳＢを介してパッド電極ＰＤ２に接続した例を示している。
図１５は、ダイパッドＤＰ１およびＤＰ２を封止体ＭＲの裏面ＭＲｂ側から見た平面図である。半導体チップＣＰ１の裏面ＤＰ１ｂは、ダイパッドＤＰ１ならびに吊りリードＴＬａおよびＴＬｂと重なった第１領域と、第１領域以外の第２領域とを含み、ダイパッドＤＰ１ならびに吊りリードＴＬａおよびＴＬｂから露出した第２領域は、封止体ＭＲと接触している（図１４参照）。同様に、半導体チップＣＰ２の裏面ＤＰ２ｂは、ダイパッドＤＰ２ならびに吊りリードＴＬｃおよびＴＬｄと重なった第３領域と、第３領域以外の第４領域とを含み、ダイパッドＤＰ２ならびに吊りリードＴＬｃおよびＴＬｄから露出した第４領域は、封止体ＭＲと接触している（図１４参照）。第２領域および第４領域において、半導体チップＣＰ１およびＣＰ２の裏面ＣＰ１ｂおよびＣＰ２ｂが封止体ＭＲと接触しているため、ダイパッドＤＰ１およびＤＰ２と封止体ＭＲとの界面におけるクラックＣＲの発生を抑制することができる。
図１６は、図８の変形例であるリードフレームＬＦ１の平面図である。リードフレームＬＦ１では、複数のリードＬＤのインナー部ＬＤＩに絶縁体からなるテープ（樹脂フィルム）ＴＰが貼り付けられている。テープＴＰにより複数のリードＬＤならびに吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄは互いに連結されている。テープＴＰが貼り付けられたリードフレームＬＦ１では、複数のリードＬＤならびに吊りリードＴＬａ、ＴＬｂ、ＴＬｃおよびＴＬｄの高さ方向（リードＬＤの厚さ方向）のバラツキを抑制することができる。
＜変形例１＞
図１７は、変形例１である半導体装置の断面図である。変形例１の半導体装置ＰＫＧ２では、半導体チップＣＰ２上に半導体チップＣＰ３が積層されている。半導体チップＣＰ３に設けられたパッド電極ＰＤ３は、例えば、ワイヤＢＷを介して半導体チップＣＰ２のパッド電極ＰＤ２に接続されている。
＜変形例２＞
図１８は、変形例２である半導体装置の断面図である。変形例２の半導体装置ＰＫＧ３では、半導体チップＣＰ２´の厚さＤ２は、半導体チップＣＰ１の厚さＤ１よりの薄い。そして、ダイパッドＤＰ１のオフセット量Ｈ１とダイパッドＤＰ２のオフセット量Ｈ１は等しい。ダイパッドＤＰ１およびＤＰ２のオフセット量が等しいにもかかわらず、半導体チップＣＰ２´の主面ＣＰ２´ａの高さを、半導体チップＣＰ１の主面ＣＰ１ａの高さよりも低くできるため、半導体チップＣＰ１およびＣＰ２間を接続するワイヤＢＷが、半導体チップＣＰ２の端部に接触するのを防止することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、ダイパッドＤＰ１およびＤＰ２の外形が、それぞれ、半導体チップＣＰ１およびＣＰ２の外形よりも小さい例を説明したが、本発明は、ダイパッドＤＰ１の外形が、半導体チップＣＰ１の外形よりも大きい場合、および、ダイパッドＤＰ２の外形が、半導体チップＣＰ２の外形よりも大きい場合も含む。
なお、上記実施の形態では、流動性が高い封止樹脂を用いた場合について説明したが、図１１～図１５を用いて説明した効果は、流動性が低い封止樹脂を用いた場合でも同様である。つまり、本発明は、流動性の高い封止樹脂および流動性の低い封止樹脂の両方に対して適用できるものである。
ＢＤ１、ＢＤ２ 接合材
ＢＷ ワイヤ
Ｃａ、Ｃｂ、Ｃｃ、Ｃｄ 角部
ＣＰ１、ＣＰ２、ＣＰ２´、ＣＰ３ 半導体チップ
ＣＰ１ａ、ＣＰ２ａ、ＣＰ２´ａ 主面（第１面）
ＣＰ１ｂ、ＣＰ２ｂ 裏面（第２面）
ＣＲ クラック
ＣＶ キャビティ部
ＤＰ、ＤＰ１、ＤＰ２ ダイパッド（チップ搭載部）
ＤＰａ、ＤＰ１ａ、ＤＰ２ａ 主面（第１面）
ＤＰｂ、ＤＰ１ｂ、ＤＰ２ｂ 裏面（第２面）
Ｆ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５ 応力
Ｈ１、Ｈ２ オフセット量
ＬＤ リード
ＬＤａ 主面
ＬＤｂ 裏面
ＬＤＩ インナー部
ＬＤＯ アウター部
ＬＦ、ＬＦ１ リードフレーム
ＭＤ１、ＭＤ２ 金型
ＭＧ ゲート部
ＭＲ 封止体
ＭＲａ 主面（第１面）
ＭＲｂ 裏面（第２面）
ＯＳ、ＯＳａ、ＯＳｂ、ＯＳｃ、ＯＳｄ オフセット部
ＰＤ１、ＰＤ２、ＰＤ３ パッド電極
ＰＫＧ０、ＰＫＧ１、ＰＫＧ２、ＰＫＧ３ 半導体装置
ＲＧ ランナー部
ＳＢ 導体層
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６ 樹脂厚
ＴＢ タイバー
ＴＬａ、ＴＬｂ、ＴＬｃ、ＴＬｄ 吊りリード
ＴＬ１ 第１部分
ＴＬ２ 第２部分
ＴＰ テープ（樹脂フィルム）

Claims (6)

  1. （ａ）第１チップ搭載部、前記第１チップ搭載部に接続された第１吊りリード、前記第１チップ搭載部に接続された第２吊りリード、第２チップ搭載部、前記第２チップ搭載部に接続された第３吊りリード、前記第２チップ搭載部に接続された第４吊りリード、前記第１吊りリードと前記第２吊りリードとに挟まれた領域に配置された複数の第１リード、および前記第３吊りリードと前記第４吊りリードとに挟まれた領域に配置された複数の第２リードを含むリードフレームを準備する工程、
    （ｂ）前記（ａ）工程の後、前記第１チップ搭載部上に第１半導体チップを搭載し、前記第２チップ搭載部上に第２半導体チップを搭載する工程、
    （ｃ）前記（ｂ）工程の後、前記第１半導体チップと前記複数の第１リードとを複数の第１ワイヤで接続し、前記第２半導体チップと前記複数の第２リードとを複数の第２ワイヤで接続し、前記第１半導体チップと前記第２半導体チップとを複数の第３ワイヤで接続する工程、
    （ｄ）前記（ｃ）工程の後に、前記第１半導体チップおよび前記第２半導体チップが搭載された前記リードフレームを第１金型および第２金型の間に挟み込み、前記第１金型および前記第２金型で構成されたキャビティ部内に前記第１吊りリードに沿って封止樹脂を注入して、前記第１チップ搭載部、前記第２チップ搭載部、前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤ、前記複数の第２ワイヤおよび前記複数の第３ワイヤを封止する封止体を形成する工程、
    を備え、
    前記第１半導体チップは、第１主面と、前記第１主面と反対側の第１裏面と、を備え、
    前記第２半導体チップは、第２主面と、前記第２主面と反対側の第２裏面と、を備え、
    前記第１チップ搭載部は、平面視において前記第２チップ搭載部、前記第３吊りリードおよび前記第４吊りリードから分離しており、前記第２チップ搭載部は、平面視において前記第１チップ搭載部、前記第１吊りリードおよび前記第２吊りリードから分離しており、
    前記（ｂ）工程では、平面視において前記第１半導体チップおよび前記第２半導体チップが互いに離間するように、前記第１半導体チップの前記第１裏面のうちの周縁部が前記第１チップ搭載部、前記第１吊りリードおよび前記第２吊りリードから露出するように、かつ、前記第２半導体チップの前記第２裏面のうちの周縁部が前記第２チップ搭載部、前記第３吊りリードおよび前記第４吊りリードから露出するように、前記第１チップ搭載部上に前記第１半導体チップを搭載し、かつ、前記第２チップ搭載部上に前記第２半導体チップを搭載する、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記リードフレームは、銅材から成り、
    前記（ｃ）工程は、前記第１金型および前記第２金型を第１温度に保持した状態で実施し、
    前記第１温度は、１７０～１８０℃である、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    さらに、
    （ｄ）前記（ｃ）工程の後に、前記封止体に第２温度の熱処理を施す工程、を含む半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記第２温度は、１７０～１８０℃である、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記封止樹脂は、そのスパイラルフローが１２０ｃｍ以上である、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記リードフレームは、前記第１吊りリード、前記第２吊りリード、前記第３吊りリード、前記第４吊りリード、前記複数の第１リードおよび前記複数の第２リードを互いに連結したタイバーを含み、
    前記（ｃ）工程で、前記タイバーは、前記キャビティ部の外に位置し、前記第１金型および前記第２金型で挟まれている、半導体装置の製造方法。
JP2018172427A 2018-09-14 2018-09-14 半導体装置の製造方法 Active JP7089995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018172427A JP7089995B2 (ja) 2018-09-14 2018-09-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172427A JP7089995B2 (ja) 2018-09-14 2018-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020047627A JP2020047627A (ja) 2020-03-26
JP7089995B2 true JP7089995B2 (ja) 2022-06-23

Family

ID=69901666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172427A Active JP7089995B2 (ja) 2018-09-14 2018-09-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7089995B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009221A (ja) 2000-06-26 2002-01-11 Rohm Co Ltd 半導体装置及びその製造方法
JP2004128473A (ja) 2002-07-29 2004-04-22 Yamaha Corp 磁気センサの製造方法およびリードフレーム
JP2005354117A (ja) 1992-03-27 2005-12-22 Renesas Technology Corp 半導体集積回路装置
JP2006165448A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法
JP2009295959A (ja) 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
JP2010159401A (ja) 2008-12-10 2010-07-22 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH0770676B2 (ja) * 1986-09-29 1995-07-31 松下電子工業株式会社 半導体装置
JPH01312863A (ja) * 1988-06-09 1989-12-18 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354117A (ja) 1992-03-27 2005-12-22 Renesas Technology Corp 半導体集積回路装置
JP2002009221A (ja) 2000-06-26 2002-01-11 Rohm Co Ltd 半導体装置及びその製造方法
JP2004128473A (ja) 2002-07-29 2004-04-22 Yamaha Corp 磁気センサの製造方法およびリードフレーム
JP2006165448A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法
JP2009295959A (ja) 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
JP2010159401A (ja) 2008-12-10 2010-07-22 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置
US20110260342A1 (en) 2008-12-10 2011-10-27 Keiichi Tsukurimichi Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2020047627A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
US5874773A (en) Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids
US6385049B1 (en) Multi-board BGA package
US6574107B2 (en) Stacked intelligent power module package
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
US5872398A (en) Reduced stress LOC assembly including cantilevered leads
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
US6750080B2 (en) Semiconductor device and process for manufacturing the same
US9184142B2 (en) Semiconductor device and manufacturing method of the same
JP2017135230A (ja) 半導体装置およびその製造方法
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
JP7089995B2 (ja) 半導体装置の製造方法
TWI270194B (en) Multi-die IC package and manufacturing method
JP3226244B2 (ja) 樹脂封止型半導体装置
WO2004030075A1 (ja) 半導体装置の製造方法
TW201839943A (zh) 半導體裝置之製造方法
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
JP2016162767A (ja) モールドパッケージの製造方法
TWI627714B (zh) 導線架及晶片封裝結構
JP4002235B2 (ja) 樹脂封止型半導体装置
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002319595A (ja) 半導体装置の製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2004134706A (ja) 半導体集積回路装置、リードフレーム及び半導体集積回路装置の製造方法
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JPH0888312A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220613

R150 Certificate of patent or registration of utility model

Ref document number: 7089995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150