JPH04168760A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH04168760A
JPH04168760A JP2295950A JP29595090A JPH04168760A JP H04168760 A JPH04168760 A JP H04168760A JP 2295950 A JP2295950 A JP 2295950A JP 29595090 A JP29595090 A JP 29595090A JP H04168760 A JPH04168760 A JP H04168760A
Authority
JP
Japan
Prior art keywords
conductive material
semiconductor device
package
inductance
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2295950A
Other languages
English (en)
Inventor
Kei Shiratori
白鳥　慶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2295950A priority Critical patent/JPH04168760A/ja
Publication of JPH04168760A publication Critical patent/JPH04168760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の改良されたパッケージの構造に
関する。
〔従来の技術〕
従来の半導体装置用パッケージに半導体素子を搭載した
後の断面図の一例を第３図に示す、従来使用されている
リードフレームは、半導体素子搭載部１７と内部リード
１つを有し、半導体素子搭載部１７上に半導体素子１５
をマウント用ロー材１６によって搭載し、半導体素子１
５上の電極と内部リード１９とをボンディング用金属線
１８で接続し、封止樹脂２０で封止されている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置用パッケージは、パッケージ
内にコンデンサまたはインダクタンスを内蔵することが
非常に困難であるため、この半導体装置用パッケージを
使用した製品を実装する際には、必要なコンデンサまた
はインダクタンスを外付は部品として同時に実装しなけ
ればならないという欠点がある。
〔課題を解決するための手段〕
本発明は導電性材料から成るリードフレームを有する半
導体装置用のパッケージにおいて、内部リードの一部が
導電性材料、電気的絶縁材料および導電性材料の３層構
造をしていることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例の断面図である。導電性材料
から成るリードフレームにおいて、半導体素子搭載部３
上に半導体素子１をマウント用ロー材２によって搭載し
、半導体素子］上の電極と一部に導電性材料、電気的絶
縁材料５および導電性材料の３層構造を有する内部リー
ド６の上面の導電性材料部分とをボンディング用金属線
４によって接続する。内部リード６の外側から見ると電
気的絶縁材料５の部分がコンデンサの役割をはなし、半
導体装置用パッケージ内に容易にコンデンサを形成する
ことができる。また、封止樹脂７で封止した後の外観は
、従来の半導体装置用パッケージと同一外観である。
また、コンデンサを必要としない場合は、半導体素子コ
、上の電極と内部リード６′の３層構造部分以外とをホ
ンディング用金属線４′によって接続することにより、
従来の半導体装置用パッケージと同様の使い方ができる
。
第２図は、本発明の第２の実施例の断面図である。導電
性材料から成るリードフレームにおいて、半導体素子搭
載部１０上に半導体素子８をマウント用ロー材９によっ
て搭載し、半導体素子８上の電極と導電性材料、側面に
インダクタンス用メタル・パターニングを施した電気的
絶縁材料１２および導電性材料の３層構造を有する内部
リード１３の上面の導電性材料部分とをホンディング用
金属線１によって接続する。この内部リード１３の外側
からみると、メタル・パターニングを施した電気的絶縁
材料１２の部分がインダクタンスの役割をはなし、半導
体装置用パッケージ内に容易にインダクタンスを形成で
きるという利点がある。
〔発明の効果〕
以上説明したように本発明は、導電性材料から成るリー
ドフレームを有する半導体装置用パッケージにおいて、
内部リードの一部が導電性材料、電気的絶縁材料および
導電性材料の３層構造を有することにより、コンデンサ
またはインダクタンスが容易に半導体装置用パッケージ
内に形成することができ、かつ、従来の半導体装置用パ
ッケージの外観と同一に仕上けることができ、実装する
際にコンデンサまたはインダクタンス等の外付は部分を
低減でき、実装面積を小さくできるという効果かある。
【図面の簡単な説明】
第１図は、本発明の第１の実施例の断面図、第２図は本
発明の第２の実施例の断面図、第３図は従来例の断面図
である。 １．８．１５・・・半導体素子、２，９．１６・・・マ
ウント用ロー材、３，１０．１７・・・半導体素子搭載
部、４．４’、１１．１８・・ホンディング用金属線、
５・・・電気的絶縁材料、６．６’　、１３・・・半導
体材料、電気的絶縁材料、導電性材料の３層構造を有す
る内部リード、７，１４．２０・・封止樹脂、１２・・
・側面にインダクタンス用のメタル・パターニングを施
した電気的絶縁材料、１９・・・内部リード。

Claims (1)

    【特許請求の範囲】
  1. 　導電性材料から成るリードフレームを有する半導体装
    置用パッケージにおいて、内部リードの一部が導電性材
    料、電気的絶縁材料および導電性材料の３層構造を有し
    ていることを特徴とする半導体装置用パッケージ。
JP2295950A 1990-11-01 1990-11-01 半導体装置用パッケージ Pending JPH04168760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2295950A JPH04168760A (ja) 1990-11-01 1990-11-01 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295950A JPH04168760A (ja) 1990-11-01 1990-11-01 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH04168760A true JPH04168760A (ja) 1992-06-16

Family

ID=17827203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295950A Pending JPH04168760A (ja) 1990-11-01 1990-11-01 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH04168760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034444A1 (fr) * 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034444A1 (fr) * 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication

Similar Documents

Publication Publication Date Title
KR950009625B1 (ko) 유리봉지형 세라믹 패키지
JPH04168760A (ja) 半導体装置用パッケージ
JPS6254456A (ja) 半導体装置用リ−ドフレ−ム
JPH0645504A (ja) 半導体装置
JPS6112053A (ja) リ−ドフレ−ム
JPS59224152A (ja) 集積回路装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPS63147339A (ja) 半導体装置
JPH09252076A (ja) Ｉｃ及びｉｃ用リードフレーム
JPH0936305A (ja) ダイオードとコンデンサとを備えたチップ型複合素子の構造
JPS63244657A (ja) 半導体装置
JPH02238655A (ja) 半導体パッケージ
JP2726555B2 (ja) 樹脂封止型半導体装置
JPH02114943U (ja)
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPH01215049A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH0462942A (ja) 半導体装置
JP2830816B2 (ja) 樹脂封止型半導体装置
JPH02129738U (ja)
JPH01186660A (ja) 半導体素子用容器
JPH05335366A (ja) 半導体装置
JPH0777242B2 (ja) 半導体素子用容器
JPH02181460A (ja) 半導体装置
JPH01305543A (ja) 半導体装置