JPH0936305A - ダイオードとコンデンサとを備えたチップ型複合素子の構造 - Google Patents
ダイオードとコンデンサとを備えたチップ型複合素子の構造Info
- Publication number
- JPH0936305A JPH0936305A JP7184179A JP18417995A JPH0936305A JP H0936305 A JPH0936305 A JP H0936305A JP 7184179 A JP7184179 A JP 7184179A JP 18417995 A JP18417995 A JP 18417995A JP H0936305 A JPH0936305 A JP H0936305A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- external connection
- diode
- capacitor
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 一つのシリコンチップ２に、ダイオードＤと
コンデンサＣとを形成した複合素子１を、汎用性の高い
形態にして提供する。 【構成】 シリコンチップ２の表面に、ダイオードＤに
対する一方の外部接続用電極４を形成すると共に、絶縁
膜６の形成し、この絶縁膜６の表面に一方の電極膜７を
形成し、この一方の電極膜７の表面に絶縁膜８を介して
コンデンサＣを構成する他方の電極膜９を形成し、この
他方の電極膜に、他方の外部接続用電極１０を設ける。
コンデンサＣとを形成した複合素子１を、汎用性の高い
形態にして提供する。 【構成】 シリコンチップ２の表面に、ダイオードＤに
対する一方の外部接続用電極４を形成すると共に、絶縁
膜６の形成し、この絶縁膜６の表面に一方の電極膜７を
形成し、この一方の電極膜７の表面に絶縁膜８を介して
コンデンサＣを構成する他方の電極膜９を形成し、この
他方の電極膜に、他方の外部接続用電極１０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、一つのシリコンチップ
に対して、ダイオードとコンデンサとを設けて成るチッ
プ型複合素子の構造に関するものである。
に対して、ダイオードとコンデンサとを設けて成るチッ
プ型複合素子の構造に関するものである。
【０００２】
【従来の技術】一般に、ダイオードを、スイッチング回
路等に組み込むに際しては、当該ダイオードと一緒にコ
ンデンサを使用する場合が多くある。そこで、先行技術
としての特開平５−６７７２９号公報は、一つのシリコ
ンチップの表面にダイオードを形成し、更に、このダイ
オードにおける一方の極に対する電極の表面に、強誘電
膜（絶縁膜）を挟んで外部接続用電極を形成することに
より、前記ダイオードにおける一方の極に対する電極と
外部接続用電極との間でコンデンサを構成して成るチッ
プ型の複合素子を提案している。
路等に組み込むに際しては、当該ダイオードと一緒にコ
ンデンサを使用する場合が多くある。そこで、先行技術
としての特開平５−６７７２９号公報は、一つのシリコ
ンチップの表面にダイオードを形成し、更に、このダイ
オードにおける一方の極に対する電極の表面に、強誘電
膜（絶縁膜）を挟んで外部接続用電極を形成することに
より、前記ダイオードにおける一方の極に対する電極と
外部接続用電極との間でコンデンサを構成して成るチッ
プ型の複合素子を提案している。
【０００３】
【発明が解決しようとする課題】しかし、この先行技術
によるチップ型複合素子は、そのコンデンサを、ダイオ
ードにおける一方の極に対する電極と外部接続用電極と
の間に形成すると言う構成であることにより、この先行
技術による複合素子は、コンデンサを、ダイオードにお
ける一方の極又は両方の極に対して直列的に接続したも
のであって、換言すると、、図５（Ａ）に示すように、
ダイオードＤとコンデンサＣとを直列に接続した形態の
回路であり、図５（Ｂ）又は（Ｃ）に示すように、コン
デンサＣを、ダイオードＤにおけるアノード極側又はカ
ソード極側に接続した形態の回路にすることができず、
用途が限られるから、汎用性が低いと言う問題があっ
た。
によるチップ型複合素子は、そのコンデンサを、ダイオ
ードにおける一方の極に対する電極と外部接続用電極と
の間に形成すると言う構成であることにより、この先行
技術による複合素子は、コンデンサを、ダイオードにお
ける一方の極又は両方の極に対して直列的に接続したも
のであって、換言すると、、図５（Ａ）に示すように、
ダイオードＤとコンデンサＣとを直列に接続した形態の
回路であり、図５（Ｂ）又は（Ｃ）に示すように、コン
デンサＣを、ダイオードＤにおけるアノード極側又はカ
ソード極側に接続した形態の回路にすることができず、
用途が限られるから、汎用性が低いと言う問題があっ
た。
【０００４】しかも、前記先行技術によるチップ型複合
素子は、シリコンチップの表面に、二つの外部接続用電
極を設け、この二つの外部接続用電極とダイオードにお
けるアノード極及びカソード極との間の各々にコンデン
サを形成したものであって、そのコンデンサの容量を大
きくするには、シリコンチップを大型化にしなければな
らない点も問題であった。
素子は、シリコンチップの表面に、二つの外部接続用電
極を設け、この二つの外部接続用電極とダイオードにお
けるアノード極及びカソード極との間の各々にコンデン
サを形成したものであって、そのコンデンサの容量を大
きくするには、シリコンチップを大型化にしなければな
らない点も問題であった。
【０００５】本発明は、一つのシリコンチップにダイオ
ードとコンデンサとを形成したチップ型複合素子を、汎
用性が高い形態にして提供することと、コンデンサの容
量を、シリコンチップの大型化を招来することなく大き
くできる形態にして提供することとを技術的課題とする
ものである。
ードとコンデンサとを形成したチップ型複合素子を、汎
用性が高い形態にして提供することと、コンデンサの容
量を、シリコンチップの大型化を招来することなく大き
くできる形態にして提供することとを技術的課題とする
ものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「シリコンチップの表面に、前記シリ
コンチップとの間でダイオードを構成するＮ型又はＰ型
の拡散層を設けて、この拡散層の表面に、一方の外部接
続用電極を形成する一方、前記シリコンチップの表面に
形成した絶縁膜の表面に、一方の電極膜を、当該一方の
電極膜が前記一方の外部接続用電極に電気的に導通する
ように形成し、この一方の電極膜の表面に、絶縁膜を挟
んで他方の電極膜を、当該他方の電極膜が前記一方の外
部接続用電極に対して重ならないように形成して、この
他方の電極膜に、他方の外部接続用電極を設ける。」と
言う構成にした。
るため本発明は、「シリコンチップの表面に、前記シリ
コンチップとの間でダイオードを構成するＮ型又はＰ型
の拡散層を設けて、この拡散層の表面に、一方の外部接
続用電極を形成する一方、前記シリコンチップの表面に
形成した絶縁膜の表面に、一方の電極膜を、当該一方の
電極膜が前記一方の外部接続用電極に電気的に導通する
ように形成し、この一方の電極膜の表面に、絶縁膜を挟
んで他方の電極膜を、当該他方の電極膜が前記一方の外
部接続用電極に対して重ならないように形成して、この
他方の電極膜に、他方の外部接続用電極を設ける。」と
言う構成にした。
【０００７】
【作 用】このように構成することで、シリコンチッ
プに形成したダイオードにおける一方の極に対する一方
の外部接続用電極と、他方の外部接続用電極との間に、
一方の電極膜と他方の電極膜とでコンデンサを形成する
ことができる。この場合において、前記一方の外部接続
用電極は、前記ダイオードにおける一方の極と前記コン
デンサにおける一方の極とに接続され、他方の外部接続
用電極は、前記コンデンサにおける他方の極に接続さ
れ、そして、前記シリコンチップのベースが、前記ダイ
オードにおける他方の極になっていることにより、これ
ら一方の外部接続用電極、他方の外部接続用電極及びシ
リコンチップのベースにより、三つの端子を構成するこ
とができるから、この三つの端子を使用して、コンデン
サをダイオードに対して直列状に接続した回路にした
り、或いは、コンデンサをダイオードにおけるアノード
極側又はカソード極側に接続した形態の回路にしたりす
ることが任意にできるのである。
プに形成したダイオードにおける一方の極に対する一方
の外部接続用電極と、他方の外部接続用電極との間に、
一方の電極膜と他方の電極膜とでコンデンサを形成する
ことができる。この場合において、前記一方の外部接続
用電極は、前記ダイオードにおける一方の極と前記コン
デンサにおける一方の極とに接続され、他方の外部接続
用電極は、前記コンデンサにおける他方の極に接続さ
れ、そして、前記シリコンチップのベースが、前記ダイ
オードにおける他方の極になっていることにより、これ
ら一方の外部接続用電極、他方の外部接続用電極及びシ
リコンチップのベースにより、三つの端子を構成するこ
とができるから、この三つの端子を使用して、コンデン
サをダイオードに対して直列状に接続した回路にした
り、或いは、コンデンサをダイオードにおけるアノード
極側又はカソード極側に接続した形態の回路にしたりす
ることが任意にできるのである。
【０００８】また、「請求項２」のように、前記一方の
外部接続用電極と、他方の外部接続用電極とを、シリコ
ンチップにおける各角隅部のうち互いに対角をなす角隅
部に設けたことにより、この両外部接続用電極間の間隔
を大きくした状態のもとで、シリコンチップにおける表
面のうち一方の外部接続用電極を除く部分をコンデンサ
の形成に利用することができるから、コンデンサの容量
を、シリコンチップを大型化することなく、大きくする
ことができるのである。
外部接続用電極と、他方の外部接続用電極とを、シリコ
ンチップにおける各角隅部のうち互いに対角をなす角隅
部に設けたことにより、この両外部接続用電極間の間隔
を大きくした状態のもとで、シリコンチップにおける表
面のうち一方の外部接続用電極を除く部分をコンデンサ
の形成に利用することができるから、コンデンサの容量
を、シリコンチップを大型化することなく、大きくする
ことができるのである。
【０００９】
【発明の効果】従って、本発明によると、一つのシリコ
ンチップにダイオードとコンデンサとを設けたチップ型
の複合素子を、汎用性が高い形態にして提供することが
できる効果を有する。また、「請求項２」によると、前
記した効果に加えて、コンデンサの容量を、シリコンチ
ップの大型化を招来することなく大きくことができる。
ンチップにダイオードとコンデンサとを設けたチップ型
の複合素子を、汎用性が高い形態にして提供することが
できる効果を有する。また、「請求項２」によると、前
記した効果に加えて、コンデンサの容量を、シリコンチ
ップの大型化を招来することなく大きくことができる。
【００１０】
【実施例】以下、本発明の実施例を、図１及び図２の図
面について説明する。この図において、符号１は、本発
明によるチップ型の複合素子を示し、この複合素子１
は、Ｎ型のシリコンチップ２を備え、このシリコンチッ
プ２の表面のうち一つの角隅部の部位に、Ｐ型の拡散層
３を設け、この拡散層３の部分に、アルミニウムによる
一方の外部接続用電極４を、前記シリコンチップ２の裏
面にベース電極５を各々形成することにより、前記一方
の外部接続用電極４と、前記ベース電極５との間にＰ型
のダイオードＤを構成する。
面について説明する。この図において、符号１は、本発
明によるチップ型の複合素子を示し、この複合素子１
は、Ｎ型のシリコンチップ２を備え、このシリコンチッ
プ２の表面のうち一つの角隅部の部位に、Ｐ型の拡散層
３を設け、この拡散層３の部分に、アルミニウムによる
一方の外部接続用電極４を、前記シリコンチップ２の裏
面にベース電極５を各々形成することにより、前記一方
の外部接続用電極４と、前記ベース電極５との間にＰ型
のダイオードＤを構成する。
【００１１】そして、前記シリコンチップ２の表面のう
ち前記一方の外部接続用電極４を除く部分に、酸化シリ
コン等による絶縁膜６を形成し、この絶縁膜６の表面
に、ポリシリコン等の導電体製の電極膜７を、当該電極
膜７が前記一方の外部接続用電極４に電気的に導通する
ように形成する。更に、前記電極膜７の表面には、当該
電極膜７を覆うように酸化シリコン等による絶縁膜８を
形成したのち、この絶縁膜８の表面に、ポリシリコン等
の導電体製の電極膜９を形成して、この電極膜９と前記
電極膜７との間にコンデンサＣを構成する。
ち前記一方の外部接続用電極４を除く部分に、酸化シリ
コン等による絶縁膜６を形成し、この絶縁膜６の表面
に、ポリシリコン等の導電体製の電極膜７を、当該電極
膜７が前記一方の外部接続用電極４に電気的に導通する
ように形成する。更に、前記電極膜７の表面には、当該
電極膜７を覆うように酸化シリコン等による絶縁膜８を
形成したのち、この絶縁膜８の表面に、ポリシリコン等
の導電体製の電極膜９を形成して、この電極膜９と前記
電極膜７との間にコンデンサＣを構成する。
【００１２】加えて、前記シリコンチップ２の表面のう
ち前記一方の外部接続用電極４が設けられている角隅部
に対して対角をなす角隅部に、他方の外部接続用電極１
０を、当該他方の外部接続用電極１０が前記電極膜９に
電気的に導通するように形成する。このように構成する
ことにより、前記一方の外部接続用電極４は、前記ダイ
オードＤにおけるアノード極と前記コンデンサＣにおけ
る一方の極とに接続され、他方の外部接続用電極１０
は、前記コンデンサにおける他方の極に接続され、そし
て、前記シリコンチップ２の裏面のベース電極５が、前
記ダイオードＤにおけるカソード極になり、これら一方
の外部接続用電極４、他方の外部接続用電極１０及びベ
ース電極５により、三つの端子を構成することができ
る。
ち前記一方の外部接続用電極４が設けられている角隅部
に対して対角をなす角隅部に、他方の外部接続用電極１
０を、当該他方の外部接続用電極１０が前記電極膜９に
電気的に導通するように形成する。このように構成する
ことにより、前記一方の外部接続用電極４は、前記ダイ
オードＤにおけるアノード極と前記コンデンサＣにおけ
る一方の極とに接続され、他方の外部接続用電極１０
は、前記コンデンサにおける他方の極に接続され、そし
て、前記シリコンチップ２の裏面のベース電極５が、前
記ダイオードＤにおけるカソード極になり、これら一方
の外部接続用電極４、他方の外部接続用電極１０及びベ
ース電極５により、三つの端子を構成することができ
る。
【００１３】そこで、前記他方の外部接続用電極１０と
ベース電極５との二つの端子のみを使用して外部に接続
することにより、図５（Ａ）に示すように、コンデンサ
ＣをダイオードＤに対して直列状に接続した回路にする
ことができ、或いは、前記両外部接続用電極４，１０及
びベース電極５の三つの端子を使用して外部に接続する
ことにより、図５（Ｂ）に示すように、コンデンサＣを
ダイオードＤにおけるアノード極側に接続した形態の回
路にすることができるのである。
ベース電極５との二つの端子のみを使用して外部に接続
することにより、図５（Ａ）に示すように、コンデンサ
ＣをダイオードＤに対して直列状に接続した回路にする
ことができ、或いは、前記両外部接続用電極４，１０及
びベース電極５の三つの端子を使用して外部に接続する
ことにより、図５（Ｂ）に示すように、コンデンサＣを
ダイオードＤにおけるアノード極側に接続した形態の回
路にすることができるのである。
【００１４】また、前記一方の外部接続用電極４と、他
方の外部接続用電極１０とを、シリコンチップ２におけ
る各角隅部のうち互いに対角をなす角隅部に設けたこと
により、この両外部接続用電極間４，１０の間隔を大き
くした状態のもとで、シリコンチップ２における表面の
うち一方の外部接続用電極４を除く部分をコンデンサＣ
の形成に利用することができるから、コンデンサＣの容
量を、シリコンチップ２を大型化することなく、大きく
することができるのである。
方の外部接続用電極１０とを、シリコンチップ２におけ
る各角隅部のうち互いに対角をなす角隅部に設けたこと
により、この両外部接続用電極間４，１０の間隔を大き
くした状態のもとで、シリコンチップ２における表面の
うち一方の外部接続用電極４を除く部分をコンデンサＣ
の形成に利用することができるから、コンデンサＣの容
量を、シリコンチップ２を大型化することなく、大きく
することができるのである。
【００１５】なお、前記実施例は、Ｎ型のシリコンチッ
プ２を使用し、その一部にＰ型の拡散層３を設けること
によって、Ｐ型のダイオードＤを形成する場合を示した
が、本発明は、これに限らず、Ｐ型のシリコンチップを
使用して、その一部にＮ型の拡散層を設けることによっ
て、Ｎ型のダイオードを形成した場合にも適用できるこ
とは言うまでもなく、この場合には、図５（Ｃ）に示す
ように、コンデンサＣをダイオードＤにおけるカソード
極側に接続した形態の回路にすることができるのであ
る。
プ２を使用し、その一部にＰ型の拡散層３を設けること
によって、Ｐ型のダイオードＤを形成する場合を示した
が、本発明は、これに限らず、Ｐ型のシリコンチップを
使用して、その一部にＮ型の拡散層を設けることによっ
て、Ｎ型のダイオードを形成した場合にも適用できるこ
とは言うまでもなく、この場合には、図５（Ｃ）に示す
ように、コンデンサＣをダイオードＤにおけるカソード
極側に接続した形態の回路にすることができるのであ
る。
【００１６】そして、このように構成したチップ型複合
素子１は、図３に示すように示すように構成することに
よって、パッケージ型電子部品の完成品とされる。すな
わち、このチップ型複合素子１を、第１リード端子１１
の上面に、そのシリコンチップ２の裏面におけるベース
電極５を第１リード端子１１に電気的に接続するように
ダイボンディングし、次いで、一方の外部接続用電極４
と第２リード端子１２との間、及び、他方の外部接続用
電極１０と第３リード端子１３との間の各々を、ワイヤ
ボンディングによる金属細線１４，１５にて電気的に接
続したのち、これらの全体を、合成樹脂製のモールド部
１６によって、前記各リード端子１１，１２，１３がモ
ールド部１６から突出するようにパッケージすることに
よって、パッケージ型電子部品の完成品とされるのであ
り、このパッケージ型電子部品の等価回路を図４に示
す。
素子１は、図３に示すように示すように構成することに
よって、パッケージ型電子部品の完成品とされる。すな
わち、このチップ型複合素子１を、第１リード端子１１
の上面に、そのシリコンチップ２の裏面におけるベース
電極５を第１リード端子１１に電気的に接続するように
ダイボンディングし、次いで、一方の外部接続用電極４
と第２リード端子１２との間、及び、他方の外部接続用
電極１０と第３リード端子１３との間の各々を、ワイヤ
ボンディングによる金属細線１４，１５にて電気的に接
続したのち、これらの全体を、合成樹脂製のモールド部
１６によって、前記各リード端子１１，１２，１３がモ
ールド部１６から突出するようにパッケージすることに
よって、パッケージ型電子部品の完成品とされるのであ
り、このパッケージ型電子部品の等価回路を図４に示
す。
【図１】本発明の実施例による複合素子の平面図であ
る。
る。
【図２】図１のII−II視断面図である。
【図３】前記複合素子を使用したパッケージ型電子部品
の斜視図である。
の斜視図である。
【図４】前記パッケージ型電子部品の等価回路図であ
る。
る。
【図５】ダイオードとコンデンサとを使用した各種の回
路を示す図である。
路を示す図である。
１ 複合素子 ２ シリコンチップ ３ 拡散層 ４ 一方の外部接続用電極 ５ ベース極 ６，８ 絶縁膜 ７，９ 電極膜 １０ 他方の外部接続用電極 Ｄ ダイオード Ｃ コンデンサ
Claims (2)
- 【請求項１】シリコンチップの表面に、前記シリコンチ
ップとの間でダイオードを構成するＮ型又はＰ型の拡散
層を設けて、この拡散層の表面に、一方の外部接続用電
極を形成する一方、前記シリコンチップの表面に形成し
た絶縁膜の表面に、一方の電極膜を、当該一方の電極膜
が前記一方の外部接続用電極に電気的に導通するように
形成し、この一方の電極膜の表面に、絶縁膜を挟んで他
方の電極膜を、当該他方の電極膜が前記一方の外部接続
用電極に対して重ならないように形成して、この他方の
電極膜に、他方の外部接続用電極を設けたことを特徴と
するダイオードとコンデンサとを備えたチップ型複合素
子の構造。 - 【請求項２】前記「請求項１」において、前記外部接続
用電極と、前記他方の外部接続用電極とを、シリコンチ
ップの平面視で、互いに対角をなす角隅部に配設したこ
とを特徴とするダイオードとコンデンサとを備えたチッ
プ型複合素子の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184179A JPH0936305A (ja) | 1995-07-20 | 1995-07-20 | ダイオードとコンデンサとを備えたチップ型複合素子の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184179A JPH0936305A (ja) | 1995-07-20 | 1995-07-20 | ダイオードとコンデンサとを備えたチップ型複合素子の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936305A true JPH0936305A (ja) | 1997-02-07 |
Family
ID=16148752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7184179A Pending JPH0936305A (ja) | 1995-07-20 | 1995-07-20 | ダイオードとコンデンサとを備えたチップ型複合素子の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936305A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102798A1 (ja) * | 2003-05-14 | 2004-11-25 | Murata Manufacturing Co., Ltd. | 弾性表面波分波器 |
| US7023297B2 (en) | 2003-05-14 | 2006-04-04 | Murata Manufacturing Co., Ltd. | Surface acoustic wave branching filter |
| JP2007180425A (ja) * | 2005-12-28 | 2007-07-12 | Eudyna Devices Inc | 半導体装置 |
-
1995
- 1995-07-20 JP JP7184179A patent/JPH0936305A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102798A1 (ja) * | 2003-05-14 | 2004-11-25 | Murata Manufacturing Co., Ltd. | 弾性表面波分波器 |
| US7023297B2 (en) | 2003-05-14 | 2006-04-04 | Murata Manufacturing Co., Ltd. | Surface acoustic wave branching filter |
| JPWO2004102798A1 (ja) * | 2003-05-14 | 2006-07-13 | 株式会社村田製作所 | 弾性表面波分波器 |
| JP2007180425A (ja) * | 2005-12-28 | 2007-07-12 | Eudyna Devices Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| KR920001690A (ko) | 수지봉지형 반도체장치 | |
| JPH03169062A (ja) | 半導体装置 | |
| JP2005203775A (ja) | マルチチップパッケージ | |
| JP2003240797A5 (ja) | ||
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPH0199248A (ja) | 半導体装置 | |
| JP2004095769A (ja) | 電力用半導体装置 | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| JPH0936305A (ja) | ダイオードとコンデンサとを備えたチップ型複合素子の構造 | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH09107067A (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JP2001144251A (ja) | 複合半導体装置 | |
| US7087990B2 (en) | Power semiconductor device | |
| JPS6362339A (ja) | 半導体装置 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP2005327952A (ja) | 電力用半導体装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| KR920006203B1 (ko) | 적층형 홀소자 | |
| JPS6033749Y2 (ja) | ブリツジ型整流装置 |