KR920006203B1 - 적층형 홀소자 - Google Patents

Abstract

내용 없음.

Description

적층형 홀소자

제1도는 본 발명의 분해사시도.

제2도는 본 발명의 결합상태의 전압단자 전극방향의 단면도.

제3도(a)는 제1소자와 보호시트가 적층된 상태의 평면도. (b)는 절연시트와 제2소자가 적층된 상태의 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1소자 1a : 전압단자전극A

1b : 전압단자전극B 1c : 전류단자전극A

1d : 전류단자전극B 2 : 보호시트

2a : 금속네트(Metal net) 2b : 접촉면

3 : 절연시트 4 : 제2소자

4a : 전압단자전극A' 4b : 전압단자전극B'

5 : 간극

본 발명은 무 브러쉬형(Brushless Type) 직류전동기(DC Motor)내의 회전자 변위 검출소자로 사용되는 홀(Hall)소자에 관한 것으로, 특히 홀전압을 증폭시켜주기 위하여, 칩(chip)형의 홀소자 2개를 적층하여 전압단자전극이 상호직렬로 연결이 되도록 한 적층형 홀소자에 관한 것이다.

직류전동기내 회전자 변위 검출소자로 사용되었던 종래의 홀소자는, 그 제조시 리드프레임(Lead Frame)위에 반도체 박막칩을 올려놓는 다이본딩(Die Bonding), 전극패드(pad)와 리드프레임간의 와이어본딩(Wire Bonding), 외부의 충격으로부터 소자를 보호하기 위하여 행하는 에폭시몰딩(Epoxy Molding)등의 필수공정을 거쳐야 되므로 이에따른 재료 및 고가의 제조설비가 요구됨에 따라 원가절감 효과를 기대할 수 없으며, 인쇄회로기판(PCB)의 회로상에 소자를 장착하기 위하여 리드프레임과 외부회로와를 납땜해야하는데, 이때 납땜온도에 의해 소자 특성이 저하된다는 문제점이 있었다.

이러한 문제점을 개선한 것으로 국내특허출원 제88-12872호에 기재된 바와같이, 마일러(Mylar) 또는 캡톤(Kapton)시트를 이용한 증착기판상에 반도체 박막을 증착시켜 소자패턴 및 전극패드를 형성한 후, 상기 전극패드에 도전성의 금속네트(Metal net)를 접착시키고 반도체 박막, 전극패드 및 금속네트의 일부를 포함하도록 실리콘 수지층을 형성한 다음, 압착실링(Sealing)하여 개별컷팅(Cutting)한 칩형의 홀소자를 개발하였으나 상기한 단일형태의 칩형 홀소자를 직류 전동기의 변위검출소자로써 사용하는 경우 출력전압이 작기 때문에 전동기신호에 대한 증폭량이 많아져 원가절감을 기대할 수 없다는 문제점이 제기되었다.

본 발명은 이러한 문제점을 개선하기 위하여 금속네트가 일측 대각선 방향으로 접착된 보호시트와 적층되는 각 소자간의 단락(短絡)방지용 절연시트를 이용하여 제1소자 및 제2소자로 구분되는 동일형태의 칩형 홀소자들의 전압단자 전극사이에 직렬연결이 이루어지도록 적층한후 압착실링하므로써 홀소자의 출력전압을 증대시키고자 하는데 목적이있다.

첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.

본 발명은 2개의 칩형 홀소자를 상호적층하는 것으로 제1도에 도시된 바와같이 제1소자(1)상에 상기 제1소자(1)와 제2소자(4)의 각 전압단자전극(1a)(1b)(4a)(4b)간의 직렬연결을 위해 특별히 제작한 마일러 또는 캡톤 재질의 보호시트(2)를 올려놓고 그 위에 상기 각 소자간의 단락방지를 위한 절연시트(3)를 덮은 다음 제2소자(4)를 적층하여 압착실링(Sealing) 하므로써 이루어지는데 이를 좀 더 상세히 설명하면 다음과 같다.

즉 제1도 및 제2도에 도시된 바와같이 제1소자(1)의 윗쪽에 올려지는 마일러 또는 캡톤으로된 보호시트(2) 윗면의 일측 대각선 방향으로, 도전성 물질로 된 금속네트(2a)를 접착하고 상기 금속네트(2a)가 접착된 방향의 한쪽 모서리를 접어 접촉면(2b)을 구성하여 제1소자(1)의 전압단자전극A(1a)와 접촉될 수 있도록하고 금속네트(2a)가 접착되지 않은 대각선 방향의 양모서리를 잘라내어 제1소자(1)의 전류단자전극A 및 B(1c)(1d)가 노출될 수 있도록 한다.

한편 제1소자(1)와 제2소자(4)의 전극간의 단락(短絡)방지를 위하여, 보호시트(2) 위로 적층되는 절연시트(3)는 네모서리중 한쪽모서리를 잘라내어, 상기 보호시트(2)상에 접착된 금속네트(2a)가 상기의 잘라낸 부분을 통하여 노출될 수 있도록 하고 맨 윗면에 놓여지는 제2소자(4)의 전압단자전극B'(4b)가 상기 절연시트(3)의 잘라진 부분을 통하여 노출되는 금속네트(2a)에 접촉될 수 있도록 순차적으로 적층구성한 후 최종적으로 압착실링하여 완성한다.

제2도는 압착실링 공정이 행해지기 전 상태의 단면도로서 접촉이 이루어져야할 부분이 간극(5)으로 남아있다. 이와같은 본 발명의 작용은 다음과 같다.

즉, 제3도(a)에 도시된 바와같이 보호시트(2) 윗면에 접착된 후 접혀진, 금속네트(2a)의 접촉면(2b)은 제1소자(1)의 전압단자전극A(1a)에 접촉되며 상기 접촉면(2b)의 반대쪽끝의 금속네트(2a)는, 제3도(b)에 도시된 바와같이 절연시트(3)의 한쪽모서리가 절단된 부분을 통하여 노출되고, 압착에 의하여 제2소자(4)의 전압단자전극B'(4b)와 접촉되면서 제1소자(1)의 전압전극A(1a)와 제 2소자(4)의 전압전극B'(4b)사이에 전위차가 발생하게 되고 따라서 상기한 두소자간의 전압단자 전극이 직렬로 연결된다.

이상과 같은 본 발명의 효과로는 동일 형태의 2소자를 적층하여 전압을 직렬로 연결함에 따라 출력전압이 증대되므로 전동기로 부터 검출되는 신호에 대한 증폭률이 적어지게 되며 리드 프레임 없이도 외부회로에 쉽게 장착할 수 있다는 잇점이 있다.

Claims (3)

1. 동일한 형태를 갖는 2개의 칩형 홀소자 사이에, 상기 각소자의 전압단자 전극간의 연결을 위해, 금속네트가 도포된 보호시트와 상기 각 소자간의 단락방지를 위한 절연시트를 순차적으로 적층한 후 전압단자전극 사이를 직렬 접속되게 압착 실링한 것을 특징으로하는 적층형 홀소자.
2. 제1항에 있어서, 보호시트(2)는 윗면의 일측 대각선 방향으로 금속네트(2a)를 접착한 후, 상기 금속네트(2a)가 접착된 방향의 일측 모서리를 접어 접촉면(2b)을 형성하고, 금속네트(2a)가 접착되지 않은 대각선 방향의 양모서리는 절단한 것을 특징으로하는 적층형 홀소자.
3. 제1항에 있어서 절연시트(3)는 보호시트(2)와의 적층시, 상기 보호시트(2)상의 금속네트(2a) 끝부분이 노출될 수 있도록, 한쪽 모서리부분을 절단한 것을 특징으로하는 적층형 홀소자.

Images