JP2563335Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2563335Y2 JP2563335Y2 JP1992019604U JP1960492U JP2563335Y2 JP 2563335 Y2 JP2563335 Y2 JP 2563335Y2 JP 1992019604 U JP1992019604 U JP 1992019604U JP 1960492 U JP1960492 U JP 1960492U JP 2563335 Y2 JP2563335 Y2 JP 2563335Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- plate
- semiconductor device
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体装置の構造に関
するものである。
するものである。
【０００２】
【従来の技術】整流素子、トランジスタ、サイリスタ等
の半導体チップをリ−ドフレ−ムなどの金属板上のチッ
プ搭載部に固着し、接続片を介して樹脂や金属等のケ−
スから外部引出端子により引出すようにした半導体装置
が知られている。
の半導体チップをリ−ドフレ−ムなどの金属板上のチッ
プ搭載部に固着し、接続片を介して樹脂や金属等のケ−
スから外部引出端子により引出すようにした半導体装置
が知られている。
【０００３】図１は、従来装置の斜視構造図であり、１
は半導体チップ搭載用端子、２は外部引出端子、３は半
導体チップ、４は板状接続片、５は３−４間の半田部分
である。又、図２は、図１の従来装置の正面構造図であ
り、（ａ）は理想的に半田付けされた状態、（ｂ）は不
具合に半田付けされた状態を示している。なお、図１、
図２ともに、半田部分５以外の半田部分やケ−ス等は省
略している。図２（ａ）の状態のごとく半田付けを行う
には、製造過程において、半田量、半田付け温度の精度
や治具の設計等に厳密な管理が必要となり、厄介であ
る。通常、図２（ｂ）の状態のように、半田部分５は表
面張力により板状接続片４にそって上部に吸い上げられ
てしまう。（２）
は半導体チップ搭載用端子、２は外部引出端子、３は半
導体チップ、４は板状接続片、５は３−４間の半田部分
である。又、図２は、図１の従来装置の正面構造図であ
り、（ａ）は理想的に半田付けされた状態、（ｂ）は不
具合に半田付けされた状態を示している。なお、図１、
図２ともに、半田部分５以外の半田部分やケ−ス等は省
略している。図２（ａ）の状態のごとく半田付けを行う
には、製造過程において、半田量、半田付け温度の精度
や治具の設計等に厳密な管理が必要となり、厄介であ
る。通常、図２（ｂ）の状態のように、半田部分５は表
面張力により板状接続片４にそって上部に吸い上げられ
てしまう。（２）
【０００４】即ち、半田は、板状接続片４の接着部Ａ、
立上り部Ｂ、引出し部Ｃの順に吸い上げられ、半田部分
５は、あたかも半導体チップ３の電極面積を広げた状態
となる。５の端子６は、図２（ａ）と異なり、図２
（ｂ）のように半導体チップ３の周縁に達する。このた
め、チップ搭載用端子１の端部(図の右端)と端部６との
距離がせまくなる。それにより、チップ搭載用端子１と
外部引出端子２間への電圧印加により端部６近傍の電界
が高まり絶縁破壊を起こす要因となる。
立上り部Ｂ、引出し部Ｃの順に吸い上げられ、半田部分
５は、あたかも半導体チップ３の電極面積を広げた状態
となる。５の端子６は、図２（ａ）と異なり、図２
（ｂ）のように半導体チップ３の周縁に達する。このた
め、チップ搭載用端子１の端部(図の右端)と端部６との
距離がせまくなる。それにより、チップ搭載用端子１と
外部引出端子２間への電圧印加により端部６近傍の電界
が高まり絶縁破壊を起こす要因となる。
【０００５】
【考案が解決しようとする課題】解決しようとする問題
点は、半導体チップに半田付けをする接着部と、接着部
からの立上り部と、立上り部からの引出し部をもった板
状接続片を接続部分とする半導体装置において、半導体
チップと接着部の半田部分が半田付け時の表面張力によ
り吸い上がり絶縁距離の短縮に起因する絶縁破壊や特性
劣化のおそれがある点である。
点は、半導体チップに半田付けをする接着部と、接着部
からの立上り部と、立上り部からの引出し部をもった板
状接続片を接続部分とする半導体装置において、半導体
チップと接着部の半田部分が半田付け時の表面張力によ
り吸い上がり絶縁距離の短縮に起因する絶縁破壊や特性
劣化のおそれがある点である。
【０００６】
【課題を解決するための手段】接着部、立上り部、及び
引出し部をもつ板状接続片の接着部の主面が引出し部の
主面に対し、ほぼ直角となるようにして、半田付け時の
表面張力による半田の吸い上がりを減少せしむるように
構成したことを特徴とする。それにより、製造容易に、
絶縁破壊や特性劣化のない半導体装置の構造を得る。
引出し部をもつ板状接続片の接着部の主面が引出し部の
主面に対し、ほぼ直角となるようにして、半田付け時の
表面張力による半田の吸い上がりを減少せしむるように
構成したことを特徴とする。それにより、製造容易に、
絶縁破壊や特性劣化のない半導体装置の構造を得る。
【０００７】
【実施例】図３は、本考案の実施例による斜視構造図、
図４は、図３の正面構造図であり、図１及び図２と同一
符号は同一部分を示す。本考案の板状接続片４は、接着
部Ａ、立上り部Ｂ、引出し部Ｃのつながりにおいて、接
着部Ａの主面と引出し部Ｃの主面は互いにほぼ直角の関
係に形成される。即ち、立上り部Ｂの側部から引出し部
Ｃの主面を立てるように外部引出し端子２の方に板状接
（３）続片４を導出する。
図４は、図３の正面構造図であり、図１及び図２と同一
符号は同一部分を示す。本考案の板状接続片４は、接着
部Ａ、立上り部Ｂ、引出し部Ｃのつながりにおいて、接
着部Ａの主面と引出し部Ｃの主面は互いにほぼ直角の関
係に形成される。即ち、立上り部Ｂの側部から引出し部
Ｃの主面を立てるように外部引出し端子２の方に板状接
（３）続片４を導出する。
【０００８】半田部分５は、図２（ｂ）のように半田吸
い上がり部を生じることなく、図４の端部６のごとく電
極面積はひろがらない。従って、半導体チップの電極と
チップ搭載用端子１の接近による沿面放電や絶縁破壊の
危険がない。
い上がり部を生じることなく、図４の端部６のごとく電
極面積はひろがらない。従って、半導体チップの電極と
チップ搭載用端子１の接近による沿面放電や絶縁破壊の
危険がない。
【０００９】従来構造では、接着部Ａの半田端部から立
上り部Ｂ、引出し部Ｃのほぼ同一の主面幅にそって半田
が吸い上がりやすい板状接続片の構造となっている。し
かるに本考案構造の、半田の吸い上がる面積は、引出し
部Ｃの位置での上面投影面積が接続片の厚みに相当する
ところまで急減するので半田の吸い上がりが少なく、端
部６のひろがりを効果的におさえることになる。
上り部Ｂ、引出し部Ｃのほぼ同一の主面幅にそって半田
が吸い上がりやすい板状接続片の構造となっている。し
かるに本考案構造の、半田の吸い上がる面積は、引出し
部Ｃの位置での上面投影面積が接続片の厚みに相当する
ところまで急減するので半田の吸い上がりが少なく、端
部６のひろがりを効果的におさえることになる。
【００１０】図３及び図４では、引出し部Ｃの位置を立
上り部Ｂの側部から引出し、接着部Ａの半田部分からず
らしているが、引出し部Ｃの位置を立上り部Ｂの例え
ば、中央部に設けてもよい。即ち、接着部Ａの主面に対
し、引出し部Ｃの主面をほぼ直角に変形することが重要
である。なお、引出し部Ｃを外部引出端子２に連結する
ことなく、他の導電部に接続したり、直接、外部端子と
してケ−ス外に導出する構造としてもよい。
上り部Ｂの側部から引出し、接着部Ａの半田部分からず
らしているが、引出し部Ｃの位置を立上り部Ｂの例え
ば、中央部に設けてもよい。即ち、接着部Ａの主面に対
し、引出し部Ｃの主面をほぼ直角に変形することが重要
である。なお、引出し部Ｃを外部引出端子２に連結する
ことなく、他の導電部に接続したり、直接、外部端子と
してケ−ス外に導出する構造としてもよい。
【００１１】使用される各部は図面に示される数に限定
されるものではなく、例えば、半導体チップ数や構成回
路に応じて、端子や板状接続片の数を選択し得るもので
ある。その他、各部の変形、部品の付加、材料の変換等
の変更も本考案の要旨の範囲でなし得るものである。
されるものではなく、例えば、半導体チップ数や構成回
路に応じて、端子や板状接続片の数を選択し得るもので
ある。その他、各部の変形、部品の付加、材料の変換等
の変更も本考案の要旨の範囲でなし得るものである。
【００１２】
【考案の効果】以上、説明したように、本考案構造は、
板状接続片にそっての半田吸い上がりによる半導体チッ
プの電極と端子間の絶縁距離の減少を生じないので、絶
縁性の低下による特性劣化や絶縁破壊のおそれのない半
導体装置を得ること（４）ができ、電源機器をはじめ、
各種用途に利用でき、実用上の効果、大なるものであ
る。
板状接続片にそっての半田吸い上がりによる半導体チッ
プの電極と端子間の絶縁距離の減少を生じないので、絶
縁性の低下による特性劣化や絶縁破壊のおそれのない半
導体装置を得ること（４）ができ、電源機器をはじめ、
各種用途に利用でき、実用上の効果、大なるものであ
る。
【図１】従来装置の斜視構造図である。
【図２】従来装置の正面構造図で、（ａ）は理想的に半
田付けされた状態、（ｂ）は不具合に半田付けされた状
態である。
田付けされた状態、（ｂ）は不具合に半田付けされた状
態である。
【図３】本考案の実施例による斜視構造図である。
【図４】本考案の実施例による正面構造図である。
１ 半導体チップ搭載用端子 ２ 外部引出端子 ３ 半導体チップ ４ 板状接続片 ５ ３−４間の半田部分 ６ ５の端部 Ａ 接着部 Ｂ 立上り部 Ｃ 引出し部
Claims (1)
- 【請求項１】 少なくとも、半導体チップ、半導体チッ
プ搭載用端子、及び板状接続片から成る半導体装置にお
いて、板状接続片は、半導体チップに半田付けする接着
部と、接着部からの立上り部と、立上り部からの引出し
部を有し、その接着部の主面を引出し部の主面に対し、
ほぼ直角となるように形成し、半田付け時の表面張力に
よる半田の吸い上がりを減少せしむるごとく構成したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992019604U JP2563335Y2 (ja) | 1992-03-02 | 1992-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992019604U JP2563335Y2 (ja) | 1992-03-02 | 1992-03-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0579948U JPH0579948U (ja) | 1993-10-29 |
| JP2563335Y2 true JP2563335Y2 (ja) | 1998-02-18 |
Family
ID=12003810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992019604U Expired - Fee Related JP2563335Y2 (ja) | 1992-03-02 | 1992-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563335Y2 (ja) |
-
1992
- 1992-03-02 JP JP1992019604U patent/JP2563335Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0579948U (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| KR20020009449A (ko) | 반도체 디바이스 | |
| EP0418891B1 (en) | Moulded plastic power semiconductor device | |
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2563335Y2 (ja) | 半導体装置 | |
| JP4110513B2 (ja) | 半導体パワーモジュールの製造方法 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JP2001085613A (ja) | トランスファモールド型パワーモジュール | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JPH0864722A (ja) | 混成集積回路装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP2515693Y2 (ja) | 半導体モジュール | |
| JPH04152558A (ja) | 圧接型半導体装置 | |
| JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP3467605B2 (ja) | 箔フレームダイオードを用いた複合モジュール | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |