JP3467605B2 - 箔フレームダイオードを用いた複合モジュール - Google Patents
箔フレームダイオードを用いた複合モジュールInfo
- Publication number
- JP3467605B2 JP3467605B2 JP12797894A JP12797894A JP3467605B2 JP 3467605 B2 JP3467605 B2 JP 3467605B2 JP 12797894 A JP12797894 A JP 12797894A JP 12797894 A JP12797894 A JP 12797894A JP 3467605 B2 JP3467605 B2 JP 3467605B2
- Authority
- JP
- Japan
- Prior art keywords
- foil frame
- diode
- capacitor
- composite module
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明はスナバ回路モジュール
として用いられる箔フレームダイオードを用いた複合モ
ジュールに関するものである。
として用いられる箔フレームダイオードを用いた複合モ
ジュールに関するものである。
【０００２】
【従来の技術】図９は従来のＴＯ３タイプの一般的なダ
イオード５１の斜視図を示し、放熱板及び取付板を兼ね
た導体製のベース５２の一面にウエハー（図示せず）が
装着されている。そしてウエハーを樹脂５３でモールド
している。上記樹脂５３の下面からは３本のリードフレ
ーム５４、５５を垂設している。中央のリードフレーム
５４がアノード側であり、両側の２本のリードフレーム
５５がカソード側である。これらリードフレーム５４、
５５とウエハーの電極との接続は、アルミ線等の線材に
よるボンディング処理にて行っている。
イオード５１の斜視図を示し、放熱板及び取付板を兼ね
た導体製のベース５２の一面にウエハー（図示せず）が
装着されている。そしてウエハーを樹脂５３でモールド
している。上記樹脂５３の下面からは３本のリードフレ
ーム５４、５５を垂設している。中央のリードフレーム
５４がアノード側であり、両側の２本のリードフレーム
５５がカソード側である。これらリードフレーム５４、
５５とウエハーの電極との接続は、アルミ線等の線材に
よるボンディング処理にて行っている。
【０００３】また上記ダイオード５１と他の部品、例え
ばコンデンサを用いた複合モジュールがスナバ回路とし
てすでに提供されている。図７は上記複合モジュール６
０の構成を示し、図８は複合モジュール６０の回路図を
示している。図８に示すように、この複合モジュール６
０は、上記ダイオード５１とコンデンサ６１との直列回
路をモジュール化したものであり、トランジスタ（例え
ばＩＧＢＴ）等の半導体素子の保護用（スナバ回路）と
して用いられるものである。
ばコンデンサを用いた複合モジュールがスナバ回路とし
てすでに提供されている。図７は上記複合モジュール６
０の構成を示し、図８は複合モジュール６０の回路図を
示している。図８に示すように、この複合モジュール６
０は、上記ダイオード５１とコンデンサ６１との直列回
路をモジュール化したものであり、トランジスタ（例え
ばＩＧＢＴ）等の半導体素子の保護用（スナバ回路）と
して用いられるものである。
【０００４】図７に示すように、上記コンデンサ６１は
２つのコンデンサ素子６１ａ、６１ｂで構成され、両コ
ンデンサ素子６１ａ、６１ｂが並列に接続されて構成さ
れている。図７（ｃ）に示すように、ダイオード５１の
カソード側のリードフレーム５５とコンデンサ６１の一
方の電極部６２とが接続され、ダイオード５１のアノー
ド側のリードフレーム５４は導体製の端子板７１と接続
されている。この端子板７１は略Ｌ型に折曲形成されて
おり、その先端部はケース６４より突出させて出力端子
７２としている。
２つのコンデンサ素子６１ａ、６１ｂで構成され、両コ
ンデンサ素子６１ａ、６１ｂが並列に接続されて構成さ
れている。図７（ｃ）に示すように、ダイオード５１の
カソード側のリードフレーム５５とコンデンサ６１の一
方の電極部６２とが接続され、ダイオード５１のアノー
ド側のリードフレーム５４は導体製の端子板７１と接続
されている。この端子板７１は略Ｌ型に折曲形成されて
おり、その先端部はケース６４より突出させて出力端子
７２としている。
【０００５】上記コンデンサ６１の他方の電極部６３に
は端子板７３の一端が接続されており、略Ｚ字型に折曲
形成されているこの端子板７３はコンデンサ６１の側面
に沿って配設され、さらに端子板７３の他端はケース６
４より突出させて出力端子７４としている。そして両端
子板７１、７３は、ある程度間隔をあけて配設され、出
力端子７２、７４も同様にある程度間隔をあけて設けら
れている。またコンデンサ６１とダイオード５１との接
続点からリード線６５がケース６４の下面より導出され
ている。これらダイオード５１、コンデンサ６１等の部
材はケース６４に納装されると共に、樹脂６６をケース
６４内に充填することによって固定されている。
は端子板７３の一端が接続されており、略Ｚ字型に折曲
形成されているこの端子板７３はコンデンサ６１の側面
に沿って配設され、さらに端子板７３の他端はケース６
４より突出させて出力端子７４としている。そして両端
子板７１、７３は、ある程度間隔をあけて配設され、出
力端子７２、７４も同様にある程度間隔をあけて設けら
れている。またコンデンサ６１とダイオード５１との接
続点からリード線６５がケース６４の下面より導出され
ている。これらダイオード５１、コンデンサ６１等の部
材はケース６４に納装されると共に、樹脂６６をケース
６４内に充填することによって固定されている。
【０００６】
【発明が解決しようとする課題】ところで上記ＴＯ３タ
イプの一般的なダイオード５１は、用途的な問題からそ
の主流はプリント基板のディスクリート部品実装に適し
た形状のリードフレームを採用している。しかしスイッ
チング素子等のトランジスタ保護を目的としたスナバ回
路に使用する上で、スイッチングの高速化に伴い、立ち
上がり時間が短く、また電圧、電流も高くなってきてい
る。その際に最も注意が必要となってくるものにインダ
クタンスロスがある。つまり現状の図９に示すようなダ
イオード５１では、インダクタンスロスが大きいという
問題がある。これはリードフレーム５４、５５と内部の
ウエハーとの接続を、アルミ線等の線材でのボンディン
グ処理を行っているためである。
イプの一般的なダイオード５１は、用途的な問題からそ
の主流はプリント基板のディスクリート部品実装に適し
た形状のリードフレームを採用している。しかしスイッ
チング素子等のトランジスタ保護を目的としたスナバ回
路に使用する上で、スイッチングの高速化に伴い、立ち
上がり時間が短く、また電圧、電流も高くなってきてい
る。その際に最も注意が必要となってくるものにインダ
クタンスロスがある。つまり現状の図９に示すようなダ
イオード５１では、インダクタンスロスが大きいという
問題がある。これはリードフレーム５４、５５と内部の
ウエハーとの接続を、アルミ線等の線材でのボンディン
グ処理を行っているためである。
【０００７】また図７に示すような上記ダイオード５１
を用いたスナバ回路に用いる複合モジュール６０におい
てもインダクタンスロスの問題がある。つまり複合モジ
ュール６０の出力端子７２、７４の位置がトランジスタ
モジュールのピッチに合わせた端子構造となっていたた
め、内部インダクタンスロスの軽減が困難であった。ま
た市場のニーズにおいてもインダクタンスロス値が２０
ｎＨ以下と非常に厳しく、内部結線及び端子構造の変更
が必要となってきた。
を用いたスナバ回路に用いる複合モジュール６０におい
てもインダクタンスロスの問題がある。つまり複合モジ
ュール６０の出力端子７２、７４の位置がトランジスタ
モジュールのピッチに合わせた端子構造となっていたた
め、内部インダクタンスロスの軽減が困難であった。ま
た市場のニーズにおいてもインダクタンスロス値が２０
ｎＨ以下と非常に厳しく、内部結線及び端子構造の変更
が必要となってきた。
【０００８】この発明は上記従来の欠点を解決するため
になされたものであって、その目的は、インダクタンス
ロスを軽減した箔フレームダイオードを用いた複合モジ
ュールを提供することにある。
になされたものであって、その目的は、インダクタンス
ロスを軽減した箔フレームダイオードを用いた複合モジ
ュールを提供することにある。
【０００９】
【課題を解決するための手段】そこで請求項１の箔フレ
ームダイオードを用いた複合モジュールは、導体製のベ
ース２と、上記ベース２の表面に配設して裏面の電極を
接続したウエハー３と、上記ウエハー３の表面の電極に
一端を直接接続した導体製で幅広の箔フレーム４と、上
記箔フレーム４の一端側及びウエハー３を覆う樹脂８と
から成る箔フレームダイオード１を有し、さらに上記箔
フレームダイオード１と直列に接続されるコンデンサ１
１と、上記箔フレームダイオード１及びコンデンサ１１
を納装するケース１５と、上記箔フレームダイオード１
とコンデンサ１１との直列回路の両端にそれぞれその一
端が接続された導体製の端子板２１、２６とを備え、上
記箔フレームダイオード１の箔フレーム４を上記コンデ
ンサ１１の一方の電極部１３に、上記箔フレームダイオ
ード１のベース２を上記一方の端子板２１の一端に、上
記コンデンサ１１の他方の電極部１６を上記他方の端子
板２６の一端にそれぞれ接続し、上記各端子板２１、２
６はその他端に、中央片２２、２７を介して出力端子２
３、２８を形成し、上記両出力端子２３、２８をケース
１５外で近接させて配置すると共に、上記他方の端子板
２６の中央片２７はケース１５内でコンデンサ１１の側
面に沿わせるように配設し、上記一方の端子板２１の中
央片２２は上記他方の端子板２６の中央片２７に近接さ
せて並設したことを特徴としている。
ームダイオードを用いた複合モジュールは、導体製のベ
ース２と、上記ベース２の表面に配設して裏面の電極を
接続したウエハー３と、上記ウエハー３の表面の電極に
一端を直接接続した導体製で幅広の箔フレーム４と、上
記箔フレーム４の一端側及びウエハー３を覆う樹脂８と
から成る箔フレームダイオード１を有し、さらに上記箔
フレームダイオード１と直列に接続されるコンデンサ１
１と、上記箔フレームダイオード１及びコンデンサ１１
を納装するケース１５と、上記箔フレームダイオード１
とコンデンサ１１との直列回路の両端にそれぞれその一
端が接続された導体製の端子板２１、２６とを備え、上
記箔フレームダイオード１の箔フレーム４を上記コンデ
ンサ１１の一方の電極部１３に、上記箔フレームダイオ
ード１のベース２を上記一方の端子板２１の一端に、上
記コンデンサ１１の他方の電極部１６を上記他方の端子
板２６の一端にそれぞれ接続し、上記各端子板２１、２
６はその他端に、中央片２２、２７を介して出力端子２
３、２８を形成し、上記両出力端子２３、２８をケース
１５外で近接させて配置すると共に、上記他方の端子板
２６の中央片２７はケース１５内でコンデンサ１１の側
面に沿わせるように配設し、上記一方の端子板２１の中
央片２２は上記他方の端子板２６の中央片２７に近接さ
せて並設したことを特徴としている。
【００１０】さらに請求項２の箔フレームダイオードを
用いた複合モジュールは、上記両出力端子２３、２８の
間に絶縁スペーサ３１を介設していることを特徴として
いる。
用いた複合モジュールは、上記両出力端子２３、２８の
間に絶縁スペーサ３１を介設していることを特徴として
いる。
【００１１】
【作用】上記請求項１の箔フレームダイオードにおいて
は、箔フレーム４を直接ウエハー３に接続すると共に箔
フレーム４を幅広に形成していることで、箔フレーム４
の面積を大幅に増加させて電流密度を低下させ、これに
よりインダクタンスロスを軽減している。しかも、複合
モジュールにおいては、異極となる両出力端子２３、２
８、及びそれに連なる中央片２２、２７を互いに近接し
て配置することにより磁界相殺効果の向上を図っている
ので、箔フレームダイオード１のインダクタンスロスの
軽減化と合わせて複合モジュール１０全体のインダクタ
ンスロスの軽減を図ることができる。
は、箔フレーム４を直接ウエハー３に接続すると共に箔
フレーム４を幅広に形成していることで、箔フレーム４
の面積を大幅に増加させて電流密度を低下させ、これに
よりインダクタンスロスを軽減している。しかも、複合
モジュールにおいては、異極となる両出力端子２３、２
８、及びそれに連なる中央片２２、２７を互いに近接し
て配置することにより磁界相殺効果の向上を図っている
ので、箔フレームダイオード１のインダクタンスロスの
軽減化と合わせて複合モジュール１０全体のインダクタ
ンスロスの軽減を図ることができる。
【００１２】さらに請求項２の複合モジュールでは、絶
縁性を保持しつつ両出力端子２３、２８を一段と近接し
て配置でき、そのためインダクタンスロスをより一層低
減できる。
縁性を保持しつつ両出力端子２３、２８を一段と近接し
て配置でき、そのためインダクタンスロスをより一層低
減できる。
【００１３】
【実施例】次にこの発明の箔フレームダイオードを用い
た複合モジュールの具体的な実施例について、図面を参
照しつつ詳細に説明する。まず請求項１に対応した箔フ
レームダイオードについて説明する。図１は箔フレーム
ダイオード１の要部分解斜視図を、図２は断面図を、図
３は斜視図をそれぞれ示している。図１〜図３におい
て、銅製で偏平なベース２の上面の略中央部分にはウエ
ハー３が設けられ、該ウエハー３の下面側のアノード電
極部と上記ベース２とが接続されるようになっている。
またウエハー３の上面側のカソード電極部は箔フレーム
４の先端が直接接続されるようになっている。上記箔フ
レーム４は銅箔から成り、箔フレーム４の先端の接続片
５が直接ウエハー３のカソード電極部に接続される。つ
まり従来のＴＯ３タイプのダイオードは、ウエハーとリ
ードフレームの接続はアルミ線等の線材によるボンディ
ング処理を行っていたが、本発明では上記のボンディン
グ方式とは異なり、箔フレーム４を直接ウエハー３に接
続しているものである。また接続は電気抵抗の少ない金
メッキが望ましいが、一般的な半田処理でもよい。なお
箔フレーム４の厚みは、０．１ｍｍとするのが好まし
い。
た複合モジュールの具体的な実施例について、図面を参
照しつつ詳細に説明する。まず請求項１に対応した箔フ
レームダイオードについて説明する。図１は箔フレーム
ダイオード１の要部分解斜視図を、図２は断面図を、図
３は斜視図をそれぞれ示している。図１〜図３におい
て、銅製で偏平なベース２の上面の略中央部分にはウエ
ハー３が設けられ、該ウエハー３の下面側のアノード電
極部と上記ベース２とが接続されるようになっている。
またウエハー３の上面側のカソード電極部は箔フレーム
４の先端が直接接続されるようになっている。上記箔フ
レーム４は銅箔から成り、箔フレーム４の先端の接続片
５が直接ウエハー３のカソード電極部に接続される。つ
まり従来のＴＯ３タイプのダイオードは、ウエハーとリ
ードフレームの接続はアルミ線等の線材によるボンディ
ング処理を行っていたが、本発明では上記のボンディン
グ方式とは異なり、箔フレーム４を直接ウエハー３に接
続しているものである。また接続は電気抵抗の少ない金
メッキが望ましいが、一般的な半田処理でもよい。なお
箔フレーム４の厚みは、０．１ｍｍとするのが好まし
い。
【００１４】また上記箔フレーム４の幅はベース２の幅
と略同じ寸法として、導体の面積を従来と比べて大幅に
増加させており、これによりインダクタンスロスを軽減
している。図２に示すように、箔フレーム４の先端を略
Ｌ型に折曲して上述のように接続片５を直接ウエハー３
に接続する。そしてその接続部をシリコン７で覆い、さ
らにその後、エポキシ樹脂８で所定の形状にモールドす
る。このようにして形成された箔フレームダイオード１
は、一方の端面より箔フレーム４が突出した形となり、
フレキシブルな箔フレーム４によりプリント基板上の他
の部品やパターンとの接続が容易となる。また箔フレー
ムダイオード１の下部に位置するベース２の下面は露出
し、ベース２の端部にはビス挿通用の穴６が穿設してあ
る。
と略同じ寸法として、導体の面積を従来と比べて大幅に
増加させており、これによりインダクタンスロスを軽減
している。図２に示すように、箔フレーム４の先端を略
Ｌ型に折曲して上述のように接続片５を直接ウエハー３
に接続する。そしてその接続部をシリコン７で覆い、さ
らにその後、エポキシ樹脂８で所定の形状にモールドす
る。このようにして形成された箔フレームダイオード１
は、一方の端面より箔フレーム４が突出した形となり、
フレキシブルな箔フレーム４によりプリント基板上の他
の部品やパターンとの接続が容易となる。また箔フレー
ムダイオード１の下部に位置するベース２の下面は露出
し、ベース２の端部にはビス挿通用の穴６が穿設してあ
る。
【００１５】以上のように本実施例では、箔フレームダ
イオード１は箔フレーム４とベース２との２極構造で構
成され、上記箔フレーム４の接続片５をウエハー３に直
接接続すると共に、箔フレーム４を幅広に形成して導体
の面積を大幅に増やせることで電流密度を低下させるこ
とができ、これによりインダクタンスロスを軽減でき
る。またプリント基板を介してコンデンサ等の他部品と
接続されていた従来の方法から箔フレーム４により直接
接続が可能な上、箔フレーム４のためフレキシブルな取
付が可能となる。
イオード１は箔フレーム４とベース２との２極構造で構
成され、上記箔フレーム４の接続片５をウエハー３に直
接接続すると共に、箔フレーム４を幅広に形成して導体
の面積を大幅に増やせることで電流密度を低下させるこ
とができ、これによりインダクタンスロスを軽減でき
る。またプリント基板を介してコンデンサ等の他部品と
接続されていた従来の方法から箔フレーム４により直接
接続が可能な上、箔フレーム４のためフレキシブルな取
付が可能となる。
【００１６】次に上記箔フレームダイオード１を用いた
複合モジュール１０について説明する。本複合モジュー
ル１０は上記箔フレームダイオード１を用いると共に、
異極端子（出力端子）を近接させてインダクタンスロス
を改善させたのを特徴としている。なお本複合モジュー
ル１０の回路構成は、図５に示すように図８に示す従来
の構成と同じである。
複合モジュール１０について説明する。本複合モジュー
ル１０は上記箔フレームダイオード１を用いると共に、
異極端子（出力端子）を近接させてインダクタンスロス
を改善させたのを特徴としている。なお本複合モジュー
ル１０の回路構成は、図５に示すように図８に示す従来
の構成と同じである。
【００１７】図４において、箔フレームダイオード１と
直列に接続されるコンデンサ１１は、２つのコンデンサ
素子１１ａ、１１ｂから成り、両コンデンサ素子１１
ａ、１１ｂを絶縁テープ１２で巻装して一体化してい
る。またコンデンサ素子１１ａ、１１ｂを並列接続して
コンデンサ１１を構成しているものである。
直列に接続されるコンデンサ１１は、２つのコンデンサ
素子１１ａ、１１ｂから成り、両コンデンサ素子１１
ａ、１１ｂを絶縁テープ１２で巻装して一体化してい
る。またコンデンサ素子１１ａ、１１ｂを並列接続して
コンデンサ１１を構成しているものである。
【００１８】導体製で略Ｌ型に折曲形成された端子板２
１の一端は、上記箔フレームダイオード１のベース２と
半田付け等で接続されており、また図４（ｃ）に示すよ
うに、箔フレームダイオード１の箔フレーム４は、コン
デンサ１１の電極部１３に接続している。なお図４
（ｃ）に示す１４は、両コンデンサ素子１１ａ、１１ｂ
の電極部１３同士を接続する導体製の接続板である。図
４（ｂ）に示すように端子板２１の中央片２２は幅広に
形成されており、端子板２１の他端を出力端子２３とし
てケース１５より突出させている。他方の導体製の端子
板２６は略Ｚ字型に形成されており、一端は図４（ａ）
に示すように両コンデンサ素子１１ａ、１１ｂの電極部
１６に跨がるように接続してある。端子板２６の中央片
２７は、図４（ｂ）に示すようにコンデンサ１１の側面
に沿わせるように配設すると共に、その先端をケース１
５より突出させて出力端子２８としている。
１の一端は、上記箔フレームダイオード１のベース２と
半田付け等で接続されており、また図４（ｃ）に示すよ
うに、箔フレームダイオード１の箔フレーム４は、コン
デンサ１１の電極部１３に接続している。なお図４
（ｃ）に示す１４は、両コンデンサ素子１１ａ、１１ｂ
の電極部１３同士を接続する導体製の接続板である。図
４（ｂ）に示すように端子板２１の中央片２２は幅広に
形成されており、端子板２１の他端を出力端子２３とし
てケース１５より突出させている。他方の導体製の端子
板２６は略Ｚ字型に形成されており、一端は図４（ａ）
に示すように両コンデンサ素子１１ａ、１１ｂの電極部
１６に跨がるように接続してある。端子板２６の中央片
２７は、図４（ｂ）に示すようにコンデンサ１１の側面
に沿わせるように配設すると共に、その先端をケース１
５より突出させて出力端子２８としている。
【００１９】両端子板２１、２６の中央片２２、２７を
並設するように配設されており、端子板２１の中央片２
２は、端子板２６の中央片２７に極限まで近接させるよ
うにして幅広に形成している。さらに端子板２１、２６
の異極となる出力端子２３、２８も極限まで近接させた
形で配置している。また両出力端子２３、２８の絶縁性
の観点から、両出力端子２３、２８の間に絶縁材から成
るスペーサ３１を介設している（図４（ｂ）参照）。
並設するように配設されており、端子板２１の中央片２
２は、端子板２６の中央片２７に極限まで近接させるよ
うにして幅広に形成している。さらに端子板２１、２６
の異極となる出力端子２３、２８も極限まで近接させた
形で配置している。また両出力端子２３、２８の絶縁性
の観点から、両出力端子２３、２８の間に絶縁材から成
るスペーサ３１を介設している（図４（ｂ）参照）。
【００２０】ここで図６は現在市場にあるＩＧＢＴ（Ｉ
ｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａ
ｎｓｉｓｔｏｒ：スイッチング電源等に使用されるパワ
ー素子）のモジュール４１の概略図を示し、モジュール
４１の各極４２間のギャップ４３により極４２間の絶縁
距離を確保している。上記複合モジュール１０の出力端
子２３、２８とモジュール４１の極４２、４２とがそれ
ぞれ接続されるようになっており、極４２間の上記ギャ
ップ４３に複合モジュール１０のスペーサ３１が納まる
構造としている。したがって複合モジュール１０のスペ
ーサ３１により出力端子２３、２８間の絶縁、及びモジ
ュール４１の極４２間の絶縁性能をより向上させてい
る。
ｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａ
ｎｓｉｓｔｏｒ：スイッチング電源等に使用されるパワ
ー素子）のモジュール４１の概略図を示し、モジュール
４１の各極４２間のギャップ４３により極４２間の絶縁
距離を確保している。上記複合モジュール１０の出力端
子２３、２８とモジュール４１の極４２、４２とがそれ
ぞれ接続されるようになっており、極４２間の上記ギャ
ップ４３に複合モジュール１０のスペーサ３１が納まる
構造としている。したがって複合モジュール１０のスペ
ーサ３１により出力端子２３、２８間の絶縁、及びモジ
ュール４１の極４２間の絶縁性能をより向上させてい
る。
【００２１】また上記ケース１５内に箔フレームダイオ
ード１、コンデンサ１１、端子板２１、２６等が納装さ
れ、その空間部には難燃性のエポキシ樹脂１７を充填
し、各部材を位置決め固定している。さらに本複合モジ
ュール１０からは、箔フレームダイオード１とコンデン
サ１１との接続点より中間端子としてリード線１８を導
出している。このリード線１８の基部は、図４（ｃ）に
示すようにコンデンサ素子１１ｂの電極部１３に接続し
ている。
ード１、コンデンサ１１、端子板２１、２６等が納装さ
れ、その空間部には難燃性のエポキシ樹脂１７を充填
し、各部材を位置決め固定している。さらに本複合モジ
ュール１０からは、箔フレームダイオード１とコンデン
サ１１との接続点より中間端子としてリード線１８を導
出している。このリード線１８の基部は、図４（ｃ）に
示すようにコンデンサ素子１１ｂの電極部１３に接続し
ている。
【００２２】以上の説明のように本実施例においては、
幅広の箔フレーム４を用いた箔フレームダイオード１に
よりダイオード自体のインダクタンスロスを低減させる
と共に、さらにこの箔フレームダイオード１を用いてコ
ンデンサ１１と共にスナバ回路としての複合モジュール
１０を構成し、その端子板２１、２６の両出力端子２
３、２８を極限まで近接させることで磁界相殺効果を実
現しているため、複合モジュール１０全体のインダクタ
ンスロスを大幅に低減させることができる。結果的には
１０ｎＨ程度のインダクタンスロスの低減を図ることが
できた。
幅広の箔フレーム４を用いた箔フレームダイオード１に
よりダイオード自体のインダクタンスロスを低減させる
と共に、さらにこの箔フレームダイオード１を用いてコ
ンデンサ１１と共にスナバ回路としての複合モジュール
１０を構成し、その端子板２１、２６の両出力端子２
３、２８を極限まで近接させることで磁界相殺効果を実
現しているため、複合モジュール１０全体のインダクタ
ンスロスを大幅に低減させることができる。結果的には
１０ｎＨ程度のインダクタンスロスの低減を図ることが
できた。
【００２３】
【発明の効果】以上のように請求項１の箔フレームダイ
オードにおいては、箔フレームを直接ウエハーに接続す
ると共に箔フレームを幅広に形成していることで、箔フ
レームの面積を大幅に増加させてインダクタンスロスを
軽減している。しかも、複合モジュールにおいては、異
極となる両出力端子、及びそれに連なる中央片を互いに
近接して配置しているので、箔フレームダイオードのイ
ンダクタンスロスの軽減化と合わせて複合モジュール全
体のインダクタンスロスの軽減を図ることができる。
オードにおいては、箔フレームを直接ウエハーに接続す
ると共に箔フレームを幅広に形成していることで、箔フ
レームの面積を大幅に増加させてインダクタンスロスを
軽減している。しかも、複合モジュールにおいては、異
極となる両出力端子、及びそれに連なる中央片を互いに
近接して配置しているので、箔フレームダイオードのイ
ンダクタンスロスの軽減化と合わせて複合モジュール全
体のインダクタンスロスの軽減を図ることができる。
【００２４】さらに請求項２の複合モジュールでは、絶
縁性を保持しつつ両出力端子を一段と近接して配置で
き、そのためインダクタンスロスをより一層低減でき
る。
縁性を保持しつつ両出力端子を一段と近接して配置で
き、そのためインダクタンスロスをより一層低減でき
る。
【図１】この発明の実施例の箔フレームダイオードの要
部分解斜視図である。
部分解斜視図である。
【図２】上記箔フレームダイオードの断面図である。
【図３】上記箔フレームダイオードの斜視図である。
【図４】（ａ）はこの発明の実施例の上記箔フレームダ
イオードを用いた複合モジュールの上側から見た図であ
る。 （ｂ）は上記複合モジュールの正面から見た図である。 （ｃ）は上記複合モジュールの下面から見た図である。 （ｄ）は上記複合モジュールの側面から見た図である。
イオードを用いた複合モジュールの上側から見た図であ
る。 （ｂ）は上記複合モジュールの正面から見た図である。 （ｃ）は上記複合モジュールの下面から見た図である。 （ｄ）は上記複合モジュールの側面から見た図である。
【図５】上記実施例の複合モジュールの回路図である。
【図６】この発明の実施例のＩＧＢＴ等のモジュールの
回路図である。
回路図である。
【図７】（ａ）は従来例の複合モジュールの上側から見
た図である。 （ｂ）は従来例の複合モジュールの正面から見た図であ
る。 （ｃ）は従来例の複合モジュールの下面から見た図であ
る。 （ｄ）は従来例の複合モジュールの側面から見た図であ
る。
た図である。 （ｂ）は従来例の複合モジュールの正面から見た図であ
る。 （ｃ）は従来例の複合モジュールの下面から見た図であ
る。 （ｄ）は従来例の複合モジュールの側面から見た図であ
る。
【図８】従来例の複合モジュールの回路図である。
【図９】従来例のダイオードの斜視図である。
１ 箔フレームダイオード
２ ベース
３ ウエハー
４ 箔フレーム
８ エポキシ樹脂
１０ 複合モジュール
１１ コンデンサ（電子部品素子）
１５ ケース
２１ 端子板
２３ 出力端子
２６ 端子板
２８ 出力端子
フロントページの続き
(56)参考文献 特開 昭63−93126（ＪＰ，Ａ)
特開 昭60−94752（ＪＰ，Ａ)
特開 平６−69415（ＪＰ，Ａ)
特開 平６−53377（ＪＰ，Ａ)
実開 平２−73722（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/48
Claims (2)
- 【請求項１】 導体製のベース（２）と、上記ベース
（２）の表面に配設して裏面の電極を接続したウエハー
（３）と、上記ウエハー（３）の表面の電極に一端を直
接接続した導体製で幅広の箔フレーム（４）と、上記箔
フレーム（４）の一端側及びウエハー（３）を覆う樹脂
（８）とから成る箔フレームダイオード（１）を有し、
さらに上記箔フレームダイオード（１）と直列に接続さ
れるコンデンサ（１１）と、上記箔フレームダイオード
（１）及びコンデンサ（１１）を納装するケース（１
５）と、上記箔フレームダイオード（１）とコンデンサ
（１１）との直列回路の両端にそれぞれその一端が接続
された導体製の端子板（２１）（２６）とを備え、上記
箔フレームダイオード（１）の箔フレーム（４）を上記
コンデンサ（１１）の一方の電極部（１３）に、上記箔
フレームダイオード（１）のベース（２）を上記一方の
端子板（２１）の一端に、上記コンデンサ（１１）の他
方の電極部（１６）を上記他方の端子板（２６）の一端
にそれぞれ接続し、上記各端子板（２１）（２６）はそ
の他端に、中央片（２２）（２７）を介して出力端子
（２３）（２８）を形成し、上記両出力端子（２３）
（２８）をケース（１５）外で近接させて配置すると共
に、上記他方の端子板（２６）の中央片（２７）はケー
ス（１５）内でコンデンサ（１１）の側面に沿わせるよ
うに配設し、上記一方の端子板（２１）の中央片（２
２）は上記他方の端子板（２６）の中央片（２７）に近
接させて並設したことを特徴とする箔フレームダイオー
ドを用いた複合モジュール。 - 【請求項２】 上記両出力端子（２３）（２８）の間に
絶縁スペーサ（３１）を介設していることを特徴とする
請求項１の箔フレームダイオードを用いた複合モジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797894A JP3467605B2 (ja) | 1994-05-02 | 1994-05-02 | 箔フレームダイオードを用いた複合モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797894A JP3467605B2 (ja) | 1994-05-02 | 1994-05-02 | 箔フレームダイオードを用いた複合モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302869A JPH07302869A (ja) | 1995-11-14 |
| JP3467605B2 true JP3467605B2 (ja) | 2003-11-17 |
Family
ID=14973408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12797894A Expired - Fee Related JP3467605B2 (ja) | 1994-05-02 | 1994-05-02 | 箔フレームダイオードを用いた複合モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467605B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832205B (zh) * | 2011-06-15 | 2015-07-08 | 上海金克半导体设备有限公司 | 直列式小型桥堆 |
-
1994
- 1994-05-02 JP JP12797894A patent/JP3467605B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07302869A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473304B1 (en) | Thermally conductive case for electrical components and method of manufacture therefor | |
| US5559374A (en) | Hybrid integrated circuit | |
| US6479327B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6441520B1 (en) | Power module | |
| US6101114A (en) | Power conversion system having multi-chip packages | |
| US8030749B2 (en) | Semiconductor device | |
| US7859079B2 (en) | Power semiconductor device | |
| JP2004200677A (ja) | パワー半導体モジュールのためのケーシング | |
| US8040707B2 (en) | Power converter | |
| US9967991B2 (en) | Semiconductor device and busbar | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| US6885097B2 (en) | Semiconductor device | |
| WO2019171804A1 (ja) | 半導体装置 | |
| JP3467605B2 (ja) | 箔フレームダイオードを用いた複合モジュール | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| US6664629B2 (en) | Semiconductor device | |
| CN116648783A (zh) | 功率半导体装置 | |
| JP3519227B2 (ja) | 半導体装置 | |
| US6545855B1 (en) | Low inductance termination for electronic components | |
| JPS61139051A (ja) | 半導体装置 | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JPH0783087B2 (ja) | 半導体装置 | |
| JPH09215343A (ja) | インバータ装置 | |
| JPS5935001Y2 (ja) | 光双方向性サイリスタ | |
| US20020140078A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |