JPH03179746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03179746A
JPH03179746A JP1119321A JP11932189A JPH03179746A JP H03179746 A JPH03179746 A JP H03179746A JP 1119321 A JP1119321 A JP 1119321A JP 11932189 A JP11932189 A JP 11932189A JP H03179746 A JPH03179746 A JP H03179746A
Authority
JP
Japan
Prior art keywords
electrode
protective film
aluminum
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1119321A
Other languages
English (en)
Inventor
Yoshihiro Matsumoto
松本　義宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1119321A priority Critical patent/JPH03179746A/ja
Publication of JPH03179746A publication Critical patent/JPH03179746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の構造に関し、特に、半導体素子
に対し、外部から電気的信号を与えるための電極の構造
に関するものである。
〔従来の技術〕
従来、半導体素子に対し外部から電気的信号を与えるた
めの電極には、第３図（ａ）、　（ｂ）のように、アル
ミ配線形成と、同時に形成し、その上に、保護膜（カバ
ー）を形成する。従って、電極材はアルミであり、アル
ミ電極部のみを露出させ外部との電気的コンタクトをと
る構造となっている。
〔発明が解決しようとする課題〕
上述した従来の電極の構造では、半導体装置の多機能化
に伴うチップ面積拡大や多ビン化におり、電極面積は縮
小化され、また、電極位置もレイアウト上、著じるしく
制限されてくる。また、電極の配置によっては、リード
フレイムのリード部との接続の際に不具合を生じる。
電極材としては、配線材と同一のものに限られてくる。
さらに、電極位置や電極面積に応じたリードフレームの
設計や組立装置の設計が各半導体素子ごとに行なわなけ
ればならない欠点がある。
〔課題を解決するための手段〕
本発明での電極の構造は、アルミ配線形成後、先に保護
膜を形成させ、所定のアルミ配線上に電気的なフンタク
トをとるための穴をあけた後、電極を形成するため電極
は、保護膜上に形成されることになる。従って、保護膜
上の任意の位置に最適の大きさ、最適の材質で電極を形
成することが可能である。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）は、本発明の実施例の縦断面図である。ｌ
はアルミ配線、２は保護膜、３はアルミ電極、４はアル
ミ配線とアルミ電極間で電気的なコンタクトをとるため
のコンタクトホールである。
第１図（ｂ）は、本発明の実施例の上方より見た概略図
である。アルミ電極は、保護膜上に形成されており、必
ずしもアルミ配線の真上に形成する必要はない。
また、アルミ電極面積を充分大きくとることができる。
第２図は、本発明の実施例の形成方法である。
５はフォトレジストである。第２図（ａ）はアルミ配線
と、保護膜を形成した後の断面図である。アルミ配線上
にコンタクトホールな開け（第２図（ｂ））、さらに、
アルミ膜を保護膜上に形成しく第２図（Ｃ））、任意の
位置に自由な大きさのアルミ電極を形成する（第２図（
ｄ））。
第３図（ａ）は、従来のアルミ電極の構造の縦断面図、
第３図（ｂ）は、従来のアルミ電極構造の上方より見た
図である。アルミ電極をアルミ配線と同時に形成するた
め、チップサイズはアルミ電極分だけ大きくする必要が
あり、また、アルミ電極の位置も制限されている。
第４図は本発明の実施例２の縦断面図である。
本実施例では、保護膜が二重になるため、耐湿性が向上
し、また、電極のはがれを減少できる。
また、電極材としてＡｕを用いることにより、導電性に
優れ、ボンディング時のワイヤー（金線）と、良好なコ
ンタクトが得られるといった利点がある。
〔発明の効果〕
以上説明したように本発明は、電極を保護膜上に形成す
ることによって、チップサイズを縮小化することができ
、また、電極位置を簡易に変えることが可能で、種々の
リードフレーム、種々のパッケージに対応が可能である
。
さらに、電極の材質、大きさ、形状を自由に形成するこ
とができるため充分な電気的コンタクトがとれ、パッド
及び保護膜を傷つけにくいといった効果がある。
さらに、実施例２では、保護膜が二重構造となるため耐
湿性が向上する。
【図面の簡単な説明】
第１図（ａ）は本発明のアルミ電極構造の縦断面図、第
１図（ｂ）は本発明のアルミ電極構造を上方より見たと
きの概略図、第２図（ａ）〜（Ｃ）は、本発明のアルミ
電極構造の形成方法、第３図（ａ）、従来のアルミ電極
構造の縦断面図、第３図（ｂ）は、従来のアルミ電極構
造を上方より見たときの概略図、第４図は、本発明の実
施例２の縦断面図である。 １・・・・・・アルミ配線、２・・・・・・保護膜、３
・・・・・・アルミ電極、４・・・・・・コンタクトホ
ール、５・・・・・・フォトレジスト、６・・・・・・
Ａｕ電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子に対し、外部から電気的信号を与えるための
    電極を、保護膜形成後、保護膜上の任意の位置に自由な
    形状で形成させることを特徴とする構造の半導体装置。
JP1119321A 1989-05-11 1989-05-11 半導体装置 Pending JPH03179746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1119321A JPH03179746A (ja) 1989-05-11 1989-05-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1119321A JPH03179746A (ja) 1989-05-11 1989-05-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH03179746A true JPH03179746A (ja) 1991-08-05

Family

ID=14758566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1119321A Pending JPH03179746A (ja) 1989-05-11 1989-05-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH03179746A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118664A (ja) * 1974-03-01 1975-09-17
JPS5179572A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd Handotaisochi
JPS6298633A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体装置
JPS6392037A (ja) * 1986-10-06 1988-04-22 Mitsubishi Electric Corp 半導体チツプ
JPH01104608A (ja) * 1987-10-16 1989-04-21 Matsushita Electric Ind Co Ltd ポリアセチレンの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118664A (ja) * 1974-03-01 1975-09-17
JPS5179572A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd Handotaisochi
JPS6298633A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体装置
JPS6392037A (ja) * 1986-10-06 1988-04-22 Mitsubishi Electric Corp 半導体チツプ
JPH01104608A (ja) * 1987-10-16 1989-04-21 Matsushita Electric Ind Co Ltd ポリアセチレンの製造方法

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
JPH03179746A (ja) 半導体装置
JPH05243474A (ja) 半導体装置
JPS6254456A (ja) 半導体装置用リ−ドフレ−ム
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS60180154A (ja) 半導体装置
JPS62296528A (ja) 樹脂封止型半導体装置
JPH0376260A (ja) 半導体集積回路
JPS61137334A (ja) 半導体装置
JPH01273343A (ja) リードフレーム
JPH03129840A (ja) 樹脂封止型半導体装置
JPS635253Y2 (ja)
JPH04303939A (ja) リードフレームおよびこのリードフレームを用いた半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置
JPS63110740A (ja) 半導体装置
JPH03169057A (ja) 半導体装置
JPS63169746A (ja) 半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置
JPH02134836A (ja) 樹脂封止型半導体装置
JPS58114444A (ja) 半導体装置
JPS62177937A (ja) 半導体集積回路装置
JPH05315529A (ja) 樹脂封止型半導体装置
JPH01278031A (ja) 半導体装置
JPH04162763A (ja) 樹脂封止型半導体装置