JPS6092646A - 二層構造リ−ドフレ−ム - Google Patents

二層構造リ−ドフレ−ム

Info

Publication number
JPS6092646A
JPS6092646A JP58201305A JP20130583A JPS6092646A JP S6092646 A JPS6092646 A JP S6092646A JP 58201305 A JP58201305 A JP 58201305A JP 20130583 A JP20130583 A JP 20130583A JP S6092646 A JPS6092646 A JP S6092646A
Authority
JP
Japan
Prior art keywords
lead frame
inner leads
lead
insulating sheet
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58201305A
Other languages
English (en)
Inventor
Masamichi Yoshimoto
吉本　正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58201305A priority Critical patent/JPS6092646A/ja
Publication of JPS6092646A publication Critical patent/JPS6092646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の構成部品であるリードフレームを
改良した二層構造リードフレームに関する。
〔発明の技術的背景とその間一点〕
従来のリードフレームは、第１図、第２図に示すように
吊りピン１で保持されたアイランド２０周辺に、放射状
にインナーリード３が配置された構成となっている。こ
の構造のリードフレームにおいて、第３図、第４図に示
す如く半導体素子４をアイランド２上にマウントし、メ
ンディングワイヤ６にて半導体素子４の一１極部とイン
ナーリード３と全配線する。
第５図に示すようにインナーリード３の先端近傍の幅ａ
、及びインナーリード３どうしの間隔すには、リードフ
レームの製作上及びメンディングワイヤ５による配線上
の制限により、最小値が決まっている。その値はリード
フレームの厚さにも依存し１例えはリードフレームの厚
さが０．２５　ｗｇとすると、ａ、ｂ共に０．２１１１
１程度である。従って第５図に示すアイランド中心６か
らインナーリード３先端までの距離ｅＩ　。
ｌヨを決めれば、幾何学的にインナーリード３の最大値
も決まる。逆に云うとインナーリード３の数により、最
小の距離１１　、ｌｌの値が決まる。現在インナーリー
ド３の数が１００本程度のものもあシ、そのときの距離
１．．１．の値は約６　ｍｍと極めて大きい。ｔｌｌ、
ｉ、の値に比べ、半導体素子４の機能上必要な大きさが
”ｚｘｇ、−６’ｔたは２　Ｘ　１ｔ−６”Ｗｉｇより
小さくなった場合、即ちワイヤがンディング距離が３謔
を超える場合、自動マリンによるワイヤがンデイングが
極めて困難または不可能になってしまう。これを解決す
るには、半導体素子４を大きくシ、ワイヤゴンディング
距離を短がくするしかないが、半導体素子のコスト高と
なり、更に多ピンになった場合問題は深刻になる。
〔発明の目的〕
本発明は上記実情に鑑みてなされたもので。
ワイヤビンディング距離を急くするものでありながら、
多数のインナーリードが配置できるようにした二１１＃
構造リードフレームを提供しようとするものである。
〔発明の概侠〕
本発明は、絶縁シートの両面にリードフレームを接１す
ることにより、少なくともインナーリード部を２１１１
構造としたものである。
〔発明の実施例〕
以下図面を膠照して本発明の一実施例を説明する。第６
図、＠７図は同実施例を示すが、これは前記従来のもの
と対応させた場合の例であるから、対応個所には適宜同
一符号を用いる。
即ち従来と同様な登載リードフレームの上に。
そのアイランド２と、インナーリード３Ｂ先端が例えば
０．３〜０．５　ＩＫ程度覗くような孔８のあいた例え
ばポリイずドでつくられた厚さ０．０５〜０．２　ｍ程
度の絶縁シート７を被せ、更にその上ニアイランドを有
しないリードフレーム（ここではインナーリード３ｂの
み示される）′ｆｒ：被せた構造とする。
上記リードフレームと絶縁シート７との固定は１例えば
エポキシ系の接着剤を予め絶縁シート７の両面に塗布し
ておき、この両面にリードフレームを挾むように被せ、
その後上紀接曹剤を固化させるという方法により達成す
ればよい。
しかして本構成は、先に述べた如く下層のリードフレー
ムのインナーリード３ａ先端が０．３〜０．５龍程匣覗
くように絶縁シート７に孔８がおいているか、アイラン
ドを有しない上層のリードフレームのインナーリード３
ｂ先端は、その絶縁シート７の孔８の際近くまで延びて
いる。
この二層構造をしたリードフレームに、第８図。
第９図に示すように半・導体素子４を１９ン卜し。
上下のインナーリード：ｉ　ｍ　、　３　ｂと半導体素
子４の電極部ｆｔデンディングワイヤ５で配線すること
になるものである。
〔発明の効果〕
本発明のリードフレームは、二層構造とすることによシ
従来に比べ、同−設計基準でＩＰＪ２’倍のインナーリ
ードを配置することができ、今までのようにワイヤボン
ディング距離が大きすぎるにもかかわらず歩留１品貴、
マシンインデック等の低下の犠牲の上に生産するとか、
または？ンディング距離を矩かくするために価格上昇に
は目をつぶり、半導体素□子の外形寸法を大きくすると
いった妥協策をとる必要性を大きく緩和してくれる。ま
たリードフレーム設計上寸法的に自由度が増し、インナ
ーリード部及びそれらの間隔を６最小値十α”とする余
裕が生まれ。
その結果ワイヤビンディング距離における歩留向上１品
質向上、マシン稼動率向上等の副次的な効果も期待でき
る。更にインナーリードは絶縁１ｙ−）ＧＣＣ接置固定
れているので、？ラントないしモールドの各工程におい
てリードの踊りがおさえられ、よυ安定した品質の製品
を生むことにもなるものである。
【図面の簡単な説明】
第１図は従来のリードフレームのアイランド付近の要部
を示す平面図、第２図は同断面図。 第３図は従来のリードフレームに半導体素子のマウント
とワイヤーがンディングをした状態の平面図、第４図は
同断面図、第５図は従来のリードフレームのアイランド
付近の要部を示す平面図、第６図は本発明の一実施例の
要部を示す平面図、第７図は同断面図、第８図は本発明
のリードフレームに半導体素子のマウントワイヤーがン
デイングをした状態の平面図、ｔＰＪ９図は同断面図１
である。 ２・・・アイランド、３・・・インナーリード、＋ｄａ
、Ｊｂ・・・インナーリード、４・・・半導体素子。 ７・・・絶縁シート。 出願人代理人　弁理士　鈴　江　武　彦第１図 第６図 ｊａ　Ｚ　Ｊａ 第８図 ！ 第９図

Claims (1)

    【特許請求の範囲】
  1. （１）　絶にシートの両面にリードツレ−ムラ接着する
    ことによシ、少くともインナーリード部を２層構造とし
    たことを特徴とする二層構造リードフレーム。 （２１前記インナーリード部は、半導体素子を１ドフレ
    ーム。
JP58201305A 1983-10-27 1983-10-27 二層構造リ−ドフレ−ム Pending JPS6092646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58201305A JPS6092646A (ja) 1983-10-27 1983-10-27 二層構造リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58201305A JPS6092646A (ja) 1983-10-27 1983-10-27 二層構造リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6092646A true JPS6092646A (ja) 1985-05-24

Family

ID=16438794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58201305A Pending JPS6092646A (ja) 1983-10-27 1983-10-27 二層構造リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6092646A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229951A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体集積回路装置
US4801996A (en) * 1987-10-14 1989-01-31 Hewlett-Packard Company Gigahertz rate integrated circuit package incorporating semiconductive MIS power-line substrate
US4825279A (en) * 1986-10-08 1989-04-25 Fuji Electric Col, Ltd. Semiconductor device
WO1990016079A2 (en) * 1989-06-09 1990-12-27 Lee Jaesup N Low impedance packaging
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
JPH03109759A (ja) * 1989-09-22 1991-05-09 Fuji Electric Co Ltd 集積回路装置のプラスチックパッケージング用リードフレーム
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US6225685B1 (en) 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5462778A (en) * 1977-10-28 1979-05-21 Toshiba Corp Laminated frame for power ic
JPS589585A (ja) * 1981-07-06 1983-01-19 Toshiba Corp ブラシレス同期電動機の始動制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5462778A (en) * 1977-10-28 1979-05-21 Toshiba Corp Laminated frame for power ic
JPS589585A (ja) * 1981-07-06 1983-01-19 Toshiba Corp ブラシレス同期電動機の始動制御装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229951A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体集積回路装置
US4825279A (en) * 1986-10-08 1989-04-25 Fuji Electric Col, Ltd. Semiconductor device
US4801996A (en) * 1987-10-14 1989-01-31 Hewlett-Packard Company Gigahertz rate integrated circuit package incorporating semiconductive MIS power-line substrate
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5100498A (en) * 1988-06-17 1992-03-31 Ngk Insulators, Ltd. Method of producing a minutely patterned structure
WO1990016079A2 (en) * 1989-06-09 1990-12-27 Lee Jaesup N Low impedance packaging
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
WO1990016079A3 (en) * 1989-06-09 1991-02-07 Jaesup N Lee Low impedance packaging
JPH03109759A (ja) * 1989-09-22 1991-05-09 Fuji Electric Co Ltd 集積回路装置のプラスチックパッケージング用リードフレーム
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5359227A (en) * 1991-07-12 1994-10-25 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US6225685B1 (en) 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Similar Documents

Publication Publication Date Title
JPS6092646A (ja) 二層構造リ−ドフレ−ム
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2002033418A (ja) 半導体装置およびその製造方法
JP5240610B2 (ja) リードフレームのインナーリード同士の接続構造
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPS62173749A (ja) 半導体装置
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JPH01278757A (ja) リードフレーム
KR0148083B1 (ko) 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지
JPH1140925A (ja) プラスチック回路基板の電解めっき方法
JPS61185949A (ja) フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPS634355B2 (ja)
JP2717728B2 (ja) リードフレームの製造方法
JP2679197B2 (ja) 樹脂封止型半導体装置
JPS63169754A (ja) 半導体装置
JPS58134451A (ja) 多連フレ−ム
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS60206144A (ja) 半導体装置およびその製造方法
JPH0530305B2 (ja)
JPS60261146A (ja) 半導体装置の内部リ−ド部
JPS6427236A (en) Wire bonding method
JPS5874064A (ja) リ−ドフレ−ム
JPH03220759A (ja) 樹脂封止型半導体装置
JPH07107922B2 (ja) サ−デイプ型半導体装置