JPS6120343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6120343A JPS6120343A JP59141586A JP14158684A JPS6120343A JP S6120343 A JPS6120343 A JP S6120343A JP 59141586 A JP59141586 A JP 59141586A JP 14158684 A JP14158684 A JP 14158684A JP S6120343 A JPS6120343 A JP S6120343A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bonding
- semiconductor device
- semiconductor chip
- internal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特に高密度実装を可能とし
たパッケージの構造に係る。
たパッケージの構造に係る。
ＩＣやＬＳＩ等の半導体装置において、集積回路自体は
数・、ミ平方程度の小さな半導体チップの中に造り込ま
れるが、この半導体チップは種々の形態にパッケージン
グされた状態でプリン１−配線基板等に実装される。こ
のパッケージの一例として、樹脂封止型のＤＩＲ（デュ
アル・イン・リード・パッケージ）について説明すれば
次の通りである。
数・、ミ平方程度の小さな半導体チップの中に造り込ま
れるが、この半導体チップは種々の形態にパッケージン
グされた状態でプリン１−配線基板等に実装される。こ
のパッケージの一例として、樹脂封止型のＤＩＲ（デュ
アル・イン・リード・パッケージ）について説明すれば
次の通りである。
ＤＩＲパッケージへのアセンブリーは第２図（Ａ）（Ｂ
）に示すようなリードフレームを用い、第３図（Ａ）〜
（Ｃ）に示す工程によって行なわれる。
）に示すようなリードフレームを用い、第３図（Ａ）〜
（Ｃ）に示す工程によって行なわれる。
第３図（Ａ）はリードフレーム１の平面図で、同図（８
）はそのＢ−Ｂ線に沿う断面図である。
）はそのＢ−Ｂ線に沿う断面図である。
図示のように、リードフレーム１は導電性の薄い金属板
を所定のパターン形状に加工したもので、外枠２、ベッ
ド部３、インナーリード４、アウターリード５からなっ
ている。
を所定のパターン形状に加工したもので、外枠２、ベッ
ド部３、インナーリード４、アウターリード５からなっ
ている。
上記のリードフレーム１を用いてＤＩＰタイプの樹脂封
止型半導体装置をアセンブリーするには、まず第３図（
△）に示すように、ベッド部３上に半導体チップ６をマ
ウントし、該半導体チップ６の表面に形成されている内
部端子（ポンディングパッド）とインナーリード４・・
・の先端部との間をＡｕ或いはＡ１等のボンディングワ
イヤ７・・・で接続する。続いてエポキシ樹脂等の封止
樹脂を用いて樹脂モールド工程を行ない、第３図（Ｂ）
に示すように前記半導体チップ６およびワイヤボンデイ
ンク部分を樹脂モールド層８で封止する。その後、アウ
ターリード５を外枠２から切断すると共に各リードを連
結している不要部分を切除し、更に独立された夫々にア
ラ外−リード５・・・を所定方向に折曲げれば、第３図
（Ｃ）に示す外観をもったＤＩＰタイプの樹脂封止型半
導体装置が傳られる。
止型半導体装置をアセンブリーするには、まず第３図（
△）に示すように、ベッド部３上に半導体チップ６をマ
ウントし、該半導体チップ６の表面に形成されている内
部端子（ポンディングパッド）とインナーリード４・・
・の先端部との間をＡｕ或いはＡ１等のボンディングワ
イヤ７・・・で接続する。続いてエポキシ樹脂等の封止
樹脂を用いて樹脂モールド工程を行ない、第３図（Ｂ）
に示すように前記半導体チップ６およびワイヤボンデイ
ンク部分を樹脂モールド層８で封止する。その後、アウ
ターリード５を外枠２から切断すると共に各リードを連
結している不要部分を切除し、更に独立された夫々にア
ラ外−リード５・・・を所定方向に折曲げれば、第３図
（Ｃ）に示す外観をもったＤＩＰタイプの樹脂封止型半
導体装置が傳られる。
（背景技術の問題点）
ところで微細加工技術を含むＬＳＩ技術が飛躍的に向上
した結果、ＩＣの集積度は著しく進展し、これに伴って
１チツプ内に形成される集積回路の多端子化およびパッ
ケージの多ビン化を生じている。そして、種々の状況か
ら判断すると、この傾向には今後益々拍車がかかること
が予想される。
した結果、ＩＣの集積度は著しく進展し、これに伴って
１チツプ内に形成される集積回路の多端子化およびパッ
ケージの多ビン化を生じている。そして、種々の状況か
ら判断すると、この傾向には今後益々拍車がかかること
が予想される。
例えば、特にマイクロプロセツサについては高性能化お
よび多機能化の要請により、データ・アドレスバスの多
ビット化は必至である。また、論理回路システムを１チ
ツプでカスタム化したゲートアレイについては、今後は
大規模なシステムのものが１！請されるであろうから、
その入出力端子数は増大の一途を辿ることが予想される
。
よび多機能化の要請により、データ・アドレスバスの多
ビット化は必至である。また、論理回路システムを１チ
ツプでカスタム化したゲートアレイについては、今後は
大規模なシステムのものが１！請されるであろうから、
その入出力端子数は増大の一途を辿ることが予想される
。
ところが現在のパッケージング技術を考えた場合、上記
のような端子数の増大に対応することは困難である。例
えば、上述したＤＩＰタイプの樹脂封止パッケージの場
合、最高４２ビンのものが現在作製されているが、これ
以上多ビン化することは極めて困難といわざるを得ない
。即ち、リードフレーム１において、ベッド部３の周囲
に配置できるインナーリードの４・・・の数が平面的に
制限されざるを得えない。また、多ピン化すると両端部
分のインナーリードが長くなるから、製作や取扱いが困
難になるといった問題が生じる。
のような端子数の増大に対応することは困難である。例
えば、上述したＤＩＰタイプの樹脂封止パッケージの場
合、最高４２ビンのものが現在作製されているが、これ
以上多ビン化することは極めて困難といわざるを得ない
。即ち、リードフレーム１において、ベッド部３の周囲
に配置できるインナーリードの４・・・の数が平面的に
制限されざるを得えない。また、多ピン化すると両端部
分のインナーリードが長くなるから、製作や取扱いが困
難になるといった問題が生じる。
（発明の目的）
本発明は上記事情に鑑みてなされたもので、特にリード
フレームを用いてパッケージにアセンブリーされる半導
体装置装置を対象とし、その多ビン化を可能とした構造
を提供するものである。
フレームを用いてパッケージにアセンブリーされる半導
体装置装置を対象とし、その多ビン化を可能とした構造
を提供するものである。
（発明の概要）
本発明による半導体装置は、金属性のベッド部と、該ベ
ッド部上にマウントされた半導体チップと、一端を前記
ベッド部の周囲に離間して配置された多数のリードと、
該リードの先端部と前記半導体チップの表面に形成され
ている内部端子との間を接続するボンディングワイヤと
、前記ベッド部、半導体チップ及びワイヤボンディング
部分を封止する外囲器とを具備し、前記リードの他端部
が前記外囲器の両側壁から外部に延出される半導体装置
において、前記リードが絶縁物層を介して積層された複
数の金属層からなると共に、そのボンディング端部が階
段状に切欠かれて前記積層された各金属層の表面が露出
され、該露出された各金属層表面の夫々が前記ボンディ
ングワイヤを介して夫々に対応した前記内部端子に接続
されていることを特徴とするものである。
ッド部上にマウントされた半導体チップと、一端を前記
ベッド部の周囲に離間して配置された多数のリードと、
該リードの先端部と前記半導体チップの表面に形成され
ている内部端子との間を接続するボンディングワイヤと
、前記ベッド部、半導体チップ及びワイヤボンディング
部分を封止する外囲器とを具備し、前記リードの他端部
が前記外囲器の両側壁から外部に延出される半導体装置
において、前記リードが絶縁物層を介して積層された複
数の金属層からなると共に、そのボンディング端部が階
段状に切欠かれて前記積層された各金属層の表面が露出
され、該露出された各金属層表面の夫々が前記ボンディ
ングワイヤを介して夫々に対応した前記内部端子に接続
されていることを特徴とするものである。
上記本発明の半導体装置では、従来の半導体装置の１本
分のリードで複数の内部端子を賄うことができるから、
同じ本数のリードで複数倍の多ビン化を達成できる。
分のリードで複数の内部端子を賄うことができるから、
同じ本数のリードで複数倍の多ビン化を達成できる。
また、リードのボンディング端部をベッド部の周囲に配
置するために要する面積についても、１ビン当り（即ち
、内部端子１個当り）でみれば従来の半導体装置の数分
の−で済み、多ビン化への対応に優れている。
置するために要する面積についても、１ビン当り（即ち
、内部端子１個当り）でみれば従来の半導体装置の数分
の−で済み、多ビン化への対応に優れている。
この結果、上記本発明の半導体装置によれば、ＤＩＰタ
イプの樹脂封止型半導体装置に適用した場合にも数百ビ
ン程度の多ビン化を達成することが可能である。
イプの樹脂封止型半導体装置に適用した場合にも数百ビ
ン程度の多ビン化を達成することが可能である。
以下に本発明の詳細な説明する。
第１図（Ａ）は本発明をＤＩＰタイプの樹脂封止型半導
体装置に適用した一実施例を示す斜視図であり、同図（
Ｂ）はそのワイヤボンディング状態を示す斜視図である
。これらの図において、１１は樹脂モールド層である。
体装置に適用した一実施例を示す斜視図であり、同図（
Ｂ）はそのワイヤボンディング状態を示す斜視図である
。これらの図において、１１は樹脂モールド層である。
該樹脂モールド層１１の内部には、第１図（Ｂ）に示す
ように、ベッド部１２上にマウントされた半導体チップ
１３が封止されている。そして、ポリイミド製の絶縁膜
１５を介して二枚の金属板１６１，１６２を積層した構
造のリード１４・・・が、その一端をベッド部１２の周
囲に向けて配置されている。該リード１４の先端部にお
いて、上層の金属板１６１および絶縁膜１５は図示のよ
うに切欠かれ、この切欠き部分で下層の金属板１６２の
表面が露出されている。そして、上層の金属板１６１の
先端部分はボンディングワイヤ１７１を介して半導体チ
ップ１３表面の内部端子１に接続され、また下層の金属
板１６２の露出表面もボンディングワイヤ１７２を介し
て別の内部端子１８２に接続されている。
ように、ベッド部１２上にマウントされた半導体チップ
１３が封止されている。そして、ポリイミド製の絶縁膜
１５を介して二枚の金属板１６１，１６２を積層した構
造のリード１４・・・が、その一端をベッド部１２の周
囲に向けて配置されている。該リード１４の先端部にお
いて、上層の金属板１６１および絶縁膜１５は図示のよ
うに切欠かれ、この切欠き部分で下層の金属板１６２の
表面が露出されている。そして、上層の金属板１６１の
先端部分はボンディングワイヤ１７１を介して半導体チ
ップ１３表面の内部端子１に接続され、また下層の金属
板１６２の露出表面もボンディングワイヤ１７２を介し
て別の内部端子１８２に接続されている。
これら二層構造を有するリード１４・・・の他端部は、
第１図（Ａ）に示したように樹脂モールド層１１の対向
する側壁から外部に延出され、且つ下方に折曲げられて
いる。
第１図（Ａ）に示したように樹脂モールド層１１の対向
する側壁から外部に延出され、且つ下方に折曲げられて
いる。
上記実施例になる半導体装置の外観は、第３図（Ｃ）に
示した従来の半導体装置の外観と全く同じで、樹脂モー
ルド隔１１の側壁から片側５本、両側で１０本のリード
１４が延出されたＤＩＰタイプである。しかし、第１図
の実施例の場合には、各リード１４・・・における二層
の金属板１６ｒ、１６２の夫々が独立して別々の内部端
子に接続されている。従って、各リード１４・・・にお
ける二層の金属板１６１．１６２の夫々が従来の半導体
装置における一本のリードと同じ機能を有している。
示した従来の半導体装置の外観と全く同じで、樹脂モー
ルド隔１１の側壁から片側５本、両側で１０本のリード
１４が延出されたＤＩＰタイプである。しかし、第１図
の実施例の場合には、各リード１４・・・における二層
の金属板１６ｒ、１６２の夫々が独立して別々の内部端
子に接続されている。従って、各リード１４・・・にお
ける二層の金属板１６１．１６２の夫々が従来の半導体
装置における一本のリードと同じ機能を有している。
この結果、上記実施例の半導体装置における実質的なビ
ン数は１０であり、第３図（Ｃ）の従来の半導体装置の
倍のビン数を得ることができる。
ン数は１０であり、第３図（Ｃ）の従来の半導体装置の
倍のビン数を得ることができる。
しかも、第１図（Ｂ）に示したリード１４のボンディン
グ端における構造から明らかなように、金属板１６１，
１６２における夫々のボンディングポストは垂直方向に
絶縁分離されているから、両者を分離するために水平方
向のスペースは必要としない。もし二つのボンディング
ポストを従来のように平面的に分離して配置しようとす
れば両者の間にスリットを設けなければならず、限られ
た面積内に多数のボンディングボス１〜を設ける上では
このスリットの分だけ不利である。従って、上記実施例
はベッド部１２の周囲に多数のボンディングポストを配
置できる点からも多ビン化に有利な構造になっている。
グ端における構造から明らかなように、金属板１６１，
１６２における夫々のボンディングポストは垂直方向に
絶縁分離されているから、両者を分離するために水平方
向のスペースは必要としない。もし二つのボンディング
ポストを従来のように平面的に分離して配置しようとす
れば両者の間にスリットを設けなければならず、限られ
た面積内に多数のボンディングボス１〜を設ける上では
このスリットの分だけ不利である。従って、上記実施例
はベッド部１２の周囲に多数のボンディングポストを配
置できる点からも多ビン化に有利な構造になっている。
更に、上記の実施例ではり一ド１４の先端部における切
欠きがリードの幅方向に沿ってなされているため、金属
板１６１．１６２のボンディングポスト配列方向は内部
端子１８１，１８２・・・の配列方向に並行になる。従
って、ワイヤボンディングに際しても従来と同じボンデ
ィングＩｌｌを用いて行なうことができる。
欠きがリードの幅方向に沿ってなされているため、金属
板１６１．１６２のボンディングポスト配列方向は内部
端子１８１，１８２・・・の配列方向に並行になる。従
って、ワイヤボンディングに際しても従来と同じボンデ
ィングＩｌｌを用いて行なうことができる。
但し、上記実施例の半導体装置を実装するに際してはプ
リント配線基板側のソツケットに工夫を加えねばならな
い。第４図はこのためのソケットの一例を示している。
リント配線基板側のソツケットに工夫を加えねばならな
い。第４図はこのためのソケットの一例を示している。
図示のように、ソケット２０の差込み穴に設けられた一
対の接点部材２１１゜２１２でリード１４を挟み込み、
二枚の金属板１６１．１６２を対応する接点部材２１１
，２１２で夫々別々に取出す構成になっている。
対の接点部材２１１゜２１２でリード１４を挟み込み、
二枚の金属板１６１．１６２を対応する接点部材２１１
，２１２で夫々別々に取出す構成になっている。
第５図は本発明の他の実施例になる半導体ＷＡｌｉ！に
おいて、リード１４′のボンディング端の構造を示す斜
視図（但し、図中ボンディングワイヤは省略しである）
である。図示のように、この実施例ではポリイミド絶縁
１１１１５１〜１５３を介して四枚の金属板１６１〜１
４斗を積層したリード１４′が用いられている。そして
、リード１４′のボンディング端はその幅方向に沿って
階段状に切掛かれ、各金属板１６１〜１６４の露出表面
（ボンディングポスト）が半導体チップ表面の内部端子
の配列方向に対して平行に配列されている。その他の構
成は第１図（Ａ）（Ｂ）の実施例と同様である。
おいて、リード１４′のボンディング端の構造を示す斜
視図（但し、図中ボンディングワイヤは省略しである）
である。図示のように、この実施例ではポリイミド絶縁
１１１１５１〜１５３を介して四枚の金属板１６１〜１
４斗を積層したリード１４′が用いられている。そして
、リード１４′のボンディング端はその幅方向に沿って
階段状に切掛かれ、各金属板１６１〜１６４の露出表面
（ボンディングポスト）が半導体チップ表面の内部端子
の配列方向に対して平行に配列されている。その他の構
成は第１図（Ａ）（Ｂ）の実施例と同様である。
この第５図の実施例でも基本的には第１図の実施例と同
様の効果が得られ、特に、四枚の金属板１６１〜１６４
を積層したリードの積層構造から、リード１４の本数の
４倍の多ビン化を達成することができる。
様の効果が得られ、特に、四枚の金属板１６１〜１６４
を積層したリードの積層構造から、リード１４の本数の
４倍の多ビン化を達成することができる。
他方、上記第４図の実施例では実装のために第１図の場
合とは若干異なった工夫を要する。即ち、第５図に示す
ように、リード１４′の先端を中心軸に対して対象に階
段状に切欠くことにより内側の金属板１６２．１６３の
表面を露出させると共に、ソツケット２０’ には図示
のように二対の接点部材２１１．２１４及び２１２，２
１３を設ける。
合とは若干異なった工夫を要する。即ち、第５図に示す
ように、リード１４′の先端を中心軸に対して対象に階
段状に切欠くことにより内側の金属板１６２．１６３の
表面を露出させると共に、ソツケット２０’ には図示
のように二対の接点部材２１１．２１４及び２１２，２
１３を設ける。
第６図は本発明の更に別の実施例を示している。
即ち、第１図および第５図の実施例ではリードのボンデ
ィング端をその幅方向に沿って階段状に切欠いたが、こ
の実施例ではリード１４″のボンディング端をその長手
方向に沿って階段状に切欠いである。その他の構成は第
１図の実施例と同じで、基本的には第１図の実施例と同
様の効果を得ることができる。但し、この実施例の場合
には金属板１６１のボンディングポストと金属板１６２
のボンディングポストとで対応する内部端子までの距離
が異なるから、従来のボンディング装置をそのまま用い
ることができず、このような千鳥状のワイヤボンディン
グを行なうための装置を新たに必要とすることになる。
ィング端をその幅方向に沿って階段状に切欠いたが、こ
の実施例ではリード１４″のボンディング端をその長手
方向に沿って階段状に切欠いである。その他の構成は第
１図の実施例と同じで、基本的には第１図の実施例と同
様の効果を得ることができる。但し、この実施例の場合
には金属板１６１のボンディングポストと金属板１６２
のボンディングポストとで対応する内部端子までの距離
が異なるから、従来のボンディング装置をそのまま用い
ることができず、このような千鳥状のワイヤボンディン
グを行なうための装置を新たに必要とすることになる。
なお、上述した実施例の半導体装置をアセンブリーする
ために用いるリードフレームは、インナーリードのボン
ディング端を夫々の形状に切欠いた複数枚のリードフレ
ームを絶縁膜を介して貼り合せれば容易に作製すること
ができる。
ために用いるリードフレームは、インナーリードのボン
ディング端を夫々の形状に切欠いた複数枚のリードフレ
ームを絶縁膜を介して貼り合せれば容易に作製すること
ができる。
以上詳述したように、本発明によれば、リードフレーム
を用いてパッケージにアセンブリーされる半導体装置装
置の多ビン化を可能とし、予想されるＬＳＩの端子数増
大に対応するための有力なパッケージング手段を提供で
きる等、顕著な効果が得られるものである。
を用いてパッケージにアセンブリーされる半導体装置装
置の多ビン化を可能とし、予想されるＬＳＩの端子数増
大に対応するための有力なパッケージング手段を提供で
きる等、顕著な効果が得られるものである。
第１図（Ａ）は本発明の一実施例になるＤＩＰタイプの
樹脂封止型半導体装置を示す斜視図であり、同図（Ｂ）
はそのワイヤボンディング部分を示す斜視図、第２図（
Ａ）は従来のＤＩＰ樹脂封止型半導体装置の製造に用い
られているリードフレームの平面図、第２図（Ｂ）は同
図（Ａ）のＢ−Ｂ線に沿う断面図、第３図（Ａ）〜（Ｃ
）は第２図のリードフレームを用いた従来の樹脂封止型
半導体装置の製造工程を示す図、第４図は第１図の実施
例になる半導体装置をソケットに実装した状態を示す拡
大断面図、第５図（Ａ）は本発明の他の実施例になる半
導体装置において、リードのボンディング端の構造をボ
ンディングワイヤを省略して示す斜視図であり、同図（
Ｂ）はこれをソケットに実装した状態を拡大して示す断
面図、第６図は本発明の更に別の実施例におけるリード
のボンディング部分を示す斜視図である。 １１・・・樹脂モールド層、１２・・・ベッド部、１２
・・・半導体チップ、１４．１４’ 、１４″・・・リ
ード、１５．１５１〜１５３・・・絶縁膜、１６１〜１
６４・・・金属板、１７１．１７２・・・ボンディング
ワイヤ、１８１．１８２・・・内部端子。 出願人代理人 弁理士 鈴江武彦 第３図 第４図 第５図
樹脂封止型半導体装置を示す斜視図であり、同図（Ｂ）
はそのワイヤボンディング部分を示す斜視図、第２図（
Ａ）は従来のＤＩＰ樹脂封止型半導体装置の製造に用い
られているリードフレームの平面図、第２図（Ｂ）は同
図（Ａ）のＢ−Ｂ線に沿う断面図、第３図（Ａ）〜（Ｃ
）は第２図のリードフレームを用いた従来の樹脂封止型
半導体装置の製造工程を示す図、第４図は第１図の実施
例になる半導体装置をソケットに実装した状態を示す拡
大断面図、第５図（Ａ）は本発明の他の実施例になる半
導体装置において、リードのボンディング端の構造をボ
ンディングワイヤを省略して示す斜視図であり、同図（
Ｂ）はこれをソケットに実装した状態を拡大して示す断
面図、第６図は本発明の更に別の実施例におけるリード
のボンディング部分を示す斜視図である。 １１・・・樹脂モールド層、１２・・・ベッド部、１２
・・・半導体チップ、１４．１４’ 、１４″・・・リ
ード、１５．１５１〜１５３・・・絶縁膜、１６１〜１
６４・・・金属板、１７１．１７２・・・ボンディング
ワイヤ、１８１．１８２・・・内部端子。 出願人代理人 弁理士 鈴江武彦 第３図 第４図 第５図
Claims (3)
- （１）金属性のベッド部と、該ベッド部上にマウントさ
れた半導体チップと、一端を前記ベッド部の周囲に離間
して配置された多数のリードと、該リードの先端部と前
記半導体チップの表面に形成されている内部端子との間
を接続するボンディングワイヤと、前記ベッド部、半導
体チップ及びワイヤボンディング部分を封止する外囲器
とを具備し、前記リードの他端部が前記外囲器の両側壁
から外部に延出される半導体装置において、前記リード
が絶縁物層を介して積層された複数の金属層からなると
共に、そのボンディング端部が階段状に切欠かれて前記
積層された各金属層の表面が露出され、該露出された各
金属層表面の夫々が前記ボンディングワイヤを介して夫
々に対応した前記内部端子に接続されていることを特徴
とする半導体装置。 - （２）前記リードのボンディング端部が、リードの幅方
向に沿って階段状に切欠かれていることを特徴とする特
許請求の範囲第１項記載の半導体装置。 - （３）前記リードのボンディング端部が、リードの長手
方向に沿って階段状に切欠かれていることを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141586A JPS6120343A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141586A JPS6120343A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120343A true JPS6120343A (ja) | 1986-01-29 |
Family
ID=15295445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141586A Pending JPS6120343A (ja) | 1984-07-09 | 1984-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089878A (en) * | 1989-06-09 | 1992-02-18 | Lee Jaesup N | Low impedance packaging |
-
1984
- 1984-07-09 JP JP59141586A patent/JPS6120343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089878A (en) * | 1989-06-09 | 1992-02-18 | Lee Jaesup N | Low impedance packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680092B2 (ja) | スタックパッケージ | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| US6278178B1 (en) | Integrated device package and fabrication methods thereof | |
| JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
| US5413970A (en) | Process for manufacturing a semiconductor package having two rows of interdigitated leads | |
| US5483024A (en) | High density semiconductor package | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| CN100547777C (zh) | 具有不对称引线框连接的电路小片封装 | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH02122557A (ja) | ピン格子配列集積回路パッケージ | |
| JPH0316245A (ja) | シングルインラインパッケージ用電気絶縁ヒートシンク及びその形成方法 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US20050156322A1 (en) | Thin semiconductor package including stacked dies | |
| JPH03102861A (ja) | 集積回路用リードフレーム | |
| JPS6120343A (ja) | 半導体装置 | |
| JPH0499056A (ja) | 複合集積回路チップ | |
| JP2000269413A (ja) | 半導体装置 | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JPH0677392A (ja) | 半導体装置とその製造方法 | |
| JPH02229461A (ja) | 半導体装置 | |
| KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2000260931A (ja) | 半導体装置およびその製造方法 |