JPH06334105A - 多層リードフレーム - Google Patents

多層リードフレーム

Info

Publication number
JPH06334105A
JPH06334105A JP5121328A JP12132893A JPH06334105A JP H06334105 A JPH06334105 A JP H06334105A JP 5121328 A JP5121328 A JP 5121328A JP 12132893 A JP12132893 A JP 12132893A JP H06334105 A JPH06334105 A JP H06334105A
Authority
JP
Japan
Prior art keywords
layer
ceramic plate
power
lead frame
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5121328A
Other languages
English (en)
Inventor
Toshiichi Takenouchi
敏一 竹之内
Kuniyuki Hori
邦行 堀
Mitsuharu Shimizu
満晴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5121328A priority Critical patent/JPH06334105A/ja
Priority to EP94303672A priority patent/EP0626725B1/en
Priority to KR1019940011157A priority patent/KR0125116B1/ko
Priority to DE69416341T priority patent/DE69416341T2/de
Publication of JPH06334105A publication Critical patent/JPH06334105A/ja
Priority to US08/434,733 priority patent/US5576577A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 １０ｎＦ以上の大きな静電容量を達成でき
る。 【構成】 少なくとも信号層１２、電源層１４、接地層
２０を絶縁体を介して積層してなる多層リードフレーム
において、電源層１４と接地層２０との間に強誘電体か
らなるセラミック板２２を介装し、該セラミック板２２
と電源層１４、接地層２０との間を導電性の接着材２４
で固着したことを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
用いる多層リードフレームに関する。
【０００２】
【従来の技術】多層のリードフレームは、少なくとも信
号層、電源層、接地層の３層をポリイミドフィルム等の
絶縁シートを介して積層したもので、電源層と接地層と
の間にデカップリングコンデンサが形成されることか
ら、バウンスとよばれる一種の電源雑音を小さくでき、
半導体素子のスイッチングに伴って生じる電源系、接地
系の電位変動を小さくできる利点がある。ところで昨今
ではデバイスの益々の高速化により、入出力バッファの
同時スイッチングによる電源系、接地系に生じる電圧降
下が大きくなっており、誤動作するおそれが大きくなっ
ている。これを改善するためには上記のデカップリング
コンデンサの静電容量を大きくすればよい。このために
特開平４−７３８２５号では、電源層と接地層との間の
絶縁シートに、絶縁性樹脂中に高誘電率を有する酸化タ
ンタル粉末またはチタン酸バリウム粉末を混入したシー
トを用いて、デカップリングコンデンサの静電容量を大
きくするようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の多層リードフレームには次のような問題点がある。す
なわち、絶縁性樹脂中に単に高誘電体粉末を混入させた
だけでは、理由は定かではないが、期待する理論値程の
静電容量を得られないことが判明した。具体的にはチタ
ン酸バリウム粉末を混入したもので誘電率（ε）が１０
程度である。特に昨今では１０ｎＦ〜５０ｎＦ程度の大
きな静電容量を有するデカップリングコンデンサが要求
されるようになっており、上記従来のものでは到底この
要求に応えられない。より大きな静電容量を得るために
は、絶縁性樹脂中により多量の高誘電体粉末を混入させ
ればよいと考えられるが、この場合には絶縁性樹脂の接
着性が損なわれ、使用不能となる事情がある。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、１０ｎ
Ｆ以上の大きな静電容量を達成できるデカップリングコ
ンデンサを内蔵する多層リードフレームを提供するにあ
る。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、少なくとも信号
層、電源層、接地層を絶縁体を介して積層してなる多層
リードフレームにおいて、前記電源層と接地層との間に
強誘電体からなるセラミック板を介装し、該セラミック
板と前記電源層、接地層との間を導電性の接着材で固着
したことを特徴としている。前記セラミック板はチタン
酸バリウムもしくはチタン酸ストロンチウムを主成分と
するセラミック板を用いると好適である。このセラミッ
ク板はグリーンシートあるいは粉末成形品を焼結して得
る。前記導電性の接着材は接着性を有する樹脂中に金属
粉末を混入した導電性フィルムを用いると好適である。
セラミック板の両表面に金属皮膜を形成するとさらに好
適である。
【０００６】
【作用】強誘電体粉末あるいはグリーンシートを焼結し
た緻密なセラミック板を介装したので、１０ｎＦ以上の
大きな静電容量のデカップリングコンデンサを内蔵する
多層リードフレームに形成できた。またセラミック板の
両面に金属皮膜を形成することで、より大きな静電容量
のデカップリングコンデンサを形成でき、さらに高周波
特性にも優れる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は多層リードフレーム１０
の断面図を示す。１２は信号層で、金属板をエッチング
加工もしくはプレス加工してインナーリード、アウター
リードを有するリードフレーム形状に形成されている。
１４は電源層であり、金属板をエッチングまたはプレス
加工して枠状に形成されている。この電源層１４は両面
に接着材が付着された絶縁シート１６により信号層１２
のインナーリードに重ねて積層される。電源層１４の内
端側はインナーリード先端よりもさらに内方に突出し、
搭載される半導体素子の電源端子に任意の位置でワイヤ
ボンディング可能になされている。電源層１４は外方に
突出する接触子１８によりインナーリード中の電源ライ
ンに接続される。２０は接地層であり、金属板により方
形状に形成され、強誘電体からなるセラミック板２２を
挟んで、セラミック板２２両面に塗布した導電性接着材
２４、２４により電源層１４に重ねて積層されている。
接地層２０の上面に半導体素子（図示せず）が搭載され
る。搭載した半導体素子と信号層１２、電源層１４、接
地層２０との間にワイヤ等により電気的接続がなされ、
半導体素子を樹脂封止することにより、半導体装置に完
成される。なお、封止樹脂との密着性を向上させるた
め、各絶縁シート１６、電源層１４、セラミック板２
２、導電性接着材２４、２４、接地層２０には封止樹脂
ブリッジ用の貫通孔を形成するとよい。図２にはセラミ
ック板２２に貫通孔２６を形成した例を示す。
【０００８】セラミック板２２は、チタン酸バリウム、
チタン酸ストロンチウム、酸化タンタル等の強誘電体粉
末と溶剤、有機バインダー、さらには焼結助剤を混練し
たスラリーをシート状に形成したグリーンシートを焼結
し、さらには０．１ｍｍ〜０．３ｍｍ程度の必要な厚さ
に研磨して形成される。チタン酸バリウムを主とするセ
ラミック板２２の場合には誘電率が２０００から３００
０、場合によっては６０００以上の強誘電体となる。セ
ラミック板２２は電源層１４とほぼ同一形状の枠状に形
成される。枠状に形成するには、シート状に焼結、研磨
した後、超音波加工、あるいはレーザー加工などによっ
て形成できる。なお、グリーンシートの段階で枠状にあ
らかじめ加工することもできるが、焼結による縮みで寸
法が変動したり、反り等の変形が生じやすくなるので好
ましくない。
【０００９】導電性接着材２４、２４には、はんだも用
いることができるが、セラミック板２２との熱膨張率の
差が大きく、セラミック板２２に割れ等が生じるので、
接着性を有する樹脂に銀等の金属粉末を混入してフィル
ム状に形成した導電性樹脂フィルムを用いると好適であ
る。
【００１０】上記のようにして形成した多層リードフレ
ーム１０によれば、１０ｎＦ以上の大きな静電容量のデ
カップリングコンデンサを内蔵する多層リードフレーム
に形成できた。これは強誘電体粉末を焼結した緻密なセ
ラミック板を介装したためである。上記では３層のリー
ドフレームに形成したが、電源層を２層に設けるなど、
全体として４層以上の多層に形成できる。
【００１１】図３は他の実施例を示す。この図３は電源
層１４と接地層２０との間の部分断面図である。本実施
例ではセラミック板２２の両面に無電解金めっき層等か
らなる金属皮膜２８、２８を形成している。この金属皮
膜２８、２８は蒸着、あるいはスパッタリング等によっ
ても形成できる。このようにセラミック板２２の両面に
金属皮膜２８、２８を形成することで、デカップリング
コンデンサとしての静電容量をさらに大きくすることが
できると共に、高周波特性にも格段に優れることがわか
った。図４はセラミック板２２をそのまま用いた場合Ａ
と、セラミック板２２の両面に金（Ａｕ）の金属皮膜２
８、２８を形成した場合Ｂのクロック周波数と静電容量
との関係を示すグラフである。図４から明らかなよう
に、セラミック板２２に金属皮膜を形成した場合の方
が、静電容量が格段に大きくなる。またセラミック板２
２をそのまま用いた場合には、クロック周波数が３００
ＫＨＺ付近から急激に低下してしまうのに対し、金属皮
膜を形成した場合には、１０ＭＨＺ付近までは静電容量
が一定であり、２０ＭＨＺ付近から初めて急激に低下す
ることがわかる。セラミック板２２の両面に金属皮膜を
形成することにより静電容量が大きくなるのは、金属皮
膜２８、２８を形成することにより、導電性フィルム２
４、２４の接触抵抗が減少し、また金属皮膜２８、２８
が電極として機能し、電極間距離が小さくなるなどによ
るものと考えられる。金属皮膜２８、２８を形成した場
合、静電容量が高い周波数まで安定であるという理由は
定かでない。
【００１２】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１３】
【発明の効果】本発明によれば、１０ｎＦ以上の大きな
静電容量を達成できるデカップリングコンデンサを内蔵
する多層リードフレームを提供することができる。また
セラミック板の両面に金属皮膜を形成することで、より
大きな静電容量のデカップリングコンデンサを形成で
き、さらに高周波特性にも優れるという著効を奏する。
【図面の簡単な説明】
【図１】第１の実施例を示した断面図ある。
【図２】セラミック板の正面図である。
【図３】セラミック板の両面に金属皮膜を形成した実施
例を示す部分断面図である。
【図４】クロック周波数と静電容量との関係を示すグラ
フである。
【符号の説明】
１０ 多層リードフレーム １２ 信号層 １４ 電源層 １６ 絶縁シート ２０ 接地層 ２２ セラミック板 ２４ 導電性フィルム ２８ 金属皮膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも信号層、電源層、接地層を絶
    縁体を介して積層してなる多層リードフレームにおい
    て、 前記電源層と接地層との間に強誘電体からなるセラミッ
    ク板を介装し、該セラミック板と前記電源層、接地層と
    の間を導電性の接着材で固着したことを特徴とする多層
    リードフレーム。
  2. 【請求項２】 前記セラミック板がチタン酸バリウムも
    しくはチタン酸ストロンチウムを主成分とするセラミッ
    ク板であることを特徴とする請求項１記載の多層リード
    フレーム。
  3. 【請求項３】 前記導電性の接着材が接着性を有する樹
    脂中に金属粉末を混入した導電性フィルムであることを
    特徴とする請求項１または２記載の多層リードフレー
    ム。
  4. 【請求項４】 セラミック板の両表面に金属皮膜が形成
    されていることを特徴とする請求項１、２または３記載
    の多層リードフレーム。
JP5121328A 1993-05-24 1993-05-24 多層リードフレーム Pending JPH06334105A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5121328A JPH06334105A (ja) 1993-05-24 1993-05-24 多層リードフレーム
EP94303672A EP0626725B1 (en) 1993-05-24 1994-05-23 Multi-layer lead-frame for a semiconductor device
KR1019940011157A KR0125116B1 (ko) 1993-05-24 1994-05-23 다층 리드 프레임
DE69416341T DE69416341T2 (de) 1993-05-24 1994-05-23 Mehrschicht-Leiterahmen für eine Halbleiteranordnung
US08/434,733 US5576577A (en) 1993-05-24 1995-05-04 Multi-layer lead-frame for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5121328A JPH06334105A (ja) 1993-05-24 1993-05-24 多層リードフレーム

Publications (1)

Publication Number Publication Date
JPH06334105A true JPH06334105A (ja) 1994-12-02

Family

ID=14808539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5121328A Pending JPH06334105A (ja) 1993-05-24 1993-05-24 多層リードフレーム

Country Status (5)

Country Link
US (1) US5576577A (ja)
EP (1) EP0626725B1 (ja)
JP (1) JPH06334105A (ja)
KR (1) KR0125116B1 (ja)
DE (1) DE69416341T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
SG60099A1 (en) 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
US6878572B2 (en) * 2002-05-30 2005-04-12 Intel Corporation High capacitance package substrate
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
CN101627450B (zh) * 2007-03-08 2013-10-30 日本电气株式会社 电容元件、印刷布线板、半导体封装以及半导体电路
US9484320B2 (en) * 2012-04-27 2016-11-01 Freescale Semiconductor, Inc. Vertically packaged integrated circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
BE904407A (fr) * 1985-03-13 1986-06-30 Rogers Corp Condensateur de decouplage et methode de fabrication de celui-ci.
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JP2784235B2 (ja) * 1989-10-16 1998-08-06 新光電気工業株式会社 リードフレーム及び半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JP2828326B2 (ja) * 1990-07-12 1998-11-25 新光電気工業株式会社 多層リードフレームおよびその製造方法
JPH0479264A (ja) * 1990-07-20 1992-03-12 Nec Corp Ｌｓｉパッケージ
JP2833170B2 (ja) * 1990-07-25 1998-12-09 富士ゼロックス株式会社 電子写真感光体の製造方法
JPH04114462A (ja) * 1990-09-04 1992-04-15 Sumitomo Electric Ind Ltd リードフレーム
JPH04119659A (ja) * 1990-09-10 1992-04-21 Sumitomo Electric Ind Ltd リードフレーム
JPH05160334A (ja) * 1991-12-09 1993-06-25 Shinko Electric Ind Co Ltd 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
JP3081335B2 (ja) * 1991-12-27 2000-08-28 新光電気工業株式会社 多層リードフレーム及びこれを用いた半導体装置
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same

Also Published As

Publication number Publication date
DE69416341D1 (de) 1999-03-18
DE69416341T2 (de) 1999-07-01
KR0125116B1 (ko) 1997-12-11
KR940027145A (ko) 1994-12-10
EP0626725A3 (en) 1995-04-19
US5576577A (en) 1996-11-19
EP0626725A2 (en) 1994-11-30
EP0626725B1 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
US4737742A (en) Unit carrying surface acoustic wave devices
US4382156A (en) Multilayer bus bar fabrication technique
CN109559894A (zh) 复合电子组件及具有复合电子组件的板
JPS61108160A (ja) コンデンサ内蔵型半導体装置及びその製造方法
US9673383B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JPH06334105A (ja) 多層リードフレーム
JPS62173813A (ja) 弾性表面波素子
CN110970220B (zh) 复合电子组件
JP2587851Y2 (ja) 積層コンデンサ
JP3209304B2 (ja) 積層型電子部品及びその製造方法
JPH1141062A (ja) 圧電フィルタ
JP3025379B2 (ja) 積層コンデンサの製造方法
JPH05160334A (ja) 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
US10418181B2 (en) Single layer capacitors
JPH07183470A (ja) 半導体装置
JPH06120073A (ja) チップ型積層セラミックコンデンサ
JPH065771A (ja) 多層リードフレーム及び半導体装置
JPH09312457A (ja) 容量素子付き回路基板
JPH05152506A (ja) 半導体集積回路装置
JPH04207011A (ja) 薄膜コンデンサ部品
JP3187239B2 (ja) 半導体素子収納用パッケージ
US7245477B2 (en) Decoupling capacitor and method
JPH04280411A (ja) 積層セラミックコンデンサ
JP2000133905A (ja) 容量素子付き回路基板
JPS59136961A (ja) 電子回路部品