JPH07183470A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07183470A JPH07183470A JP6253346A JP25334694A JPH07183470A JP H07183470 A JPH07183470 A JP H07183470A JP 6253346 A JP6253346 A JP 6253346A JP 25334694 A JP25334694 A JP 25334694A JP H07183470 A JPH07183470 A JP H07183470A
- Authority
- JP
- Japan
- Prior art keywords
- decoupling capacitor
- semiconductor element
- semiconductor device
- thin film
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】スイッチングノイズを最小限に抑制することが
できるとともに、デカップリングコンデンサの半導体素
子からの剥離を確実に防止することができる半導体装置
を提供する。 【構成】絶縁性基板と、この絶縁性基板に配置された半
導体素子２と、この半導体素子２の上面に接合され、半
導体素子２と電気的に接続されたデカップリングコンデ
ンサ３とを有する半導体装置であって、デカップリング
コンデンサと半導体素子の熱膨張係数の差が０．８×１
０-6／℃以下であるとともに、デカップリングコンデン
サを導電性接合剤３Ａにより半導体素子に電気的に接続
してなるものである。
できるとともに、デカップリングコンデンサの半導体素
子からの剥離を確実に防止することができる半導体装置
を提供する。 【構成】絶縁性基板と、この絶縁性基板に配置された半
導体素子２と、この半導体素子２の上面に接合され、半
導体素子２と電気的に接続されたデカップリングコンデ
ンサ３とを有する半導体装置であって、デカップリング
コンデンサと半導体素子の熱膨張係数の差が０．８×１
０-6／℃以下であるとともに、デカップリングコンデン
サを導電性接合剤３Ａにより半導体素子に電気的に接続
してなるものである。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性基板上に搭載さ
れた半導体素子と、この半導体素子の上部にデカップリ
ングコンデンサを有する半導体装置に関するものであ
る。
れた半導体素子と、この半導体素子の上部にデカップリ
ングコンデンサを有する半導体装置に関するものであ
る。
【０００２】
【従来技術】近年においては、高度に集積された論理回
路モジュールの超高速スイッチングによるノイズを抑制
するために、スイッチングノイズが、共通の主電源回路
によって信号線に結合しないように、適当なデカップリ
ングコンデンサが使用されている（例えば、特公平４−
７０７６４号公報参照）。
路モジュールの超高速スイッチングによるノイズを抑制
するために、スイッチングノイズが、共通の主電源回路
によって信号線に結合しないように、適当なデカップリ
ングコンデンサが使用されている（例えば、特公平４−
７０７６４号公報参照）。
【０００３】このようなデカップリングコンデンサは、
半導体素子のスイッチングのために、容易に利用しうる
動力源として役立つ。このようなデカップリングコンデ
ンサは、スイッチング電流を与えるために急速に放電し
た後、外部電源によって再充電される。従って、論理回
路のスイッチング速度は、半導体素子及びコンデンサの
間の電流路のインダクタンスに深く関係しており、この
インダクタンスを最小にするには、半導体素子とコンデ
ンサとを互いに近接して配置し、かつ、半導体素子とコ
ンデンサとの間に多数の短い電流路を設けることが必要
である。このための一つの方法として、基板の上面の各
半導体素子に隣接してデカップリングコンデンサを設け
た半導体装置が知られている。
半導体素子のスイッチングのために、容易に利用しうる
動力源として役立つ。このようなデカップリングコンデ
ンサは、スイッチング電流を与えるために急速に放電し
た後、外部電源によって再充電される。従って、論理回
路のスイッチング速度は、半導体素子及びコンデンサの
間の電流路のインダクタンスに深く関係しており、この
インダクタンスを最小にするには、半導体素子とコンデ
ンサとを互いに近接して配置し、かつ、半導体素子とコ
ンデンサとの間に多数の短い電流路を設けることが必要
である。このための一つの方法として、基板の上面の各
半導体素子に隣接してデカップリングコンデンサを設け
た半導体装置が知られている。
【０００４】このような半導体装置として、図４に示す
ようなものが知られている。この半導体装置は、パッケ
ージ１１の上部に半導体素子１３が配置されており、こ
の半導体素子１３の上部にデカップリングコンデンサ１
５が接合され、このデカップリングコンデンサ１５と半
導体素子１３がワイヤボンディングにより電気的に接続
されている。このような半導体装置では、デカップリン
グコンデンサ１５によりインダクタンスを減少させてス
イッチングノイズを低減することができる。
ようなものが知られている。この半導体装置は、パッケ
ージ１１の上部に半導体素子１３が配置されており、こ
の半導体素子１３の上部にデカップリングコンデンサ１
５が接合され、このデカップリングコンデンサ１５と半
導体素子１３がワイヤボンディングにより電気的に接続
されている。このような半導体装置では、デカップリン
グコンデンサ１５によりインダクタンスを減少させてス
イッチングノイズを低減することができる。
【０００５】
【発明が解決しようとする問題】しかしながら、上記の
ような半導体装置では、デカップリングコンデンサ１５
と半導体素子１３とをワイヤボンディングにより電気的
に接続していたため、接続電流路が未だ長く、データ処
理の高速処理が要求される今日では、上記のような半導
体装置でもまだインダクタンスが高く、スイッチングノ
イズが高いという問題があった。
ような半導体装置では、デカップリングコンデンサ１５
と半導体素子１３とをワイヤボンディングにより電気的
に接続していたため、接続電流路が未だ長く、データ処
理の高速処理が要求される今日では、上記のような半導
体装置でもまだインダクタンスが高く、スイッチングノ
イズが高いという問題があった。
【０００６】また、半導体素子の上面にデカップリング
コンデンサの下面を接合する際などに高温となるため、
半導体素子とデカップリングコンデンサの熱膨張率の差
により、デカップリングコンデンサに熱応力が生じ、デ
カップリングコンデンサが半導体素子から剥離する虞が
あった。
コンデンサの下面を接合する際などに高温となるため、
半導体素子とデカップリングコンデンサの熱膨張率の差
により、デカップリングコンデンサに熱応力が生じ、デ
カップリングコンデンサが半導体素子から剥離する虞が
あった。
【０００７】
【課題を解決するための手段】本発明者は、上記問題に
対して検討を重ねた結果、半導体素子の上面にデカップ
リングコンデンサの下面をハンダ等により電気的に接続
することにより、スイッチングノイズを最小限に抑制す
ることができることを知見し、本発明に至ったた。
対して検討を重ねた結果、半導体素子の上面にデカップ
リングコンデンサの下面をハンダ等により電気的に接続
することにより、スイッチングノイズを最小限に抑制す
ることができることを知見し、本発明に至ったた。
【０００８】また、半導体素子の上面に、半導体素子と
ほぼ近似した熱膨張係数を有するデカップリングコンデ
ンサを接合することにより、半導体素子の上面にデカッ
プリングコンデンサの下面を接合する際などに高温とな
った場合でも、デカップリングコンデンサの半導体素子
からの剥離を防止することができることを知見し、本発
明に至った。
ほぼ近似した熱膨張係数を有するデカップリングコンデ
ンサを接合することにより、半導体素子の上面にデカッ
プリングコンデンサの下面を接合する際などに高温とな
った場合でも、デカップリングコンデンサの半導体素子
からの剥離を防止することができることを知見し、本発
明に至った。
【０００９】即ち、本発明の半導体装置は、絶縁性基板
と、この絶縁性基板に搭載された半導体素子と、この半
導体素子の上面に接合され前記半導体素子と電気的に接
続されたデカップリングコンデンサとを有する半導体装
置であって、前記デカップリングコンデンサと前記半導
体素子の熱膨張係数の差が０．８×１０-6／℃以下であ
るとともに、前記デカップリングコンデンサを導電性接
合剤により前記半導体素子に電気的に接続してなるもの
である。デカップリングコンデンサが、前記半導体素子
の熱膨張係数に近い熱膨張係数の材料からなる基板表面
に、Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種からなる第
１電極膜、誘電体膜、Ａｌ，Ｃｒ，Ｃｕのうち少なくと
も一種からなる第２電極膜を順次形成して構成されてい
ることが望ましい。
と、この絶縁性基板に搭載された半導体素子と、この半
導体素子の上面に接合され前記半導体素子と電気的に接
続されたデカップリングコンデンサとを有する半導体装
置であって、前記デカップリングコンデンサと前記半導
体素子の熱膨張係数の差が０．８×１０-6／℃以下であ
るとともに、前記デカップリングコンデンサを導電性接
合剤により前記半導体素子に電気的に接続してなるもの
である。デカップリングコンデンサが、前記半導体素子
の熱膨張係数に近い熱膨張係数の材料からなる基板表面
に、Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種からなる第
１電極膜、誘電体膜、Ａｌ，Ｃｒ，Ｃｕのうち少なくと
も一種からなる第２電極膜を順次形成して構成されてい
ることが望ましい。
【００１０】
【作用】本発明においては、導電性接合剤により半導体
素子の上面にデカップリングコンデンサを接合するとと
もに、この導電性接合剤により半導体素子とデカップリ
ングコンデンサとを電気的に接続したので、デカップリ
ングコンデンサと半導体素子とをワイヤボンディングに
より接続した従来の半導体装置よりも接続電流路が短く
なり、これにより、インダクタンスが低く抑制される。
素子の上面にデカップリングコンデンサを接合するとと
もに、この導電性接合剤により半導体素子とデカップリ
ングコンデンサとを電気的に接続したので、デカップリ
ングコンデンサと半導体素子とをワイヤボンディングに
より接続した従来の半導体装置よりも接続電流路が短く
なり、これにより、インダクタンスが低く抑制される。
【００１１】また、デカップリングコンデンサを、半導
体素子の熱膨張係数に近い材料を用いて構成したため、
半導体素子の上面にデカップリングコンデンサを、高温
でハンダ等により接合する際などでも、半導体素子とデ
カップリングコンデンサとの間に熱応力を生じることが
殆どなく、デカップリングコンデンサが半導体素子から
剥離することがない。
体素子の熱膨張係数に近い材料を用いて構成したため、
半導体素子の上面にデカップリングコンデンサを、高温
でハンダ等により接合する際などでも、半導体素子とデ
カップリングコンデンサとの間に熱応力を生じることが
殆どなく、デカップリングコンデンサが半導体素子から
剥離することがない。
【００１２】
【実施例】次に、本発明を実施例に基づき説明する。図
１は本発明の半導体装置を示すもので、符号１は、例え
ば、アルミナからなる絶縁基板であるパッケージを示し
ている。
１は本発明の半導体装置を示すもので、符号１は、例え
ば、アルミナからなる絶縁基板であるパッケージを示し
ている。
【００１３】このパッケージ１の凹部にはシリコンから
なる半導体素子２が配置されており、パッケージ１と半
導体素子２とはワイヤボンディングにより電気的に接続
されている。この半導体素子２の上面にはデカップリン
グコンデンサ３が導電性接合剤３Ａ（例えば、ハンダと
Ａｕの合金）により接合されており、半導体素子２の上
面とデカップリングコンデンサ３の下面が電気的に接続
されている。このデカップリングコンデンサ３は、半導
体素子２を構成するシリコンの熱膨張係数とほぼ同一の
熱膨張係数を有している。
なる半導体素子２が配置されており、パッケージ１と半
導体素子２とはワイヤボンディングにより電気的に接続
されている。この半導体素子２の上面にはデカップリン
グコンデンサ３が導電性接合剤３Ａ（例えば、ハンダと
Ａｕの合金）により接合されており、半導体素子２の上
面とデカップリングコンデンサ３の下面が電気的に接続
されている。このデカップリングコンデンサ３は、半導
体素子２を構成するシリコンの熱膨張係数とほぼ同一の
熱膨張係数を有している。
【００１４】このデカップリングコンデンサ３は、図２
に示すように、シリコン基板４と、このシリコン基板４
の表面に、Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種から
なる第１電極薄膜５、ＳｉＯ2 からなる誘電体薄膜６、
Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種からなる第２電
極薄膜７を順次形成して構成されている。第１電極薄膜
５は、接続導体８，導電性接合剤３Ａを介して半導体素
子２に電気的に接続され，第２電極薄膜７は導電性接合
剤３Ａを介して半導体素子２に電気的に接続されてい
る。接続導体８は、第２電極薄膜７には電気的に接続さ
れていない。
に示すように、シリコン基板４と、このシリコン基板４
の表面に、Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種から
なる第１電極薄膜５、ＳｉＯ2 からなる誘電体薄膜６、
Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種からなる第２電
極薄膜７を順次形成して構成されている。第１電極薄膜
５は、接続導体８，導電性接合剤３Ａを介して半導体素
子２に電気的に接続され，第２電極薄膜７は導電性接合
剤３Ａを介して半導体素子２に電気的に接続されてい
る。接続導体８は、第２電極薄膜７には電気的に接続さ
れていない。
【００１５】シリコン基板４，電極薄膜５，７および誘
電体薄膜６の大きさは、縦５〜２０ｍｍ横５〜２０ｍｍ
であり、シリコン基板４の厚みは０．１ｍｍ，電極薄膜
５，７の厚みは０．１μm ，誘電体薄膜６の厚みは０．
１μm とされている。
電体薄膜６の大きさは、縦５〜２０ｍｍ横５〜２０ｍｍ
であり、シリコン基板４の厚みは０．１ｍｍ，電極薄膜
５，７の厚みは０．１μm ，誘電体薄膜６の厚みは０．
１μm とされている。
【００１６】そして、デカップリングコンデンサ３の容
量としては５０〜１００ｎＦ要求されているが、ＳｉＯ
2 の比誘電率（εｒ）が約４．０であり、また、ＳｉＯ
2 からなる誘電体薄膜６の厚み０．１μm 程度で８０ｎ
Ｆの容量を得ることができるため、デカップリングコン
デンサ３としては充分な容量を得ることができる。
量としては５０〜１００ｎＦ要求されているが、ＳｉＯ
2 の比誘電率（εｒ）が約４．０であり、また、ＳｉＯ
2 からなる誘電体薄膜６の厚み０．１μm 程度で８０ｎ
Ｆの容量を得ることができるため、デカップリングコン
デンサ３としては充分な容量を得ることができる。
【００１７】以上のように構成された半導体装置は、次
のようにして形成される。先ず、パッケージ１の凹部に
半導体素子２を接合し、この半導体素子２とパッケージ
１とをワイヤボンディングにより接続する。一方、薄膜
装置により、シリコン基板４の上面に第１電極薄膜５、
誘電体薄膜６、第２電極薄膜７を順次形成し、デカップ
リングコンデンサ３を作成する。
のようにして形成される。先ず、パッケージ１の凹部に
半導体素子２を接合し、この半導体素子２とパッケージ
１とをワイヤボンディングにより接続する。一方、薄膜
装置により、シリコン基板４の上面に第１電極薄膜５、
誘電体薄膜６、第２電極薄膜７を順次形成し、デカップ
リングコンデンサ３を作成する。
【００１８】そして、図３に示すように、半導体素子２
の上面に半田とＡｕからなる合金ボールを配置し、この
上にデカップリングコンデンサ３を配置し、１５０〜３
５０℃の温度で加熱することにより（Flip-Chip)、図１
に示すような半導体装置が得られる。
の上面に半田とＡｕからなる合金ボールを配置し、この
上にデカップリングコンデンサ３を配置し、１５０〜３
５０℃の温度で加熱することにより（Flip-Chip)、図１
に示すような半導体装置が得られる。
【００１９】このような半導体装置では、導電性接合剤
により半導体素子２の上面にデカップリングコンデンサ
３の下面を電気的に接合したので、デカップリングコン
デンサ３と半導体素子２とをワイヤボンディングにより
接続した従来の半導体装置よりも接続電流路が短くな
り、これにより、インダクタンスが低く抑制され、高速
演習素子で問題となるスイッチング等のノイズを低減す
ることができる。
により半導体素子２の上面にデカップリングコンデンサ
３の下面を電気的に接合したので、デカップリングコン
デンサ３と半導体素子２とをワイヤボンディングにより
接続した従来の半導体装置よりも接続電流路が短くな
り、これにより、インダクタンスが低く抑制され、高速
演習素子で問題となるスイッチング等のノイズを低減す
ることができる。
【００２０】また、シリコンからなる半導体素子２と同
一材料のシリコン基板４を用いてデカップリングコンデ
ンサ３を作成したので、半導体素子２とデカップリング
コンデンサ３の熱膨張係数がほぼ同じになり、半導体素
子２の上面にデカップリングコンデンサ３を高温で接合
する際でも、半導体素子２とデカップリングコンデンサ
３との間に熱応力を殆ど生じることがなく、デカップリ
ングコンデンサ３が半導体素子２から剥離することがな
い。尚、第１電極薄膜５、誘電体薄膜６、第２電極薄膜
７は薄膜であるため、デカップリングコンデンサ３の熱
膨張係数には殆ど影響を与えず、デカップリングコンデ
ンサ３の熱膨張係数は、基板４の熱膨張係数とほぼ一致
する。
一材料のシリコン基板４を用いてデカップリングコンデ
ンサ３を作成したので、半導体素子２とデカップリング
コンデンサ３の熱膨張係数がほぼ同じになり、半導体素
子２の上面にデカップリングコンデンサ３を高温で接合
する際でも、半導体素子２とデカップリングコンデンサ
３との間に熱応力を殆ど生じることがなく、デカップリ
ングコンデンサ３が半導体素子２から剥離することがな
い。尚、第１電極薄膜５、誘電体薄膜６、第２電極薄膜
７は薄膜であるため、デカップリングコンデンサ３の熱
膨張係数には殆ど影響を与えず、デカップリングコンデ
ンサ３の熱膨張係数は、基板４の熱膨張係数とほぼ一致
する。
【００２１】さらに、安価なシリコン基板４，ＳｉＯ2
からなる誘電体薄膜６，Ａｌ，Ｃｒ，Ｃｕからなる電極
薄膜５，７を用いたため、安価に高性能の半導体装置を
作成することができる。
からなる誘電体薄膜６，Ａｌ，Ｃｒ，Ｃｕからなる電極
薄膜５，７を用いたため、安価に高性能の半導体装置を
作成することができる。
【００２２】本発明者は、シリコンの熱膨張係数（３．
５×１０-6／℃）との熱膨張係数の差が０．８×１０-6
／℃であるＳｉ3 Ｎ4 からなる基板（２．７×１０-6／
℃）と、上記実施例と同様な第１電極薄膜、誘電体薄
膜、第２電極薄膜により、デカップリングコンデンサを
構成し、半導体装置を作成したところ、半導体素子の上
面にデカップリングコンデンサを接合する際などでも、
デカップリングコンデンサが半導体素子から剥離するこ
とがなかった。また、シリコンの熱膨張係数（３．５×
１０-6／℃）とほぼ同一の熱膨張係数を有するＳｉＣか
らなる基板と、上記実施例と同様な第１電極薄膜、誘電
体薄膜、第２電極薄膜により、デカップリングコンデン
サを構成し、半導体装置を作成したところ、半導体素子
の上面にデカップリングコンデンサを接合する際などで
も、デカップリングコンデンサが半導体素子から剥離す
ることがなかった。
５×１０-6／℃）との熱膨張係数の差が０．８×１０-6
／℃であるＳｉ3 Ｎ4 からなる基板（２．７×１０-6／
℃）と、上記実施例と同様な第１電極薄膜、誘電体薄
膜、第２電極薄膜により、デカップリングコンデンサを
構成し、半導体装置を作成したところ、半導体素子の上
面にデカップリングコンデンサを接合する際などでも、
デカップリングコンデンサが半導体素子から剥離するこ
とがなかった。また、シリコンの熱膨張係数（３．５×
１０-6／℃）とほぼ同一の熱膨張係数を有するＳｉＣか
らなる基板と、上記実施例と同様な第１電極薄膜、誘電
体薄膜、第２電極薄膜により、デカップリングコンデン
サを構成し、半導体装置を作成したところ、半導体素子
の上面にデカップリングコンデンサを接合する際などで
も、デカップリングコンデンサが半導体素子から剥離す
ることがなかった。
【００２３】また、デカップリングコンデンサ３の誘電
体薄膜６としてＳｉＯ2 薄膜を用いた例について説明し
たが、本発明では誘電体薄膜としてＳｒＴｉＯ3 を用い
ても良い。そして、ＳｒＴｉＯ3 薄膜からなる誘電体薄
膜は比誘電率（εｒ）が２００であり、０．０１μm の
厚みがあれば、４００ｎＦの容量を得ることができ、デ
カップリングコンデンサとしては充分な容量を得ること
ができる。他の誘電体薄膜として、ＢａＴｉＯ3 やＢａ
1-x Ｓｒx ＴｉＯ3 ，ＰＺＴ（ＰｂＺｒ1-x Ｔｉ
x Ｏ3 ），ＰＬＺＴ（Ｐｂ1-x Ｌａx Ｚｒ1-Y ＴｉY Ｏ
3 ）等を使用しても、上記実施例とほぼ同様の効果を得
ることができる。
体薄膜６としてＳｉＯ2 薄膜を用いた例について説明し
たが、本発明では誘電体薄膜としてＳｒＴｉＯ3 を用い
ても良い。そして、ＳｒＴｉＯ3 薄膜からなる誘電体薄
膜は比誘電率（εｒ）が２００であり、０．０１μm の
厚みがあれば、４００ｎＦの容量を得ることができ、デ
カップリングコンデンサとしては充分な容量を得ること
ができる。他の誘電体薄膜として、ＢａＴｉＯ3 やＢａ
1-x Ｓｒx ＴｉＯ3 ，ＰＺＴ（ＰｂＺｒ1-x Ｔｉ
x Ｏ3 ），ＰＬＺＴ（Ｐｂ1-x Ｌａx Ｚｒ1-Y ＴｉY Ｏ
3 ）等を使用しても、上記実施例とほぼ同様の効果を得
ることができる。
【００２４】さらに、上記実施例では、シリコンからな
る半導体素子２を用い、シリコンの熱膨張係数と同一の
シリコンによりデカップリングコンデンサの基板４を作
成した例について説明したが、例えば、ＧａＡｓからな
る半導体素子の場合には、この素子の熱膨張係数に近
い、具体的にはＧａＡｓの熱膨張係数との差が０．８×
１０-6／℃以内の熱膨張係数を有する材料で基板を形成
しても、上記実施例とほぼ同一の効果を得ることができ
る。
る半導体素子２を用い、シリコンの熱膨張係数と同一の
シリコンによりデカップリングコンデンサの基板４を作
成した例について説明したが、例えば、ＧａＡｓからな
る半導体素子の場合には、この素子の熱膨張係数に近
い、具体的にはＧａＡｓの熱膨張係数との差が０．８×
１０-6／℃以内の熱膨張係数を有する材料で基板を形成
しても、上記実施例とほぼ同一の効果を得ることができ
る。
【００２５】また、シリコン基板４と第１電極薄膜５と
の間に、接合強度を向上させるためにＮｉ，Ｃｒ，Ｔｉ
等の少なくとも一種からなる接着層を介在させても良
い。
の間に、接合強度を向上させるためにＮｉ，Ｃｒ，Ｔｉ
等の少なくとも一種からなる接着層を介在させても良
い。
【００２６】さらに、上記実施例では、デカップリング
コンデンサ３の第２電極薄膜７と半導体素子２とを、ハ
ンダとＡｕの合金により接合した例について説明した
が、本発明では、半導体素子側にシリコン基板を配置
し、半導体素子とシリコン基板とを接合しても良い。こ
の場合には、半導体素子と電極薄膜との電気的な導通を
図るため、シリコン基板にスルーホールを形成して半導
体素子と電極薄膜とを電気的に導通させるか、デカップ
リングコンデンサの端部に導体を配置し、この導体と半
導体素子とを電気的に導通させる必要がある。
コンデンサ３の第２電極薄膜７と半導体素子２とを、ハ
ンダとＡｕの合金により接合した例について説明した
が、本発明では、半導体素子側にシリコン基板を配置
し、半導体素子とシリコン基板とを接合しても良い。こ
の場合には、半導体素子と電極薄膜との電気的な導通を
図るため、シリコン基板にスルーホールを形成して半導
体素子と電極薄膜とを電気的に導通させるか、デカップ
リングコンデンサの端部に導体を配置し、この導体と半
導体素子とを電気的に導通させる必要がある。
【００２７】また、本発明においては、基板の厚みは
０．０５〜３．０ｍｍ、特には０．１〜１．５ｍｍが望
ましく、電極薄膜５，７および誘電体薄膜６からなるコ
ンデンサ積層体の厚みは１０〜５０００Å、特には１０
０〜３０００Åであることが望ましい。さらにまた、コ
ンデンサ積層体を、１層の誘電体膜と、この誘電体膜を
挟持する電極薄膜により構成したが、誘電体膜を複数層
形成し、これらの誘電体膜を挟持する電極薄膜をそれぞ
れ形成しても良い。
０．０５〜３．０ｍｍ、特には０．１〜１．５ｍｍが望
ましく、電極薄膜５，７および誘電体薄膜６からなるコ
ンデンサ積層体の厚みは１０〜５０００Å、特には１０
０〜３０００Åであることが望ましい。さらにまた、コ
ンデンサ積層体を、１層の誘電体膜と、この誘電体膜を
挟持する電極薄膜により構成したが、誘電体膜を複数層
形成し、これらの誘電体膜を挟持する電極薄膜をそれぞ
れ形成しても良い。
【００２８】さらに、上記実施例では、薄膜により電極
薄膜５，７および誘電体薄膜６を形成した例について説
明したが、厚膜法により電極膜や誘電体膜を形成して
も、上記実施例と同様の効果を得ることができる。この
場合には、薄膜の場合に比較して製法上容易に作製する
ことができる。
薄膜５，７および誘電体薄膜６を形成した例について説
明したが、厚膜法により電極膜や誘電体膜を形成して
も、上記実施例と同様の効果を得ることができる。この
場合には、薄膜の場合に比較して製法上容易に作製する
ことができる。
【００２９】また、上記実施例では、導電性接合剤とし
て、ハンダとＡｕの合金を用いた例について説明した
が、本発明は上記実施例に限定されるものではなく、例
えば、ハンダ等、一般的に用いられる導電性の接合剤が
用いられる。
て、ハンダとＡｕの合金を用いた例について説明した
が、本発明は上記実施例に限定されるものではなく、例
えば、ハンダ等、一般的に用いられる導電性の接合剤が
用いられる。
【００３０】
【発明の効果】以上詳述したように、本発明によれば、
デカップリングコンデンサの下面と半導体素子の上面と
を導電性接合剤により電気的に接続したので、接続電流
路が短く、これにより、インダクタンスが低くなり、ス
イッチングノイズを低減することができ、データ処理の
高速処理を達成することができる。また、デカップリン
グコンデンサの熱膨張係数と半導体素子の熱膨張係数を
ほぼ一致させることができるため、デカップリングコン
デンサの半導体素子への接合の際に高温となった場合で
も、半導体素子からデカップリングコンデンサが脱落す
ることを確実に防止することができる。
デカップリングコンデンサの下面と半導体素子の上面と
を導電性接合剤により電気的に接続したので、接続電流
路が短く、これにより、インダクタンスが低くなり、ス
イッチングノイズを低減することができ、データ処理の
高速処理を達成することができる。また、デカップリン
グコンデンサの熱膨張係数と半導体素子の熱膨張係数を
ほぼ一致させることができるため、デカップリングコン
デンサの半導体素子への接合の際に高温となった場合で
も、半導体素子からデカップリングコンデンサが脱落す
ることを確実に防止することができる。
【図１】本発明の半導体装置を示す縦断面図である。
【図２】図１のデカップリングコンデンサの一部を拡大
して示す縦断面図である。
して示す縦断面図である。
【図３】半導体素子とデカップリングコンデンサとの間
にハンダとＡｕのボールを介在させた状態を示す縦断面
図である。
にハンダとＡｕのボールを介在させた状態を示す縦断面
図である。
【図４】従来の半導体装置を示す縦断面図である。
１ パッケージ ２ 半導体素子 ３ デカップリングコンデンサ ３Ａ 導電性接合剤 ４ 基板 ５ 第１電極薄膜 ６ 誘電体薄膜 ７ 第２電極薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 ３０１ Ｚ Ｈ０１Ｌ 23/12 Ｂ
Claims (2)
- 【請求項１】絶縁性基板と、この絶縁性基板に搭載され
た半導体素子と、この半導体素子の上面に接合され前記
半導体素子と電気的に接続されたデカップリングコンデ
ンサとを有する半導体装置であって、前記デカップリン
グコンデンサと前記半導体素子の熱膨張係数の差が０．
８×１０-6／℃以下であるとともに、前記デカップリン
グコンデンサを導電性接合剤により前記半導体素子に電
気的に接続してなることを特徴とする半導体装置。 - 【請求項２】デカップリングコンデンサが、前記半導体
素子の熱膨張係数に近い熱膨張係数の材料からなる基板
表面に、Ａｌ，Ｃｒ，Ｃｕのうち少なくとも一種からな
る第１電極膜、誘電体膜、Ａｌ，Ｃｒ，Ｃｕのうち少な
くとも一種からなる第２電極膜を順次形成して構成され
ている請求項１記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26074193 | 1993-10-19 | ||
| JP5-260741 | 1993-10-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183470A true JPH07183470A (ja) | 1995-07-21 |
Family
ID=17352110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253346A Pending JPH07183470A (ja) | 1993-10-19 | 1994-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183470A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524905B2 (en) | 2000-07-14 | 2003-02-25 | Nec Corporation | Semiconductor device, and thin film capacitor |
| JPWO2006008789A1 (ja) * | 2004-07-15 | 2008-05-01 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
| JP2012064969A (ja) * | 2011-11-30 | 2012-03-29 | Binteeshisu:Kk | 半導体装置およびバイパスキャパシタモジュール |
-
1994
- 1994-10-19 JP JP6253346A patent/JPH07183470A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
| US6524905B2 (en) | 2000-07-14 | 2003-02-25 | Nec Corporation | Semiconductor device, and thin film capacitor |
| JPWO2006008789A1 (ja) * | 2004-07-15 | 2008-05-01 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| JP4499731B2 (ja) * | 2004-07-15 | 2010-07-07 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| US8264063B2 (en) | 2004-07-15 | 2012-09-11 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| JP2012064969A (ja) * | 2011-11-30 | 2012-03-29 | Binteeshisu:Kk | 半導体装置およびバイパスキャパシタモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| US5717249A (en) | RF power amplifying circuit device | |
| US5523622A (en) | Semiconductor integrated device having parallel signal lines | |
| US4754371A (en) | Large scale integrated circuit package | |
| US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
| US5049979A (en) | Combined flat capacitor and tab integrated circuit chip and method | |
| US6894396B2 (en) | Semiconductor device with capacitor | |
| US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
| US5134539A (en) | Multichip module having integral decoupling capacitor | |
| US5034850A (en) | Thin decoupling capacitor for mounting under integrated circuit package | |
| JP2002033453A (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
| JPH0454973B2 (ja) | ||
| US20050093121A1 (en) | Chip package and substrate | |
| JPH07183470A (ja) | 半導体装置 | |
| JPH06334105A (ja) | 多層リードフレーム | |
| US5465007A (en) | High frequency transistor with reduced parasitic inductance | |
| US5214844A (en) | Method of assembling integrated circuits to a silicon board | |
| JP3465464B2 (ja) | 半導体チップキャリヤ | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH08148595A (ja) | 半導体装置 | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JPH08181445A (ja) | セラミックス多層基板 | |
| JP2745932B2 (ja) | 半導体装置 | |
| JPH07245233A (ja) | 薄膜コンデンサ | |
| JPH0685010A (ja) | マルチチップモジュール |