JPH0479264A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH0479264A JPH0479264A JP2192779A JP19277990A JPH0479264A JP H0479264 A JPH0479264 A JP H0479264A JP 2192779 A JP2192779 A JP 2192779A JP 19277990 A JP19277990 A JP 19277990A JP H0479264 A JPH0479264 A JP H0479264A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electrode
- lsi
- lsi chip
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000004308 accommodation Effects 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 7
- 230000005855 radiation Effects 0.000 abstract description 5
- 230000005428 wave function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩパッケージに関し、特に高速で動作する
ＬＳＩチップを収容するＬＳＩパッケージに関する。
ＬＳＩチップを収容するＬＳＩパッケージに関する。
高速で動作するコンピュータ機器用のＬＳＩチップを収
容する従来のＬＳＩパッケージは、バイパスコンデンサ
を収容パッケージに内蔵していないので、バイパスコン
デンサを外付けにして使用している。
容する従来のＬＳＩパッケージは、バイパスコンデンサ
を収容パッケージに内蔵していないので、バイパスコン
デンサを外付けにして使用している。
第３図はバイパスコンデンサを付けない従来のＬＳＩパ
ッケージの電源に流れる電流の一例を示す波形図である
。
ッケージの電源に流れる電流の一例を示す波形図である
。
従来のＬＳＩパッケージは、バイパスコンデンサを付け
ない場合に、第３図に示すように、ときどき大きなピー
ク電流が電源に流れるので、そのＬＳＩパッケージを使
用するプリント基板から大きなエネルギーの雑音電波を
放射したり、そのＬＳＩパッケージ内部のグランドレベ
ルが不安定になって誤動作の原因になったりすることが
ある。
ない場合に、第３図に示すように、ときどき大きなピー
ク電流が電源に流れるので、そのＬＳＩパッケージを使
用するプリント基板から大きなエネルギーの雑音電波を
放射したり、そのＬＳＩパッケージ内部のグランドレベ
ルが不安定になって誤動作の原因になったりすることが
ある。
第４図はバイパスコンデンサを外付けにして従来のＬＳ
Ｉパッケージを使用する回路の一例を示す回路図である
。また、第５図はバイパスコンデンサを外付けにした従
来のＬＳＩパッケージの電源に流れる電流の一例を示す
波形図である。
Ｉパッケージを使用する回路の一例を示す回路図である
。また、第５図はバイパスコンデンサを外付けにした従
来のＬＳＩパッケージの電源に流れる電流の一例を示す
波形図である。
そこで、第４図に示すように、従来のＬＳＩパッケージ
４１は、バイパスコンデンサ４２を外付けにして、従来
のＬＳＩパッケージの電源Ｖｃｃに流れる電流の波形を
、第５図に示すように、平坦に近づけようとしている。
４１は、バイパスコンデンサ４２を外付けにして、従来
のＬＳＩパッケージの電源Ｖｃｃに流れる電流の波形を
、第５図に示すように、平坦に近づけようとしている。
しかし、上述した従来のＬＳＩパッケージは、第４図に
示すように、バイパスコンデンサ４２を外付けにしても
、リード端子インピーダンス４３．４４、プリントパタ
ーンインピーダンス４５．４６、コンデンサリード線イ
ンピーダンス４７．４８などの影響により、バイパスコ
ンデンサ４２からＬＳＩチップ４９への電流の補給が、
十分に行われず、雑音電波の放射や誤動作の原因を十分
には排除できないという欠点を有している。
示すように、バイパスコンデンサ４２を外付けにしても
、リード端子インピーダンス４３．４４、プリントパタ
ーンインピーダンス４５．４６、コンデンサリード線イ
ンピーダンス４７．４８などの影響により、バイパスコ
ンデンサ４２からＬＳＩチップ４９への電流の補給が、
十分に行われず、雑音電波の放射や誤動作の原因を十分
には排除できないという欠点を有している。
本発明の目的は、バイパスコンデンサを内蔵して、ＬＳ
Ｉチップに極めて近い位置で電源線および接地線と接続
することにより、電源に流れる電流を平坦にして雑音電
波の放射や誤動作の原因を十分に防止できるＬＳＩパッ
ケージを提供することにある。
Ｉチップに極めて近い位置で電源線および接地線と接続
することにより、電源に流れる電流を平坦にして雑音電
波の放射や誤動作の原因を十分に防止できるＬＳＩパッ
ケージを提供することにある。
第１の発明のＬＳＩパッケージは、一方の端子をＬＳＩ
チップの電源線に接続するとともに、他方の端子を前記
ＬＳＩチップの接地線に接続したバイパスコンデンサを
、前記ＬＳＩチップの収容パッケージに内蔵することに
より構成されている。
チップの電源線に接続するとともに、他方の端子を前記
ＬＳＩチップの接地線に接続したバイパスコンデンサを
、前記ＬＳＩチップの収容パッケージに内蔵することに
より構成されている。
また、第２の発明のＬＳＩパッケージは、（Ａ）収容パ
ッケージに内蔵されたＬＳＩチップ、 （Ｂ）前記ＬＳＩチップの電源線に接続して、前記収容
パッケージに内蔵された第１の電極、（Ｃ）前記ＬＳＩ
チップの接地線に接続して、前記収容パッケージに内蔵
された第２の電極、（Ｄ）前記収容パッケージに内蔵さ
れて、前記第１の電極と前記第２の電極との間に挟まれ
ることにより、バイパスコンデンサを形成する誘電体、 を備えて構成されている。
ッケージに内蔵されたＬＳＩチップ、 （Ｂ）前記ＬＳＩチップの電源線に接続して、前記収容
パッケージに内蔵された第１の電極、（Ｃ）前記ＬＳＩ
チップの接地線に接続して、前記収容パッケージに内蔵
された第２の電極、（Ｄ）前記収容パッケージに内蔵さ
れて、前記第１の電極と前記第２の電極との間に挟まれ
ることにより、バイパスコンデンサを形成する誘電体、 を備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＬＳＩパッケージの一実施例を示す断
面図である。
面図である。
第１図に示すように、ＬＳＩチップ１は、収容パッケー
ジ２に内蔵されている。
ジ２に内蔵されている。
そして、第１の電極である電極３は、ワイヤボンディン
グ４でＬＳＩチップ１に接続した電源線５と、接続点６
で接続して、収容パッケージ２に内蔵されている。
グ４でＬＳＩチップ１に接続した電源線５と、接続点６
で接続して、収容パッケージ２に内蔵されている。
また、第２の電極である電極７は、ワイヤボンディング
８でＬＳＩチップ１に接続した接地線９と、接続点１０
で接続して、収容パッケージ２に内蔵されている。
８でＬＳＩチップ１に接続した接地線９と、接続点１０
で接続して、収容パッケージ２に内蔵されている。
さらに、誘電体１１は、収容パッケージ２に内蔵されて
、電極３と電極７との間に挟まれることにより、バイパ
スコンデンサを形成している。
、電極３と電極７との間に挟まれることにより、バイパ
スコンデンサを形成している。
第２図は本実施例のＬＳＩパッケージの回路の一例を示
す回路図である。
す回路図である。
第２図に示すように、本実施例のＬＳＩパ・ソケージ２
１は、バイパスコンデンサ２２を内蔵して、ＬＳＩチッ
プ２３に極めて近い位置で電源線および接地線と接続し
ている。
１は、バイパスコンデンサ２２を内蔵して、ＬＳＩチッ
プ２３に極めて近い位置で電源線および接地線と接続し
ている。
従って、本実施例のＬＳＩパッケージ２１は、ＬＳＩチ
ップ２３に、第３図に示すようなピーク電流が流れても
、極めて近い位置のバイパスコンデンサ２２からの電流
の供給により、電源Ｖｃｃに流れる電流の波形が平坦に
なり、プリントパターンインピーダンス２４．２５など
による雑音電波の放射や電位変動の影響も受けなくなる
という利点を有している。
ップ２３に、第３図に示すようなピーク電流が流れても
、極めて近い位置のバイパスコンデンサ２２からの電流
の供給により、電源Ｖｃｃに流れる電流の波形が平坦に
なり、プリントパターンインピーダンス２４．２５など
による雑音電波の放射や電位変動の影響も受けなくなる
という利点を有している。
以上説明したように、本発明のＬＳＩパッケージは、バ
イパスコンデンサを内蔵して、ＬＳＩチップに極めて近
い位置で電源線および接地線と接続することにより、電
源に流れる電流を平坦にして雑音電波の放射や誤動作の
原因を十分に防止できるという効果を有している。
イパスコンデンサを内蔵して、ＬＳＩチップに極めて近
い位置で電源線および接地線と接続することにより、電
源に流れる電流を平坦にして雑音電波の放射や誤動作の
原因を十分に防止できるという効果を有している。
第１図は本発明のＬＳＩパッケージの一′実施例を示す
断面図、第２図は本実施例のＬＳＩパッケージの回路の
一例を示す回路図、第３図はバイパスコンデンサを付け
ない従来のＬＳＩパッケージの電源に流れる電流の一例
を示す波形図、第４図はバイパスコンデンサを外付けに
して従来のＬＳＩパッケージを使用する回路の一例を示
す回路図、第５図はバイパスコンデンサを外付けにした
従来のＬＳＩパッケージの電源に流れる電流の一例を示
す波形図である。 １・・・・・・ＬＳＩチップ、２・・・・・・収容パッ
ケージ、３・・・・・・電極、４・・・・・・ワイヤボ
ンディング、５・・・・・・電源線、６・・・・・・接
続点、７・・・・・・電極、８・・・・・・ワイヤボン
ディング、９・・・・・・接地線、１０・・・・・・接
続点、１１・・・・・・誘電体、２１・・・・・・ＬＳ
Ｉパッケージ、２２・・・・・・バイパスコンデンサ、
２３・・・・・・ＬＳＩチップ、２４．２５・・・・・
・プリントパターンインピーダンス、４１・・・・・・
ＬＳＩパッケージ、４２・・・・・・ハイハスコンデン
＋ｌ−１４３，４４・・・・・・リード端子インピーダ
ンス、４５．４６・・・・・・プリントパターンインピ
ーダンス、４７．４８・・・・・・コンデンサリード線
インピーダンス、４９・旧・・ＬＳＩチップ、Ｖｃｃ・
・・・・・電源。
断面図、第２図は本実施例のＬＳＩパッケージの回路の
一例を示す回路図、第３図はバイパスコンデンサを付け
ない従来のＬＳＩパッケージの電源に流れる電流の一例
を示す波形図、第４図はバイパスコンデンサを外付けに
して従来のＬＳＩパッケージを使用する回路の一例を示
す回路図、第５図はバイパスコンデンサを外付けにした
従来のＬＳＩパッケージの電源に流れる電流の一例を示
す波形図である。 １・・・・・・ＬＳＩチップ、２・・・・・・収容パッ
ケージ、３・・・・・・電極、４・・・・・・ワイヤボ
ンディング、５・・・・・・電源線、６・・・・・・接
続点、７・・・・・・電極、８・・・・・・ワイヤボン
ディング、９・・・・・・接地線、１０・・・・・・接
続点、１１・・・・・・誘電体、２１・・・・・・ＬＳ
Ｉパッケージ、２２・・・・・・バイパスコンデンサ、
２３・・・・・・ＬＳＩチップ、２４．２５・・・・・
・プリントパターンインピーダンス、４１・・・・・・
ＬＳＩパッケージ、４２・・・・・・ハイハスコンデン
＋ｌ−１４３，４４・・・・・・リード端子インピーダ
ンス、４５．４６・・・・・・プリントパターンインピ
ーダンス、４７．４８・・・・・・コンデンサリード線
インピーダンス、４９・旧・・ＬＳＩチップ、Ｖｃｃ・
・・・・・電源。
Claims (1)
- 【特許請求の範囲】 １、一方の端子をＬＳＩチップの電源線に接続するとと
もに、他方の端子を前記ＬＳＩチップの接地線に接続し
たバイパスコンデンサを、前記ＬＳＩチップの収容パッ
ケージに内蔵することを特徴とするＬＳＩパッケージ。 ２、（Ａ）収容パッケージに内蔵されたＬＳＩチップ、 （Ｂ）前記ＬＳＩチップの電源線に接続して、前記収容
パッケージに内蔵された第１の電極、 （Ｃ）前記ＬＳＩチップの接地線に接続して、前記収容
パッケージに内蔵された第２の電極、 （Ｄ）前記収容パッケージに内蔵されて、前記第１の電
極と前記第２の電極との間に挟まれることにより、バイ
パスコンデンサを形成する誘電体、 を備えることを特徴とするＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192779A JPH0479264A (ja) | 1990-07-20 | 1990-07-20 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192779A JPH0479264A (ja) | 1990-07-20 | 1990-07-20 | Ｌｓｉパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479264A true JPH0479264A (ja) | 1992-03-12 |
Family
ID=16296872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192779A Pending JPH0479264A (ja) | 1990-07-20 | 1990-07-20 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0626725A3 (en) * | 1993-05-24 | 1995-04-19 | Shinko Electric Ind Co | Multilayer conductive frame for a semiconductor device. |
| US6091144A (en) * | 1996-09-09 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package |
-
1990
- 1990-07-20 JP JP2192779A patent/JPH0479264A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0626725A3 (en) * | 1993-05-24 | 1995-04-19 | Shinko Electric Ind Co | Multilayer conductive frame for a semiconductor device. |
| US5576577A (en) * | 1993-05-24 | 1996-11-19 | Shinko Electric Industries Co., Ltd. | Multi-layer lead-frame for a semiconductor device |
| US6091144A (en) * | 1996-09-09 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996007198A3 (en) | A lead frame having layered conductive planes | |
| JPH0480950A (ja) | 半導体集積回路装置 | |
| KR960032705A (ko) | 반도체 집적회로장치 | |
| JPH0479264A (ja) | Ｌｓｉパッケージ | |
| WO2003012870A1 (fr) | Dispositif a semi-conducteurs | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPS60225449A (ja) | 半導体集積回路パツケ−ジ | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH088359A (ja) | 半導体集積回路装置 | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JP2513145B2 (ja) | 半導体集積回路装置 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPS6352457A (ja) | 半導体装置 | |
| JP2598820B2 (ja) | 集積回路装置の実装構造 | |
| JPH0786495A (ja) | 半導体デバイス | |
| JP3237398B2 (ja) | マイクロ波半導体集積回路モジュール | |
| JPS5961158A (ja) | 半導体装置 | |
| JPH1168058A (ja) | 半導体記憶装置 | |
| JPS6081845A (ja) | 半導体チツプキヤリア | |
| JPS61247058A (ja) | コンデンサ付チツプキヤリア | |
| JP2917629B2 (ja) | バイパス回路 | |
| JPH03165542A (ja) | 半導体装置 | |
| JPH1098137A (ja) | スイッチングノイズ低減パッケージ | |
| JPS6370441A (ja) | 集積回路装置 | |
| JPH0252464A (ja) | 半導体記憶装置 |