JPH04207011A - 薄膜コンデンサ部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、薄膜コンデンサ部品に関する。

（従来の技術） 混成集積回路基板には、半導体素子と共に抵抗や平板状
コンデンサが形成されている。前記平板状コンデンサは
、電極層に挟まれた誘電体層、又は誘電体層と電極層を
交互に積層した構造になっている。前記単層又は積層コ
ンデンサは、大容量化を図るために誘電率が大きい誘電
体層が用いられている。かかる平板状コンデンサは、回
路基板の基材上に誘電体粉末をバインダで結合したグリ
ーンシートとＡｇ−Ｐｄなどの耐熱性金属層を重畳する
か、又は各層を印刷技術を用いて積層した後、高温で焼
成する方法により形成される。コンデンサの容量は、誘
電体層の厚さに反比例することから、−層の誘電体層の
厚さを薄くする試みがなされている。しかしながら、前
記方法で形成できる一層の誘電体層の厚さは１０〜１０
０μｍの範囲であり、１０μｍ以下、特に５μｍ以下に
なると信頼性が低下する。これは、誘電体セラミックス
の粒子径に対して、膜厚が高々数倍しか達しないため、
ばらつきの小さい緻密な誘電体を形成できないことに起
因する。

このようなことから、特開昭５８−１４４５２３号には
スパッタリング法により回路基板の基材上に誘電体層を
形成することが開示されている。かかる薄膜状のコンデ
ンサの形成は、混成集積回路基板の集積度向上の要求に
対応できるものである。しかしながら、混成集積回路基
板に平板状コンデンサを一体的に組込む構造ではコンデ
ンサ容量の変更等の設計の自由度が制限されるという問
題があった。

一方、前述した混成集積回路基板に一体的に組込まれる
平板状コンデンサとは別にチップ型コンデンサが知られ
ている。このチップ型コンデンサを回路基板に実装する
には、前記コンデンサの外部電極の一部に導電性ペース
ト又ははんだを形成し、これら導電ペーストを介して回
路基板の回路パターンに接着する方法が採用されている
。かかるチップ型コンデンサの実装は、その寸法が十分
に大きく、取扱いが容易である場合のみ有効であり、コ
ンデンサの小型化、薄膜化に伴って回路基板への実装が
困難となる。更に、薄膜化されたコンデンサにおいては
誘電体層及び電極層とも体積が小さいために、その表面
の損傷に伴う特性への影響か致命的になり、しかも比表
面積が大きいために湿度等の外部環境の影響も多大とな
る。

（発明が解決しようとする課題） 本発明は、上記従来の問題点を解決するためになされた
もので、外部環境等の影響に対する信頼性が高く、かつ
高容量化と回路基板への良好な実装性を実現した薄膜コ
ンデンサ部品を提供しようとするものである。

口発明の構成］ （課題を解決するための手段） 本発明は、基板上に設けられ、強誘電体薄膜が電極層に
挟まれて積層されたコンデンサチップと、このチップを
収納するパッケージと、このパッケージの外部に延出さ
れ、前記チップの電極と電気的に接続されたリードとを
具備したことを特徴とする薄膜コンデンサ部品である。

前記基板としては、例えばシリコン基板、又はガラス基
板、サファイフ基板などの絶縁基板等を挙げることがで
きる。前記シリコン基板が高濃度の不純物をドーピング
した低抵抗のものである場合ニは、該基板をコンデンサ
チップの下部電極として利用することが可能である。

前記強誘電体薄膜及び電極層は、例えば蒸着法、スパッ
タリング法、ＣＶＤ法又はゾル・ゲル法等により形成さ
れる。かかる強誘電体薄膜及び電極層は、−層の厚さを
５μｍ以下にすることが望ましい。

前記強誘電体薄膜の材料としては、例えばＴｉＯ２、Ｂ
ａＴｉＯ３，５ｒＴｉ０３、又はｐｂを含むＡＢＯ３型
のペロブスカイト酸化物等、少なくとも室温の誘電率が
３０以上の高誘電率材料を用いることが望ましい。

前記電極層の材料としては、例えばＡｇ−Ｐｄ、Ａ　ｕ
　、　ｐ　を等を用いること・ができる。

前記コンデンサチップは、前記強誘電体層を電極層で挾
んだ単板構造、又は強誘電体薄膜と電極層を交互に積層
した積層構造にしてもよい。

前記パッケージとしては、例えば封止樹脂、セラミック
キャップ等を用いることができる。

前記リードは、リードフレームから形成されるもの、フ
ィルムキャリアから形成されるもの等を挙げることがで
き、かつその形状は平板を単に折り曲げたタイプの他に
、ガルウィン型、Ｊ型等のが挙げられる。

（作用） 本発明に係わる薄膜コンデンサ部品は、基板上に設けら
れ、強誘電体薄膜が電極層に挟まれて積層されたコンデ
ンサチップを備えるため、高容量化を実現できる。また
、前記チップはパッケージに収納され、外部と遮断され
ているため、該チップ表面の損傷を防止できると共に、
湿度等の外部環境による誘電体層及び電極層の特性劣化
を防止でき、信頼性を向上できる。更に、前記チップの
電極と電気的に接続されたリードを前記パッケージの外
部に延出することによって、前記チップの形状（小型化
）等に依存することなく、回路基板に該リードを介して
容易に実装することができる。

（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。

実施例１ 第１図は、実施例１の薄膜コンデンサ部品を示す断面図
である。図中の１は、例えばＣｕからなるＤ　Ｉ　Ｐ　
（Ｄｕａｌ　Ｉｎ１ｉｎｅ　Ｐａｃｋａｇｅ　）用リー
ドフレームのアイランド部、２は同フレームのリード部
である。前記アイランド部１及び該アイランド部１近傍
の前記リード部２には、Ａｕからなるポンディングパッ
ド３．４がそれぞれ形成されている。

前記アイランド部１のバッド３には、単層コンデンサチ
ップ５がＡｇ−Ｐｄペースト層６を介してダイボンディ
ングされている。

前記コンデンサチップ５は、前記ペースト層６に接合さ
れ不純物を高濃度でドーピングしたシリコン基板７と、
この基板７上に例えばスパッタリング法により被覆され
た厚さ３０００人のｐｔからなる下部電極層８と、この
電極層８上に例えば金属アルコキシド溶液の塗布、焼成
により被覆された厚さ１μｍのＰｂ　（Ｍｇ＋ｚ、ｖ　
Ｎｂｒｙ３）０３からなる誘電率２０００の強誘電体層
９と、この強誘電体層９上に例えばスパッタリング法に
より被覆された厚さ３０００人のＡｕからなる上部電極
層１０とから構成されている。前記コンデンサチップ５
の上部電極層１０には、Ａｕ５ＡΩ、Ｃｕ等からなるワ
イヤ１１の一端が熱圧着、超音波接合等によりボンデラ
イングされ、かつ該ワイヤ１１の他端は前記リード部２
のバッド４にボンディングされている。前記コンデンサ
チップ５、アイランドｌ及び該チップ５周辺のリード部
２部分は、例えばエポキシ樹脂からなる封止樹脂層１２
で封止されている。

本実施例１の薄膜コンデンサ部品は、強誘電体薄膜９が
電極層８．１０で挟まれて積層されたコンデンサチップ
５を備えるため、高容量化を実現できる。また、前記チ
ップ５は封止樹脂層１２に収納され、外部と遮断されて
いるため、該チップ５表面の損傷を防止できると共に、
湿度等の外部環境による強誘電体層９及び電極層８．１
０の特性劣化を防止でき、信頼性を向上できる。更に、
前記チップ５の電極層１０と電気的に接続されたリード
部２を前記封止樹脂層１２の外部に延出することによっ
て、前記チップ５の形状（小型化）等に依存することな
く、回路基板に該リード部２を介して容易に実装するこ
とができる。

なお、前記実施例１において容量の異なるコンデンサチ
ップをＤＩＰ用リードフレームのアイランド部にダイボ
ンディングし、各チップの上部電極層をワイヤを介して
リード部に接続して薄膜コンデンサ部品を構成してもよ
い。また、実施例１と同様な構造の複数のコンデンサチ
ップをセラミックスパッケイジの回路パターンにダイボ
ンディングし、各チップの上部電極層をワイヤを介して
前記パッケージのリードと接続された別の回路パターン
に接続し、更にパッケージ内のＮ２パージ後にキャップ
を取り付けて薄膜コンデンサ部品を構成してもよい。

実施例２ 第２図は、実施例２の薄膜コンデンサ部品を示す断面図
、第３図は該コンデンサ部品に用いられるコンデンサチ
ップを示す断面図である。図中の２１は、例えばＣｕか
らなるＤＩＰ用リードフレームのリード部であり、この
リード部２１のインナーリード側の開口部には高熱伝導
性回路基板２２が配置されている。前記回路基板２２に
は、配線導体２３が形成されている。前記回路基板２２
傍の前記リード部２２には、Ａｕからなるポンディング
パッド２４が形成されている。前記回路基板２２の配線
導体２３には、２個のフリップチップ構造の単層コンデ
ンサチップ２５が該チップ２５に形成されたＰｂ−８ｎ
はんだからなるバンブ２６を介してそれぞれダイボンデ
ィングされている。なお、かかるチップ２５のダイボン
ディングは該チップのバンブ２６を前記アイランド部２
１の配線導体２３に圧着した後、リフロー炉を通過して
前記バンブ２Ｂを溶融することによりなされる。

前記各コンデンサチップ２５は、第３図に示すように不
純物を高濃度でドーピングしたシリコン基板２７と、こ
の基板２７上に例えばスパッタリング法により被覆され
た厚さ３０００人のｐｔからなる下部電極層２８と、こ
の電極層２８上に例えばスパッタリング法により被覆さ
れた厚さ１μｍの ＢａＴｉＯ３からなる強誘電体層２９と、この強誘電体
層２９上に例えばスパッタリング法により被覆された厚
さ３０００人のＡｕからなる上部電極層３０と、この上
部電極層３０上に被覆されたパッシベーション膜３１と
、このパッシベーション膜３Ｉに開口された穴３２から
露出した前記上部電極層３０上に形成されたＮｉ５Ｃｒ
等からなるバリア層３３と、前記穴３２及びその周辺に
形成されたＴｉ等からなる接合層３４と、前記接合層３
４上に形成され、前記配線導体２３に接合されたバンブ
２６とから構成されている。

前記各コンデンサチップ２５のシリコン基板２７には、
Ａ　ｕ　ｓ　Ａ　（ｌ　ＳＣｕ等からなるワイヤ３５の
一端が熱圧着、超音波接合等によりボンデライングされ
、かつ該ワイヤ３５の他端は前記リード部２２の配線導
体２４にボンディングされている。前記２個のコンデン
サチップ２５、回路基板２２及び該チップ２５周辺のリ
ード部２１部分は、例えばエポキシ樹脂からなる封止樹
脂層３Ｂで封止されている。

本実施例２の薄膜コンデンサ部品は、強誘電体薄膜２９
が電極層２８．３０で挟まれて積層された２個のコンデ
ンサチップ２５を備えるため、実施例１に比べて一層高
容量化を実現できる。また、前記チップ２５は封止樹脂
層３６に収納され、外部と遮断されているため、該チッ
プ２５表面の損傷を防止できると共に、湿度等の外部環
境による強誘電体層２９及び電極層２８．３０の特性劣
化を防止でき、信頼性を向上できる。更に、前記チップ
２５の電極層２８と電気的に接続されたリード部２１を
前記封止樹脂層３Ｂの外部に延出することによって、前
記チップ２５の形状（小型化）等に依存することな（、
回路基板に該リード部２１を介して容易に実装すること
ができる。

なお、前記実施例２において容量の異なる複数のフリッ
プチップ構造のコンデンサチップをセラミックスパッケ
ージの回路パターンにバンブを介してダイボンディング
し、各チップのシリコン基板をワイヤを介して前記パッ
ケージのリードと接続された別の回路パターンに接続し
、更にパッケージ内のＮ２バージ後にキャップを取り付
けて薄膜コンデンサ部品を構成してもよい。

実施例３ 第４図は、薄膜コンデンサ部品を示す断面図、第５図は
前記コンデンサ部品の積層コンデンサチップにフィンガ
ーリードをＴＡＢ方式で接続する仕方を説明するための
断面図である。図中に４１は、積層コンデンサチップで
ある。このコンデンサチップ４１は、第５図に示すよう
に不純物を高濃度でドーピングした絶縁基板４２上に例
えばスパッタリング法とバターニングにより形成された
ｐｔからなる内部電極層４３と金属アルコキシドの塗布
、焼成により形成されたＢａＴｆ０３からなる強誘電体
層４４とを順次積層し、かつ前記基板４２及び積層物の
側面に前記櫛歯状の内部電極層４３と接続する一対の外
部端子４５ａ、　　４５ｂを設け、更に上面に前記各外
部端子４５ａ、４５ｂと接続したＡｕバンブ４８ａ、　
　４６ｂを設けた構造になっている。前記コンデンサチ
ップ４１のバンブ４８ａ　、　　４８ｂには、同第５図
に示すように長尺のポリイミドキャリアフィルム４７上
に張り合わせたＣｕ箔をエツチングして形成したフィン
ガーリード４８が加熱により接合されている。なお、前
記バンブ４Ｂａ、　　４８ｂとフィンガーリード４８の
間にはそれぞれＡｕ又はＳｎの密着用金属層が設けられ
ている。前記フィンガーリード４８は、前記キャリアフ
ィルム４７を剥離した後、ベンディングして、その他端
をＤＩＰ用リードフレームのリード部４９に接合されて
いる。そして前記コンデンサチップ４１、フィンガーリ
ード４８及び該チップ４１側に位置するリード部４９部
分は、例えばエポキシ樹脂からなる封止樹脂層５０で封
止されている。

本実施例３の薄膜コンデンサ部品は、内部電極層４３と
強誘電体薄膜４４とが交互に積層された積層コンデンサ
チップ４１を備えるため、実施例１．２に比べてより一
層高容量化を実現できる。また、前記チップ４１は封止
樹脂層５０に収納され、外部と遮断されているため、該
チップ４１表面の損傷を防止できると共に、湿度等の外
部環境による強誘電体層４４及び電極層４３の特性劣化
を防止でき、信頼性を向上できる。更に、前記チップ４
１の電極層４３と電気的に接続されたリード部４９を前
記封止樹脂層５０の外部に延出することによって、前記
チップ４１の形状（小型化）等に依存することなく、回
路基板に該リード部４９を介して容易に実装することが
できる。

なお、前記実施例３において容量の異なる複数のコンデ
ンサチップのバンプをキャリアテープのフィンガーリー
ドに接合し、各チップをセラミックスパッケージに装着
し、前記フィンガーリードをリードフレームに接続し、
更にパッケージ内のＮ２バージ後に前記リードフレーム
の端子となる部分を除いてキャップを取り付け、薄膜コ
ンデンサ部品を構成してもよい。

［発明の効果コ 以上詳述した如く、本発明によれば外部環境等の影響に
対する信頼性が高く、かつ高容量化と回路基板への良好
な実装性を実現した薄膜コンデンサ部品を提供できる。

【図面の簡単な説明】

第１図は本発明の実施例１における薄膜コンデンサ部品
を示す断面図、第２図は本発明の実施例２における薄膜
コンデンサ部品を示す断面図、ν□ 第３は第２図のコンデンサチップを示す断面図、第４図
は本発明の実施例３における薄膜コンデンサ部品を示す
断面図、第５図は第４図のコンデンサ部品の積層コンデ
ンサチップにフィンガーリードをＴＡＢ方式で接続する
仕方を説明するための断面図である。 １・・・アイランド部、２．２１．４９　・＝リード部
、５．２５．４１・・・コンデンサチップ、７．２７・
・・シリコン基板、８．１０．２８．３０．４３・・・
電極層、１１．３５・・・ワイヤ、Ｉ２．３６．５Ｑ・
・・封止樹脂層、２１・・・高熱伝導性回路基板、２６
．４８ａ、　　４６ｂ・・・バンプ、４２・・・絶縁基
板、４８・・・フィンガーリード。 出願人代理人　弁理士　鈴江武彦 第５図 手続補正書（方式） ｌ、事件の表示 特願平２−３４ＱＢ０９号 ２、発明の名称 薄膜コンデンサ部品 ３、補正をする者 事件との関係　　特許出願人 （３０７）株式会社　東芝 ４、代理人 東京都千代田区霞が関３丁目７番２号 ７、補正の内容 明細書中箱１６頁２行目において「第３は」とあるを「
第３図はＪと訂正する。

Claims (1)

【特許請求の範囲】
1. 　基板上に設けられ、強誘電体薄膜が電極層に挟まれて
   積層されたコンデンサチップと、このチップを収納する
   パッケージと、このパッケージの外部に延出され、前記
   チップの電極と電気的に接続されたリードとを具備した
   ことを特徴とする薄膜コンデンサ部品。