JP3141355B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3141355B2 JP3141355B2 JP03138897A JP13889791A JP3141355B2 JP 3141355 B2 JP3141355 B2 JP 3141355B2 JP 03138897 A JP03138897 A JP 03138897A JP 13889791 A JP13889791 A JP 13889791A JP 3141355 B2 JP3141355 B2 JP 3141355B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- internal
- leads
- solid
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、パッケージに搭載す
る半導体チップ、特に固体撮像素子チップの電極の接続
構成に関するものである。
る半導体チップ、特に固体撮像素子チップの電極の接続
構成に関するものである。
【０００２】
【従来の技術】現在では、半導体チップ、特に固体撮像
素子チップを搭載するパッケージの外部リードは、固体
撮像素子チップの電極の数と同数設けられ、このような
パッケージに固体撮像素子チップを搭載し、そのチップ
の各電極とそのパッケージの各外部リードを接続するよ
うにしている。そのような固体撮像装置を実装基板上に
実装した時、その固体撮像素子チップの或る接地電極
は、その実装基板上で、他の接地電極と短絡して共通化
を図っている。
素子チップを搭載するパッケージの外部リードは、固体
撮像素子チップの電極の数と同数設けられ、このような
パッケージに固体撮像素子チップを搭載し、そのチップ
の各電極とそのパッケージの各外部リードを接続するよ
うにしている。そのような固体撮像装置を実装基板上に
実装した時、その固体撮像素子チップの或る接地電極
は、その実装基板上で、他の接地電極と短絡して共通化
を図っている。
【０００３】
【発明が解決しようとする課題】しかし、電子機器、特
にビデオカメラが超小型化されるにしたがって、機械部
品と共に電子部品の小型化が要請されており、そして超
高密度化実装に適合できる電子部品の開発が要請されて
いる。所が前記固体撮像装置のような半導体装置では、
半導体チップの電極の数だけ外部リードが設けられてい
るので、半導体装置そのものを小型化できないばかり
か、実装基板上でも比較的広い実装面積を必要とし、電
子機器の超小型化を難しくしているという問題が生じて
いる。そこでこの発明は、この課題を解決しようとする
ものである。
にビデオカメラが超小型化されるにしたがって、機械部
品と共に電子部品の小型化が要請されており、そして超
高密度化実装に適合できる電子部品の開発が要請されて
いる。所が前記固体撮像装置のような半導体装置では、
半導体チップの電極の数だけ外部リードが設けられてい
るので、半導体装置そのものを小型化できないばかり
か、実装基板上でも比較的広い実装面積を必要とし、電
子機器の超小型化を難しくしているという問題が生じて
いる。そこでこの発明は、この課題を解決しようとする
ものである。
【０００４】
【課題を解決する手段】それ故、この発明では、複数の
電極を備えたチップを、複数の外部及び内部リードを備
えた積層パッケージに搭載するにあたり、その半導体チ
ップの複数の電極の内、接地電極、電極のような同一機
能の電極どうしを、その同一機能の電極と対応する内部
リードどうしを接続する共通の内部リードを形成した基
板を普通の内部リードを形成した基板とは別に設けるこ
とによりまとめるようにして、前記問題点を解決した。
電極を備えたチップを、複数の外部及び内部リードを備
えた積層パッケージに搭載するにあたり、その半導体チ
ップの複数の電極の内、接地電極、電極のような同一機
能の電極どうしを、その同一機能の電極と対応する内部
リードどうしを接続する共通の内部リードを形成した基
板を普通の内部リードを形成した基板とは別に設けるこ
とによりまとめるようにして、前記問題点を解決した。
【０００５】
【作用】従って、この発明の半導体装置の外部リード数
を、半導体チップの電極数より削減できるようになっ
た。
を、半導体チップの電極数より削減できるようになっ
た。
【０００６】
【実施例】以下、この発明の実施例を図面と共に詳述す
る。図１はこの発明の実施例である半導体装置の平面図
であり、図２は図１のＸ−Ｚ線上における一部断面側面
図であり、図３は図１のＹ−Ｚ線上における断面図であ
り、図４はこの発明の半導体装置に用いられる実施例で
ある積層パッケージの分解斜視図であり、そして図５は
図４の積層パッケージの内部リードの接続を説明するた
めの断面図である。
る。図１はこの発明の実施例である半導体装置の平面図
であり、図２は図１のＸ−Ｚ線上における一部断面側面
図であり、図３は図１のＹ−Ｚ線上における断面図であ
り、図４はこの発明の半導体装置に用いられる実施例で
ある積層パッケージの分解斜視図であり、そして図５は
図４の積層パッケージの内部リードの接続を説明するた
めの断面図である。
【０００７】先ず、図１乃至図３を用いてこの発明の半
導体装置を説明する。なお、半導体チップとして、実施
例では固体撮像素子チップを例に挙げ、説明する。これ
らの図において、この発明の半導体装置は、大きく分け
て固体撮像素子チップ１０、積層パッケージ２０及び透
明リッド４０からなる。固体撮像素子チップ１０には、
その表面両側端部の各々に複数の電極パッド１１及び１
２が整列して形成されている。この実施例では、説明の
便宜上、各々１０個の電極パッドが形成された固体撮像
素子チップ１０を示している。これらの電極パッド１
１、１２の内、電極パッド１１ａ、１１ｂ及び１２ａ、
１２ｂを接地電極パッドとする。積層パッケージ２０
は、積層された、セラミック材の４種類の基板２１、２
２、２３及び２４と、前記２０個の電極パッド１１に対
応した内部リード３１及び３２と、後述するが、この発
明の特徴である片側９個の外部リード４１及び４２から
構成されている。これらの内部リード３１及び３２と外
部リード４１及び４２とは積層パッケージ２０の側面で
接続されている。また、前記各電極パッド１１と内部リ
ード３１及び３２とは導電ワイヤ４３で接続されてい
る。
導体装置を説明する。なお、半導体チップとして、実施
例では固体撮像素子チップを例に挙げ、説明する。これ
らの図において、この発明の半導体装置は、大きく分け
て固体撮像素子チップ１０、積層パッケージ２０及び透
明リッド４０からなる。固体撮像素子チップ１０には、
その表面両側端部の各々に複数の電極パッド１１及び１
２が整列して形成されている。この実施例では、説明の
便宜上、各々１０個の電極パッドが形成された固体撮像
素子チップ１０を示している。これらの電極パッド１
１、１２の内、電極パッド１１ａ、１１ｂ及び１２ａ、
１２ｂを接地電極パッドとする。積層パッケージ２０
は、積層された、セラミック材の４種類の基板２１、２
２、２３及び２４と、前記２０個の電極パッド１１に対
応した内部リード３１及び３２と、後述するが、この発
明の特徴である片側９個の外部リード４１及び４２から
構成されている。これらの内部リード３１及び３２と外
部リード４１及び４２とは積層パッケージ２０の側面で
接続されている。また、前記各電極パッド１１と内部リ
ード３１及び３２とは導電ワイヤ４３で接続されてい
る。
【０００８】次に、図４を用いて積層パッケージ２０の
構造及び構成を詳述する。この実施例の中空の積層パッ
ケージ２０は４種類４枚の基板２１、２２、２３及び２
４で構成したものを図示している。いずれの基板も外形
寸法は同一である。先ず、第１層目の基板２１は平板か
らなり、その表面には、図１の接地電極パッド１１ａ及
び１１ｂを接続する内部メタライズ配線１３と、図１の
接地電極パッド１２ａ及び１２ｂを接続する内部メタラ
イズ配線１４とが形成されている。これらの内部メタラ
イズ配線１３、１４の一端は平板２１の側面で終端して
いて、一本の外部リード４１及び４２と接続される。次
の第２層目の基板２２は、その厚さが固体撮像素子チッ
プ１０の厚みとほぼ同等かそれよりも厚く、中央部分に
は固体撮像素子チップ１０が十分に挿入できる、長さＬ
ａ、幅Ｌｂの長方形の孔２５が開けられている。そして
その各長辺の表面には、固体撮像素子チップ１０に形成
された前記接地電極パッド１１ａ、１１ｂ、１２ａ及び
１２ｂを含む２０個の電極パッド１１及び１２が接続さ
れる、合わせて２０本の内部リード３１及び３２が内部
メタライズ配線されている。そして接地電極パッド１１
ａ、１１ｂ、１２ａ及び１２ｂがそれぞれ接続される接
地電極用内部リード３１ａ、３１ｂ、３２ａ及び３２ｂ
を除く他の内部リード３１及び３２の一端は基板２２の
長辺の側面で終端していて、外部リード４１及び４２と
接続される。また接地電極用内部リード３１ａ、３１
ｂ、３２ａ及び３２ｂの端部には、それぞれのリードを
他の層、即ち、基板２１に形成した内部リード３１及び
３２に接続するための孔３３ａ、３３ｂ、３４ａ及び３
４ｂが開けられている。これらの接地電極用内部リード
３１ａ、３１ｂ及び３２ａ、３２ｂは、基板２１の内部
メタライズ配線１３及び１４に、前記孔３３ａ、３３ｂ
及び３４ａ、３４ｂを、例えば、銀粒子入りペーストで
満たし、これを加熱溶融することにより、電気的に接続
される。次の第３層目の基板２３は、導電ワイヤ４３が
保護される空間が保てる厚さで、その中央部に、基板２
２の長辺の長さと同一寸法の長さＬａとその短辺の長さ
Ｌｂより長い長さＬｃの面積の、そして同一の位置関係
で孔２６が形成されている。このような孔２６を形成す
ることにより、この基板２３の両長辺部から、基板２２
の両長辺に形成した内部リード３１及び３２を露出させ
ることができ、これらの内部リード３１及び３２に導電
ワイヤ４３を接続できるようになる。更に次の第４層目
の基板２４にも、その中央部に、孔２５、２６と相似形
の孔２７が形成されているが、その長辺Ｌｄ及び短辺Ｌ
ｅはそれぞれ基板２３の孔２６の長辺Ｌａ及び短辺Ｌｃ
よりも長く、即ち、孔２７は孔２６よりも一周り大きく
形成されていて、積層パッケージ２０を上方から見た場
合に、第３層目の基板２３とこの第４層目の基板２４と
で四辺に段部２８（図１、２、３）が形成されるように
構成される。この段部２８は透明リッド４０を受け、そ
の透明リッド４０と固体撮像素子チップ１０の表面との
間に導電ワイヤ４３をクリヤできる空間を形成する役割
をしている。
構造及び構成を詳述する。この実施例の中空の積層パッ
ケージ２０は４種類４枚の基板２１、２２、２３及び２
４で構成したものを図示している。いずれの基板も外形
寸法は同一である。先ず、第１層目の基板２１は平板か
らなり、その表面には、図１の接地電極パッド１１ａ及
び１１ｂを接続する内部メタライズ配線１３と、図１の
接地電極パッド１２ａ及び１２ｂを接続する内部メタラ
イズ配線１４とが形成されている。これらの内部メタラ
イズ配線１３、１４の一端は平板２１の側面で終端して
いて、一本の外部リード４１及び４２と接続される。次
の第２層目の基板２２は、その厚さが固体撮像素子チッ
プ１０の厚みとほぼ同等かそれよりも厚く、中央部分に
は固体撮像素子チップ１０が十分に挿入できる、長さＬ
ａ、幅Ｌｂの長方形の孔２５が開けられている。そして
その各長辺の表面には、固体撮像素子チップ１０に形成
された前記接地電極パッド１１ａ、１１ｂ、１２ａ及び
１２ｂを含む２０個の電極パッド１１及び１２が接続さ
れる、合わせて２０本の内部リード３１及び３２が内部
メタライズ配線されている。そして接地電極パッド１１
ａ、１１ｂ、１２ａ及び１２ｂがそれぞれ接続される接
地電極用内部リード３１ａ、３１ｂ、３２ａ及び３２ｂ
を除く他の内部リード３１及び３２の一端は基板２２の
長辺の側面で終端していて、外部リード４１及び４２と
接続される。また接地電極用内部リード３１ａ、３１
ｂ、３２ａ及び３２ｂの端部には、それぞれのリードを
他の層、即ち、基板２１に形成した内部リード３１及び
３２に接続するための孔３３ａ、３３ｂ、３４ａ及び３
４ｂが開けられている。これらの接地電極用内部リード
３１ａ、３１ｂ及び３２ａ、３２ｂは、基板２１の内部
メタライズ配線１３及び１４に、前記孔３３ａ、３３ｂ
及び３４ａ、３４ｂを、例えば、銀粒子入りペーストで
満たし、これを加熱溶融することにより、電気的に接続
される。次の第３層目の基板２３は、導電ワイヤ４３が
保護される空間が保てる厚さで、その中央部に、基板２
２の長辺の長さと同一寸法の長さＬａとその短辺の長さ
Ｌｂより長い長さＬｃの面積の、そして同一の位置関係
で孔２６が形成されている。このような孔２６を形成す
ることにより、この基板２３の両長辺部から、基板２２
の両長辺に形成した内部リード３１及び３２を露出させ
ることができ、これらの内部リード３１及び３２に導電
ワイヤ４３を接続できるようになる。更に次の第４層目
の基板２４にも、その中央部に、孔２５、２６と相似形
の孔２７が形成されているが、その長辺Ｌｄ及び短辺Ｌ
ｅはそれぞれ基板２３の孔２６の長辺Ｌａ及び短辺Ｌｃ
よりも長く、即ち、孔２７は孔２６よりも一周り大きく
形成されていて、積層パッケージ２０を上方から見た場
合に、第３層目の基板２３とこの第４層目の基板２４と
で四辺に段部２８（図１、２、３）が形成されるように
構成される。この段部２８は透明リッド４０を受け、そ
の透明リッド４０と固体撮像素子チップ１０の表面との
間に導電ワイヤ４３をクリヤできる空間を形成する役割
をしている。
【０００９】以上説明したような形状の４枚の基板２
１、２２、２３及び２４を接着し、積層すると、中央部
に凹部２９（図２、３）が形成され、その底面（基板２
１の上面）に固体撮像素子チップ１０を搭載することが
できる。基板２２に形成された接地電極用内部リード３
１ａ、３１ｂ、３２ａ及び３２ｂは、前記のように、孔
３３ａ、３３ｂ、３４ａ及び３４ｂに導電材を介して、
図５に示したように、基板２１に形成された内部メタラ
イズ配線１３及び１４に接続される。そして、これらの
内部メタライズ配線１３、１４の終端、及び内部リード
３１及び３２の各終端に外部リード４１及び４２を接続
する。
１、２２、２３及び２４を接着し、積層すると、中央部
に凹部２９（図２、３）が形成され、その底面（基板２
１の上面）に固体撮像素子チップ１０を搭載することが
できる。基板２２に形成された接地電極用内部リード３
１ａ、３１ｂ、３２ａ及び３２ｂは、前記のように、孔
３３ａ、３３ｂ、３４ａ及び３４ｂに導電材を介して、
図５に示したように、基板２１に形成された内部メタラ
イズ配線１３及び１４に接続される。そして、これらの
内部メタライズ配線１３、１４の終端、及び内部リード
３１及び３２の各終端に外部リード４１及び４２を接続
する。
【００１０】このような構成の積層パッケージ２０の底
面に導電性エポキシ樹脂で、前述のように、固体撮像素
子チップ１０を搭載し、各１０個の電極パッド１１及び
１２をそれぞれ内部リード３１及び３２に導電ワイヤ４
３で接続すると、これらの内部リード３１及び３２に接
続された各外部リード４１及び４２の本数は、前述した
内部メタライズ配線１３及び１４の存在により、前記内
部リード３１及び３２の本数より１本少ない各９本で構
成することができる。
面に導電性エポキシ樹脂で、前述のように、固体撮像素
子チップ１０を搭載し、各１０個の電極パッド１１及び
１２をそれぞれ内部リード３１及び３２に導電ワイヤ４
３で接続すると、これらの内部リード３１及び３２に接
続された各外部リード４１及び４２の本数は、前述した
内部メタライズ配線１３及び１４の存在により、前記内
部リード３１及び３２の本数より１本少ない各９本で構
成することができる。
【００１１】前記説明では、各基板２１乃至２４は単板
で構成されているように図示し、説明してきたが、これ
らの各基板は単一厚さの薄板を数枚重ねて構成し、所望
の厚さにしてもよい。また、基板２３と基板２４とは一
体に形成してもよい。更にまた、前記実施例では、接地
電極パッドを共通化した例について説明したが、電源電
極パッドを共通化してもよく、或いは両者を共に共通化
してもよく、更にはこれらの内部リードを異なる層の基
板に形成し、スルーホールで内部メタライズ配線に接
続、共通化することもでき、一層外部リードを削減する
ことができる。
で構成されているように図示し、説明してきたが、これ
らの各基板は単一厚さの薄板を数枚重ねて構成し、所望
の厚さにしてもよい。また、基板２３と基板２４とは一
体に形成してもよい。更にまた、前記実施例では、接地
電極パッドを共通化した例について説明したが、電源電
極パッドを共通化してもよく、或いは両者を共に共通化
してもよく、更にはこれらの内部リードを異なる層の基
板に形成し、スルーホールで内部メタライズ配線に接
続、共通化することもでき、一層外部リードを削減する
ことができる。
【００１２】
【発明の効果】以上のように、この発明によれば、半導
体装置の外部リード数を、半導体チップの電極数より削
減することができ、従って、パッケージの小型化及び軽
量化が計れるので実装基板も縮小することができ、最終
製品である電子機器の小型化、軽量化が可能になる。ま
た、パッケージ内部及び実装基板の配線の簡略化ができ
るので、外部からのノイズを受けにくくなる。更にま
た、高速化デバイスに対しては、配線の短線化によりリ
ンギングノイズ等のインダクタンス成分のノイズを減少
することもできるなど、数々の優れた効果がえられる。
体装置の外部リード数を、半導体チップの電極数より削
減することができ、従って、パッケージの小型化及び軽
量化が計れるので実装基板も縮小することができ、最終
製品である電子機器の小型化、軽量化が可能になる。ま
た、パッケージ内部及び実装基板の配線の簡略化ができ
るので、外部からのノイズを受けにくくなる。更にま
た、高速化デバイスに対しては、配線の短線化によりリ
ンギングノイズ等のインダクタンス成分のノイズを減少
することもできるなど、数々の優れた効果がえられる。
【図１】この発明の実施例である半導体装置の平面図で
ある。
ある。
【図２】図１のＸ−Ｚ線上における一部断面側面図であ
る。
る。
【図３】図１のＹ−Ｚ線上における断面図である。
【図４】この発明の半導体装置に用いられる実施例であ
る積層パッケージの分解斜視図である。
る積層パッケージの分解斜視図である。
【図５】図４の積層パッケージの内部リードの接続を説
明するための断面図である。
明するための断面図である。
１０ 固体撮像素子チップ １１ 電極パッド １１ａ 接地電極パッド １１ｂ 接地電極パッド １２ 電極パッド １２ａ 接地電極パッド １２ｂ 接地電極パッド １３ 内部メタライズ配線 １４ 内部メタライズ配線 ２０ 積層パッケージ ２１ 基板 ２２ 基板 ２３ 基板 ２４ 基板 ２５ 孔 ２６ 孔 ２７ 孔 ２８ 段部 ２９ 凹部 ３１ 内部リード ３１ａ 接地電極用内部リード ３１ｂ 接地電極用内部リード ３２ 内部リード ３２ａ 接地電極用内部リード ３２ｂ 接地電極用内部リード ３３ａ 孔 ３３ｂ 孔 ３４ａ 孔 ３４ｂ 孔 ４０ 透明リッド ４１ 外部リード ４２ 内部リード ４３ 導電ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八嶋 淳二 東京都品川区北品川６丁目７番35号ソニ ー株式会社内 (56)参考文献 特開 平３−60061（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数の電極を備えた半導体チップを、複数
の外部及び内部リードを備えた積層パッケージに搭載し
た半導体装置において、 上記積層パッケージは、上記半導体チップの各電極と直
接接続される内部リードを備えた少なくとも一層の基板
と、上記半導体チップの各電極の内、接地電極、電源電
極のような同一機能の電極と対応する前記内部リード同
士を互いに接続してまとめる共通の内部リードを備えた
少なくとも一層の基板とが積層されてなり、 上記接地電極、電源電極のような同一機能の電極が前記
共通の内部リードを介して外部リードに接続されるよう
にして 前記半導体チップの電極数よりも前記積層パッケ
ージの外部リード数の方を少なくなるように構成したこ
とを特徴とする半導体装置。 - 【請求項２】前記半導体チップが固体撮像素子チップで
あり、 そして、前記積層パッケージは、該固体撮像素子チップ
の接地電極及び又は電源電極をまとめて接続できる内部
リードを備えた、少なくとも一層の基板と、前記固体撮
像素子チップの他の電極を接続できる内部リードと前記
固体撮像素子チップを挿入し得る空間が設けられた、前
記基板とは異なる少なくとも一層の基板と、更に前記固
体撮像素子チップの表面を覆う透明リッドを嵌め込める
少なくとも一層の基板とからなることを特徴とする請求
項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03138897A JP3141355B2 (ja) | 1991-06-11 | 1991-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03138897A JP3141355B2 (ja) | 1991-06-11 | 1991-06-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364062A JPH04364062A (ja) | 1992-12-16 |
| JP3141355B2 true JP3141355B2 (ja) | 2001-03-05 |
Family
ID=15232680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03138897A Expired - Lifetime JP3141355B2 (ja) | 1991-06-11 | 1991-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6121241B2 (ja) * | 2013-05-24 | 2017-04-26 | Hoya株式会社 | 内視鏡の挿入部のシールド放熱構造 |
-
1991
- 1991-06-11 JP JP03138897A patent/JP3141355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04364062A (ja) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| US20070007643A1 (en) | Semiconductor multi-chip package | |
| CN100472782C (zh) | 半导体器件 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPS5998543A (ja) | 半導体装置 | |
| US5326932A (en) | Semiconductor package | |
| JP3141355B2 (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US7009296B1 (en) | Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH11220091A (ja) | 半導体装置 | |
| JPH09107067A (ja) | 半導体装置 | |
| JP2853938B2 (ja) | 固体撮像素子パッケージ | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
| JP2721223B2 (ja) | 電子部品装置及びその製造方法 | |
| JP3545171B2 (ja) | 半導体装置 | |
| JP3418759B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |