JPH0870059A - 分離されたダイパッドを有する半導体パッケージ - Google Patents

分離されたダイパッドを有する半導体パッケージ

Info

Publication number
JPH0870059A
JPH0870059A JP7198665A JP19866595A JPH0870059A JP H0870059 A JPH0870059 A JP H0870059A JP 7198665 A JP7198665 A JP 7198665A JP 19866595 A JP19866595 A JP 19866595A JP H0870059 A JPH0870059 A JP H0870059A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor package
resin
pads
separated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7198665A
Other languages
English (en)
Other versions
JP2951573B2 (ja
Inventor
Young Do Kweon
寧 度 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0870059A publication Critical patent/JPH0870059A/ja
Application granted granted Critical
Publication of JP2951573B2 publication Critical patent/JP2951573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームのインダクタンスの成分を減
らして半導体パッケージ製品のノイズを減らすことにあ
る。 【解決手段】 半導体チップ４２が付着されるダイパッ
ド４１は少なくとも２個以上に分離されており、その分
離された部分は非伝導性の結合手段４９，例えばアクリ
ル樹脂、エポキシ樹脂、シリコン樹脂またはポリイミド
樹脂によって機械的に結合されてあって、接着剤の流出
を防止することができ、分離されたダイパッドのそれぞ
れを通じて電源電圧Ｖｃｃと接地電圧Ｖｓｓを供給して
ノイズを減らすことができる。非伝導性樹脂は前記分離
されたダイパッド間にキャパシターを連結したものと同
じ効果を示しているが、この容量値の制御のために積層
形キャパシターを使用することもでき、前記分離された
ダイパッドはモールディング工程後にモールド樹脂と前
記半導体チップの結合力を高めるために孔が形成されて
いることも分かる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は分離されたダイパッ
ドを有する半導体パッケージに関するもので、より詳細
には前記半導体パッケージのダイパッドを分離し、その
前記分離されたダイパッドを非伝導性の樹脂または積層
形キャパシターによってカップリングすることによって
接着剤の漏出を防止しノイズを減らすことができる前記
分離されたダイパッドを有する半導体パッケージに関す
る。
【０００２】
【従来の技術】個人用コンピューター等に高密度の実装
のためにモジュールパッケージ及び表面実装形パッケー
ジの小形化および薄形化が行なわれている。これに応答
してＴＳＯＰ（Thin Small Outline Package ），ＵＴ
ＳＯＰ（Ultra Thin Small Outline Package）等の小形
・薄形パッケージが開発されており、その大部分が主記
憶装置に使用されている。半導体回路の２次元面からそ
れぞれの要素および配線を微細に形成し前記半導体チッ
プの単位面積の当りの素子の数を増加させることによっ
て高集積化が実現されることができる。半導体素子の高
集積化が一層進行されることにより素子の性能を改善さ
せるためにもっと迅速な速度に同時に出力駆動回路をス
イッチングする必要が生ずるようになった。このような
スイッチング速度の増加はそれによる電気的なノイズの
増加を誘発することになり、特に入・出力ピンの数が多
数の程その様相は多様である。
【０００３】ノイズはΔＶ＝Ｌ（ｄｉ／ｄｔ）により表
わすことができ、このときΔＶはノイズの大きさ、Ｌは
インダクタンス、ｄｉは微少の電流変化量、ｄｔは微少
の時間変化量を示す。この式によって理解することがで
きるように前記ノイズを減らすためにはインダクタンス
Ｌを減らす方法と電流の変化率ｄｉ／ｄｔを減らす方法
を考慮することができる。
【０００４】ところが、電流の変化率は半導体素子の速
度と関連のある変数であるので、素子の高速化により自
然に増加される。したがって、前記インダクタンスをそ
れ程減らすときにのみ現状を維持するとかノイズを減ら
すことができる。
【０００５】前記半導体素子の前記インダクタンス成分
は、主に前記リードフレームや半導体チップとリードフ
レームを電気的に連結する手段、例えばボンディングワ
イヤ、バンパ等によって支配される。一般的なプラスチ
ックパッケージにおいては合金４２，ＯＬＩＮ１９４等
のリードフレーム材料を使用するとか金線を使用する等
前記リードフレームと連結手段の材質が定められている
ので、前記リードフレームの設計や金線の連結方法によ
り前記インダクタンスの値を変えることができる。
【０００６】図９は従来技術による前記半導体パッケー
ジの一つの実施例を示した斜視図である。
【０００７】図９の前記パッケージは所謂コーナーパワ
ー型の半導体パッケージとして、前記リードフレームの
前記ダイパッド１１上に半導体チップ１２が接着されて
いる。前記半導体チップ１２の両側のコーナーにはボン
ディングパッド１３ａ，１３ｂが形成されており、これ
らのボンディングパッド１３ａ，１３ｂは、接地電源供
給端子（以下、Ｖｓｓという）と連結されている内部リ
ード１６および素子電源供給端子（以下、Ｖｃｃとい
う）と連結されている内部リード１７に金や銅のワイヤ
１４によって電気的に連結されている。前記リードフレ
ームの前記ダイパッド１１に連結されているタイバー１
５ａ，１５ｂは前記半導体チップ１２がＰ型であるとき
はＶｓｓに連結され、Ｎ型であるときはＶｃｃに連結さ
れる。
【０００８】しかし、前記ＶｃｃとＶｓｓは多数個の前
記ワイヤ１４が並列に連結されているが、ボンディング
パッドがコーナーにあるので、このワイヤの長さが長い
ため前記インダクタンスを減少らすのには限界がある。
【０００９】図１０は従来技術によるセンターパワー型
の前記半導体パッケージを示した斜視図である。前記リ
ードフレームのダイパッド２１上に半導体チップ２２が
接着されており、この半導体チップの両側面の中央には
ボンディングパッド２３ａ，２３ｂが形成されている。
これらのボンディングパッド２３ａ，２３ｂは、前記Ｖ
ｓｓと連結されている内部リード２６ａ，２６ｂおよび
前記Ｖｃｃと連結されている内部リード２７ａ，２７ｂ
に金や銅のワイヤ２４によって電気的に連結されてい
る。
【００１０】また、前記リードフレームの前記ダイパッ
ド２１に連結されている前記タイバー２５ａ，２５ｂは
前記半導体チップ２２がＰ型であるときは前記Ｖｓｓに
連結され、Ｎ型であるときは前記Ｖｃｃに連結される。
【００１１】したがって、以上のような従来の半導体パ
ッケージは、リードが電源端子Ｖｃｃ，Ｖｓｓに連結さ
れる前記内部リード２６ａ，２６ｂ，２７ａ，２７ｂを
前記半導体チップ２２の中央に設置して可能な限り構造
的に内部リードの長さを減らすことによってノイズを減
少させる効果があるが、半導体素子の速度の増加に因る
ノイズの増加を堪当することには不足な点が多大であ
る。
【００１２】図１１は図９および図１０の問題点を解決
するための従来技術による分離されたダイパッドを有す
る半導体パッケージを示した断面図である。
【００１３】図１１を参照すると、前記リードフレーム
のダイパッド３１上に接着剤３２によって接着されてい
る半導体チップ３３は、金または銅ボンディングワイヤ
３４によってリードフレームの内部リード３５と電気的
に連結されている。前記半導体チップ３３およびダイパ
ッド３１を湿気や熱等の外部の環境から保護のために樹
脂３６によってモールディングし、外部リード３７は印
刷回路基板（図示せず）に実装するのに適合な形態に、
例えばＪ形態に折曲・形成する。ノイズを減らすために
前記ダイパッド３１は、切断部３９によって二つに分離
されており、両方のダイパッドのそれぞれには前記Ｖｃ
ｃ，Ｖｓｓが連結されている。
【００１４】
【発明が解決しようとする課題】ところで、このような
ダイパッドを使用すると前記半導体チップに供給される
電源の電力が分配されるので、前記半導体パッケージの
ノイズを相殺的に減らすことができる長所がある反面、
ダイボンディング工程時に前記ダイパッド３１と半導体
チップ３３を接着する物質である前記接着剤３２は前記
切断部３９に流出され、結局モールディングされた樹脂
３６に亀裂３９ａを発生させてパッケージの不良の原因
を提供する短所がある。
【００１５】本発明は上記のような従来技術の問題点を
解決するためのもので、本発明の目的は半導体パッケー
ジのダイパッドを少なくとも２個以上に分離し、その分
離された部分を樹脂や積層形キャパシターによってカッ
プリングすることによってノイズが微少であり、半導体
パッケージの信頼性を向上する分離されたダイパッドを
有する半導体パッケージを提供することにある。
【００１６】
【課題を解決するための手段】請求項１記載の第１の発
明は、複数のボンディングパッドを有する半導体チップ
と、非伝導性の接着剤を使用して前記半導体チップを実
装するダイパッドと前記ボンディングパッドとを電気的
に連結させる複数の内部リードおよび外部リードを有す
るリードフレームを具備する半導体パッケージにおい
て、前記ダイパッドは少なくとも２個以上に分離されて
おり、その分離された前記ダイパッドは非伝導性の結合
手段によって機械的に結合されていることを要旨とす
る。従って、ノイズを微少にして、半導体パッケージの
信頼性を向上できる。請求項２記載の第２の発明は、前
記非伝導性の結合手段はアクリル樹脂、エポキシ樹脂、
シリコン樹脂またはポリイミド樹脂中のうちのいずれか
であることを要旨とする。従って、分離されたダイパッ
ドの分離効果を増大できる。
【００１７】請求項３記載の第３の発明は、前記ダイパ
ッドは第１ダイパッド領域と第２ダイパッド領域に分離
され、前記第１ダイパッド領域は接地電源端子と連結さ
れ、前記第２ダイパッド領域は電源電圧端子と連結され
ることを要旨とする。
【００１８】請求項４記載の第４の発明は、前記ボンデ
ィングパッドと内部リードの電気的な連結はボンディン
グワイヤによって行なわれており、前記分離されたダイ
パッドの表面と前記内部リードの表面には前記内部リー
ドの材質により電気伝導性が高い金属膜が塗布されてい
ることを要旨とする。従って、大部分の電流は表皮効果
によって銀鍍金のみで流して合金４２をリードフレーム
として使用しながらも高い電気伝導度を得ることができ
る。
【００１９】請求項５記載の第５の発明は、前記内部リ
ードは合金４２であり、前記金属膜は銀であることを要
旨とする。従って、パッケージの亀裂を防止できる。
【００２０】請求項６記載の第６の発明は、前記接地電
源端子と電源電圧端子は半導体チップのボンディングパ
ッドにも連結されることを要旨とする。従って、外部電
源端子から内部電源端子に入って来る経路を多数個並列
に連結されるようにすることによってノイズを減少させ
る効果がより増大される。
【００２１】請求項７記載の第７の発明は、前記分離さ
れたダイパッドは少なくとも一つ以上の孔を有すること
を要旨とする。従って、リフロー工程を通じて半導体パ
ッケージを印刷回路基板等に実装するとき吸湿による蒸
気の膨脹に起因した応力を緩和してパッケージ亀裂を防
止することができる。
【００２２】請求項８記載の第８の発明は、前記分離さ
れたダイパッドの非伝導性の結合手段は積層形キャパシ
タであることを要旨とする。従って、前記リードフレー
ムの製造工程の初期に願う容量値をもつように電極から
突出された導体板の個数または間隔、重ねる部分の面積
を調節するとよいので、ノイズを効果的に減らすことが
できる。
【００２３】請求項９記載の第９の発明は、前記非伝導
性の結合手段はアクリル樹脂、エポキシ樹脂、シリコン
樹脂またはポリイミド樹脂中のうちのいずれかであるこ
とを要旨とする。従って、分離されたダイパッドの分離
効果を増大できる。
【００２４】
【発明の実施の形態】以下、添付の図面を参照して本発
明による半導体パッケージの実施例を詳細に説明する。
【００２５】以下の説明から前記半導体チップのボンデ
ィングパッドは電源Ｖｃｃ，Ｖｓｓを供給するために必
要なボンディングパッドのみ図示して説明する。
【００２６】図１は本発明による前記分離されたダイパ
ッドを使用した前記半導体パッケージの一つの実施例を
示した斜視図である。
【００２７】図１を参照すると、コーナーパワー型の前
記半導体パッケージは、前記リードフレームの前記分離
されたダイパッド４１上に半導体チップ４２が接着され
ており、前記半導体チップ４２の図中上部の両側コーナ
ーにはボンディングパッド４３ａ，４３ｂ，４８ａ，４
８ｂが形成されており、図９の従来例と比較してみる
と、前記ボンディングパッド４３ａはワイヤ４４と内部
リード４６を通じて外部Ｖｓｓ端子と連結されており、
前記ボンディングパッド４３ｂは前記ワイヤ４４と内部
リード４７を通じて外部Ｖｃｃ端子と連結されている。
【００２８】また、前記ダイパッド４１は２個に分離さ
れており、この分離されたダイパッド４１の一方の部分
は前記内部リード４６と連結されており、一方のタイバ
ー４５ａはワイヤ４４によって前記ボンディングパッド
４８ａと連結されて前記半導体チップ４２に接地電圧Ｖ
ｓｓを供給し、他方の部分は前記内部リード４７と連結
され、他方のタイバー４５ｂはワイヤ４４によって前記
ボンディングパッド４８ｂと連結されて前記半導体チッ
プ４２に電源電圧Ｖｃｃを供給する。
【００２９】ダイパッドを分離する部分にはモールディ
ング樹脂と熱膨脹率が類似なアクリル樹脂やエポキシ樹
脂、シリコン樹脂またはポリイミド樹脂等の熱硬化性樹
脂を満たして二つの部分を一体に接合し、このような熱
硬化性樹脂は、分離されたダイパッド４１の分離効果の
増大のために非伝導性樹脂からなっている。
【００３０】図２は図１の前記リードフレームを示した
平面図である。
【００３１】２個に分離されたそれぞれのダイパッド４
１は熱硬化性樹脂によって接着されており、接合された
非伝導性樹脂４９の断面は“Ｉ”形状となっているの
で、その分離された２個の分離されたダイパッド４１が
堅固に固定されるようになっている。このとき前記リー
ドフレームの分離されたダイパッド４１中の一つはＶｃ
ｃに連結された前記タイバー４５ｂおよび内部リード４
７と連結され、他の一つはＶｓｓに連結された前記タイ
バー４５ａおよび内部リード４６と連結されるように分
離されていることが分かる。
【００３２】また、前記非伝導性樹脂４９は、前記ダイ
パッド４１の表面に露出された幅Ｗが最小限に２０μｍ
以上にすることによって前記分離されたダイパッド４１
の固定力を維持するようにし、樹脂の露出された部分の
厚さＨは最大限４０μｍ以下にすることによってパッケ
ージの全体の厚さを過度に増加させないようにすること
がよい。
【００３３】以上のような構造を有する本発明のコーナ
ーパワー型のパッケージは分離されたダイパッドを通じ
て電源Ｖｃｃ，Ｖｓｓが供給されるのでノイズが微少で
あり、非伝導性の樹脂によって固定されているので、電
気的な分離が確実であり、熱硬化性の樹脂を使用してい
るので、固定力が良好であり、ダイボンディング時に接
着剤が漏出される念慮がないし、モールディングされる
樹脂と熱膨脹率が類似な材料を使用しているので、パッ
ケージの不良が減少される。
【００３４】図３は本発明による半導体パッケージの他
の実施例を示した斜視図である。
【００３５】同図においては外部の電源供給端子との接
続手段であるワイヤの長さを減らすためのセンターパワ
ー型の半導体パッケージに対して説明する。
【００３６】前記リードフレームの分離されたダイパッ
ド５１上に半導体チップ５２が接着されており、前記半
導体チップ５２の図中上部の両側面の中央およびコーナ
ーにはボンディングパッド５３ａ，５３ｂ，５８ａ，５
８ｂが形成されている。前記ボンディングパッド５３ａ
はワイヤ５４を通じて内部リード５６ａと連結されて外
部Ｖｓｓ端子と連結され、前記ボンディングパッド５３
ｂはワイヤを通じて前記内部リード５６ｂと連結されて
外部Ｖｃｃ端子と連結される。前記分離されたダイパッ
ド５１の一方はタイバー５５ａと連結されているが、こ
のタイバー５５ａと連結された前記半導体チップの前記
ボンディングパッド５８ａにはＶｓｓ電圧が供給され
る。また、前記分離されたダイパッドの他の一方はタイ
バー５５ｂと連結されているが、このタイバー５５ｂと
連結された半導体チップの前記ボンディングパッド５８
ｂにはＶｃｃ電圧が供給される。
【００３７】前記分離されたダイパッド５１はモールデ
ィング樹脂と熱膨脹率が類似なアクリル樹脂やエポキシ
樹脂またはシリコン樹脂等の熱硬化性樹脂５９によって
一体に接合されており、この熱硬化性樹脂は前記ダイパ
ッド５１の分離効果の増大のために非伝導性樹脂を使用
しなければならない。
【００３８】図４は図３の半導体パッケージに使用され
る前記リードフレームを示した平面図である。
【００３９】前記熱硬化性樹脂５９は２個に分離された
それぞれの前記ダイパッド５１は熱硬化性樹脂５９によ
って平面に接着されており、接合された樹脂５９の断面
は“Ｉ”形状となっているので、２個の前記分離された
ダイパッド５１が堅固に固定されるようになっている。
このとき前記リードフレームの２個の前記分離されたダ
イパッド５１中の一つはＶｃｃに連結されたコーナーと
中央のタイバー５５ｂ，５７ｂ及びＶｓｓに連結された
内部リード５６ａを包含し、他の一つはＶｓｓに連結さ
れたコーナーと中央のタイバー５５ａ，５５ｂおよびＶ
ｃｃに連結された内部リード５６ｂに包含するように電
気的に分離されていることが詳細に分かる。
【００４０】また、前記熱硬化性樹脂５９は前記分離さ
れたダイパッド５１の表面に露出された幅Ｗが最小限に
２０μｍ以上にすることによって前記分離されたダイパ
ッド５１の固定力を維持するようにし、樹脂の露出され
た部分の厚さＨは最大限４０μｍ以下にすることによっ
てパッケージの全体の厚さを過度に増加させないように
することがよい。
【００４１】以上のような構造を有する半導体パッケー
ジはリードが電源端子Ｖｃｃ，Ｖｓｓに連結される内部
リードおよびタイバーを半導体チップの両方の中央に設
置して可能な限り構造的にリードの長さを減らすばかり
でなく、外部電源端子から内部電源端子に入って来る経
路を多数個並列に連結されるようにすることによってノ
イズを減少させる効果がより増大される。また図１の実
施例と同様に、前記分離されたダイパッドが非伝導性樹
脂によって固定されているので、電気的な分離が確実で
あり、熱硬化性樹脂を使用しているので固定力が良好で
あり、ダイボンディング時に接着剤が漏出される念慮が
ないし、モールディングされる樹脂と熱膨脹率が類似な
材料を使用しているので、パッケージの不良が減少され
る。
【００４２】図５はダイパッドに多数個の貫通穴６２を
加工してパッケージ樹脂と半導体チップの接着力を強化
させた構造を有する半導体パッケージに本発明を適用さ
せた更に他の実施例である。前記貫通穴を有するダイパ
ッドを使用するとモールディング工程時にモールディン
グ樹脂が貫通穴を通じて半導体チップの底面と直接接触
するので、その接着力がずっと良好になるばかりでな
く、リフロー工程を通じて半導体パッケージを印刷回路
基板等に実装するとき吸湿による蒸気の膨脹に起因した
応力を緩和してパッケージ亀裂を防止することができる
という長所がある。図５からみるように、ダイパッドは
３個のデカップリングキャパシター６０によって二つの
部分に分離されている。この分離されたダイパッドは３
個のデカップリングキャパシターによって分離されてい
るので、キャパシターの役割をする樹脂６０のそれぞれ
の誘電率が小さくても、これらが並列に連結されてあっ
て、全体キャパシターの容量は増大される。勿論、もっ
と大容量が必要であると３個以上のダイパッドに分離す
ることもできるであろう。
【００４３】図６は図５の構造を有する前記リードフレ
ームを使用して半導体チップと電気的な連結をしたと
き、外部電源電圧端子Ｖｃｃと接地電源端子Ｖｓｓとの
間のインピーダンス成分の等価回路図である。
【００４４】図６においては前記リードフレームと半導
体チップを電気的に連結するボンディングワイヤ成分も
考慮しているが、その中で半導体チップと内部リードを
連結するワイヤはＬｗ１に示しており（図１と図３にお
いてはこのようなワイヤ３個であるが、同図では便宜上
二つのみ表示する），半導体チップとタイバーを連結す
るワイヤによるインダクタンス成分はＬｗ２に示した。
ＬL は前記リードフレームそのもののインダクタンス成
分を示したものであり、前記リードフレームは貫通穴に
よって三つの部分に分けているので、ＬDP1 ，ＬDP2 ，
ＬDP3 にそれぞれ示した。上述のように非伝導性樹脂６
０によってキャパシタンスはＣが３個並列連結されてい
るので、キャパシターの全体の容量は３Ｃになる。ＲL
は半導体チップ全体の抵抗を指称する。図６から分かる
ように、ダイパッドは分離されてあってインダクタンス
成分が並列に連結されるので、全体インダクタンス値が
減少され、分離されたダイパッドを結合する樹脂がキャ
パシターの役割をしているので、ノイズを相当に減らす
ことができる。
【００４５】図７は本発明による前記リードフレームの
更に他の実施例の斜視図である。
【００４６】ダイパッドは７５ａと７５ｂの２個に分離
されており、その間には以前の熱硬化性樹脂とは異なり
に積層形キャパシター７０が差しこんでいる。これは樹
脂によるキャパシターの容量値は願う水準まで合わせる
ことが難しい点を勘案したもので、積層形キャパシター
７０は２個の電極７１，７２から突出された多数個の導
体が誘電物質７３を間に置いてお相互に行き違った櫛模
様に配列されている。このような積層形キャパシターを
使用すると前記リードフレームの製造工程の初期に願う
容量値をもつように電極７１，７２から突出された導体
板の個数または間隔、重ねる部分の面積を調節するとよ
いので、ノイズを効果的に減らすことができる。
【００４７】いままで説明した本発明のいろんな実施例
による前記リードフレームに大きさが大きな大形半導体
チップを実装する場合には下記の＜表１＞から分かるよ
うに一般的に熱膨脹係数が小さい合金４２（Ａｌｌｏｙ
４２）を前記リードフレームの素材として使用してパッ
ケージの亀裂を防止する。しかし、合金４２は電気伝導
度が他の材料に比べて低く、半導体素子が動作中である
とき雑音の原因になることもある。これを克服するため
には合金４２の表面に銀鍍金をすることが望ましい。
【００４８】
【表１】 図８（Ａ）と図８（Ｂ）は合金４２からなるリードフレ
ーム８０に銀鍍金する順序を示したものであるが、図８
（Ａ）においては銀鍍金８２を先にしてから樹脂または
積層形キャパシター８４を挿入したものであり、図８
（Ｂ）においては樹脂や積層形キャパシター８４を差し
こんでから、前記銀鍍金８２を被覆するものである。図
８（Ａ）の場合には樹脂が銀鍍金より後に塗布されるの
で高さが上昇するという短所があり、図８（Ｂ）の場合
には銀鍍金を被覆するとき樹脂が溶解され付着されて銀
鍍金そのものが汚染されることができるという短所があ
る。しかし、このような二つの場合の各長・短所は前記
リードフレームの電気的な特性そのものには殆ど相関の
ない設計者の選択によって決定される。
【００４９】図８（Ｃ）は銀鍍金された前記リードフレ
ームの内部リード９０と半導体チップ８６のボンディン
グパッド８７がワイヤ８８によって電気的に連結された
ことを示している。前記ボンディングワイヤ８８として
使用される金線銀鍍金された銀８２と接続されるので、
大部分の電流は表皮効果によって銀鍍金のみで流して合
金４２をリードフレームとして使用しながらも高い電気
伝導度を得ることができる。
【００５０】
【発明の効果】以上説明したように、第１の発明は、ダ
イパッドは少なくとも２個以上に分離されており、その
分離された前記ダイパッドは非伝導性の結合手段によっ
て機械的に結合されているので、ノイズを微少にして、
半導体パッケージの信頼性を向上できる。
【００５１】第２の発明は、前記非伝導性の結合手段は
アクリル樹脂、エポキシ樹脂、シリコン樹脂またはポリ
イミド樹脂中のうちのいずれかであるので、分離された
ダイパッドの分離効果を増大できる。
【００５２】第４の発明は、前記ボンディングパッドと
内部リードの電気的な連結はボンディングワイヤによっ
て行なわれており、前記分離されたダイパッドの表面と
前記内部リードの表面には前記内部リードの材質により
電気伝導性が高い金属膜が塗布されているので、大部分
の電流は表皮効果によって銀鍍金のみで流して合金４２
をリードフレームとして使用しながらも高い電気伝導度
を得ることができる。
【００５３】第５の発明は、前記内部リードは合金４２
であり、前記金属膜は銀であるので、パッケージの亀裂
を防止できる。
【００５４】第６の発明は、前記接地電源端子と電源電
圧端子は半導体チップのボンディングパッドにも連結さ
れるので、外部電源端子から内部電源端子に入って来る
経路を多数個並列に連結されるようにすることによって
ノイズを減少させる効果がより増大される。
【００５５】第７の発明は、前記分離されたダイパッド
は少なくとも一つ以上の孔を有するので、リフロー工程
を通じて半導体パッケージを印刷回路基板等に実装する
とき吸湿による蒸気の膨脹に起因した応力を緩和してパ
ッケージ亀裂を防止することができる。
【００５６】第８の発明は、前記分離されたダイパッド
の非伝導性の結合手段は積層形キャパシタであるので、
前記リードフレームの製造工程の初期に願う容量値をも
つように電極から突出された導体板の個数または間隔、
重ねる部分の面積を調節してノイズを効果的に減らすこ
とができる。
【００５７】第９の発明は、前記非伝導性の結合手段は
アクリル樹脂、エポキシ樹脂、シリコン樹脂またはポリ
イミド樹脂中のうちのいずれかであるので、分離された
ダイパッドの分離効果を増大できる。
【図面の簡単な説明】
【図１】本発明による前記分離されたダイパッドを有す
る前記コーナーパワー型の前記半導体パッケージの一つ
の実施例を示した斜視図である。
【図２】図１の前記半導体パッケージに使用される前記
分離されたダイパッドを有するリードフレームの平面図
である。
【図３】本発明による前記分離されたダイパッドを有す
る前記センターパワー型の前記半導体パッケージの一つ
の実施例を示した斜視図である。
【図４】図３の前記半導体パッケージに使用される前記
分離されたダイパッドを有する前記リードフレームの平
面図である。
【図５】本発明による前記分離されたダイパッドを有す
る前記リードフレームとして複数個の貫通穴が形成され
ている前記リードフレームの平面図である。
【図６】図５の前記リードフレームを使用して前記半導
体チップを外部電源端子と連結したときの等価回路図で
ある。
【図７】本発明による前記分離されたダイパッドを有す
る前記リードフレームとして前記分離されたダイパッド
間に積層キャパシターを差し込んだ前記リードフレーム
の斜視図および積層キャパシターの部分詳細図である。
【図８】（Ａ）および（Ｂ）は電気伝導度を高めるため
に前記リードフレームの表面に銀を鍍金した断面図であ
り、（Ｃ）は表面に銀を鍍金した前記内部リードと半導
体チップを電気的に連結した断面図である。
【図９】従来技術によるコーナーパワー型の半導体パッ
ケージの一つの実施例を示した斜視図である。
【図１０】従来技術によるセンターパワー型の半導体パ
ッケージの他の実施例を示した斜視図である。
【図１１】従来技術による分離されたダイパッドを有す
る前記半導体パッケージの断面図である。
【符号の説明】
４１ 分離されたダイパッド ４２ 半導体チップ ４３，４８ ボンディングパッド ４４ ボンディングワイヤ ４５ タイバー ４６，４７ 内部リード ４９ 非伝導性樹脂 ６２ 貫通穴 Ｌw ボンディングワイヤのインダクタンス成分 ＬDP ダイパッドのインダクタンス成分 ＬL リードフレームのインダクタンス成分 Ｃ キャパシター ７０ 積層キャパシター ７１，７２ 電極 ７３ 誘電体 ７５ 分離されたダイパッド ８０ リードフレーム ８２ 銀鍍金

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数のボンディングパッドを有する半導
    体チップと、非伝導性の接着剤を使用して前記半導体チ
    ップを実装するダイパッドと前記ボンディングパッドと
    を電気的に連結させる複数の内部リードおよび外部リー
    ドを有するリードフレームを具備する半導体パッケージ
    において、 前記ダイパッドは少なくとも２個以上に分離されてお
    り、その分離された前記ダイパッドは非伝導性の結合手
    段によって機械的に結合されていることを特徴とする半
    導体パッケージ。
  2. 【請求項２】 前記非伝導性の結合手段はアクリル樹
    脂、エポキシ樹脂、シリコン樹脂またはポリイミド樹脂
    中のうちのいずれかであることを特徴とする請求項１記
    載の半導体パッケージ。
  3. 【請求項３】 前記ダイパッドは第１ダイパッド領域と
    第２ダイパッド領域に分離され、前記第１ダイパッド領
    域は接地電源端子と連結され、前記第２ダイパッド領域
    は電源電圧端子と連結されることを特徴とする請求項１
    記載の半導体パッケージ。
  4. 【請求項４】 前記ボンディングパッドと内部リードの
    電気的な連結はボンディングワイヤによって行なわれて
    おり、前記分離されたダイパッドの表面と前記内部リー
    ドの表面には前記内部リードの材質より電気伝導性が高
    い金属膜が塗布されていることを特徴とする請求項１記
    載の半導体パッケージ。
  5. 【請求項５】 前記内部リードは合金４２であり、前記
    金属膜は銀であることを特徴とする請求項４記載の半導
    体パッケージ。
  6. 【請求項６】 前記接地電源端子と電源電圧端子は半導
    体チップのボンディングパッドにも連結されることを特
    徴とする請求項３記載の半導体パッケージ。
  7. 【請求項７】 前記分離されたダイパッドは少なくとも
    一つ以上の孔を有することを特徴とする請求項１記載の
    半導体パッケージ。
  8. 【請求項８】 前記分離されたダイパッドの非伝導性の
    結合手段は積層形キャパシタであることを特徴とする請
    求項１または請求項７記載の半導体パッケージ。
  9. 【請求項９】 前記非伝導性の結合手段はアクリル樹
    脂、エポキシ樹脂、シリコン樹脂またはポリイミド樹脂
    中のうちのいずれかであることを特徴とする請求項８記
    載の半導体パッケージ。
JP7198665A 1994-08-16 1995-08-03 分離されたダイパッドを有する半導体パッケージ Expired - Fee Related JP2951573B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19940020086 1994-08-16
KR1019950019636A KR0148077B1 (ko) 1994-08-16 1995-07-05 분리된 다이 패드를 갖는 반도체 패키지
KR1994-20086 1995-07-05
KR1995-19636 1995-07-05

Publications (2)

Publication Number Publication Date
JPH0870059A true JPH0870059A (ja) 1996-03-12
JP2951573B2 JP2951573B2 (ja) 1999-09-20

Family

ID=26630535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7198665A Expired - Fee Related JP2951573B2 (ja) 1994-08-16 1995-08-03 分離されたダイパッドを有する半導体パッケージ

Country Status (3)

Country Link
US (1) US6160307A (ja)
JP (1) JP2951573B2 (ja)
KR (1) KR0148077B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
WO2023157604A1 (ja) * 2022-02-15 2023-08-24 ローム株式会社 半導体装置および半導体装置の実装構造体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
KR100568224B1 (ko) * 2003-11-04 2006-04-07 삼성전자주식회사 테이프 배선 기판 및 그를 포함하는 반도체 장치
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
US7834435B2 (en) * 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US8124461B2 (en) 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US8067825B2 (en) * 2007-09-28 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with multiple die
KR100992415B1 (ko) * 2008-06-16 2010-11-05 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
US8569872B2 (en) * 2008-07-01 2013-10-29 Stats Chippac Ltd. Integrated circuit package system with lead-frame paddle scheme for single axis partial saw isolation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124244A (ja) * 1987-11-09 1989-05-17 Nec Corp リードフレーム
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124244A (ja) * 1987-11-09 1989-05-17 Nec Corp リードフレーム
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6806564B2 (en) 2001-04-06 2004-10-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7173335B2 (en) 2001-04-06 2007-02-06 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7459765B2 (en) 2001-04-06 2008-12-02 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7714434B2 (en) 2001-04-06 2010-05-11 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US8018055B2 (en) 2001-04-06 2011-09-13 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
WO2023157604A1 (ja) * 2022-02-15 2023-08-24 ローム株式会社 半導体装置および半導体装置の実装構造体

Also Published As

Publication number Publication date
JP2951573B2 (ja) 1999-09-20
KR960009140A (ko) 1996-03-22
KR0148077B1 (ko) 1998-08-01
US6160307A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
US4680613A (en) Low impedance package for integrated circuit die
US6555902B2 (en) Multiple stacked-chip packaging structure
US5729435A (en) Semiconductor device and assembly board having through-holes filled with filling core
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2951573B2 (ja) 分離されたダイパッドを有する半導体パッケージ
JP2910670B2 (ja) 半導体実装構造
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
JPH0846076A (ja) 半導体パッケージのパッキング構造
US5457071A (en) Stackable vertical thin package/plastic molded lead-on-chip memory cube
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
KR960706193A (ko) 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
US6168975B1 (en) Method of forming extended lead package
JP2803656B2 (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP3297959B2 (ja) 半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPH10321670A (ja) 半導体装置
JP3831173B2 (ja) 半導体モジュール
JP3645701B2 (ja) 半導体装置
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
JP2990120B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees