KR100568224B1 - 테이프 배선 기판 및 그를 포함하는 반도체 장치 - Google Patents

테이프 배선 기판 및 그를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR100568224B1
KR100568224B1 KR1020030077570A KR20030077570A KR100568224B1 KR 100568224 B1 KR100568224 B1 KR 100568224B1 KR 1020030077570 A KR1020030077570 A KR 1020030077570A KR 20030077570 A KR20030077570 A KR 20030077570A KR 100568224 B1 KR100568224 B1 KR 100568224B1
Authority
KR
South Korea
Prior art keywords
pattern
ground electrode
insulating film
electronic device
wiring
Prior art date
Application number
KR1020030077570A
Other languages
English (en)
Other versions
KR20050042913A (ko
Inventor
손대우
강사윤
이관재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030077570A priority Critical patent/KR100568224B1/ko
Priority to US10/900,211 priority patent/US7339262B2/en
Publication of KR20050042913A publication Critical patent/KR20050042913A/ko
Application granted granted Critical
Publication of KR100568224B1 publication Critical patent/KR100568224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전자파 방해(ElectroMagnetic Interference; EMI)를 억제할 수 있고 안정된 전원 전압을 공급할 수 있는 테이프 배선 기판 및 그를 포함하는 반도체 장치에 관한 것이다. 본 발명의 일실시예에 따른 테이프 배선 기판은 절연성 필름, 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴 및 상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴을 포함한다.
접지 전극, 전자파 방해(Eletro Magnetic Interference; EMI), 절연성 필름

Description

테이프 배선 기판 및 그를 포함하는 반도체 장치{TAPE CIRCUIT SUBSTRATE AND SEMICONDUCTOR APPARATUS EMPLOYING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 테이프 배선 기판의 평면도이다.
도 2는 본 발명에 따른 테이프 배선 기판의 제조 과정을 나타내는 순서도이다.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 테이프 배선 기판의 단면도들이다.
도 4a는 본 발명의 제 2 실시예에 따른 테이프 배선 기판의 저면도이고 도 4b는 그의 단면도이다.
도 5a 및 도 5b는 본 발명의 제 3 실시예에 따른 테이프 배선 기판의 평면도이다.
도 6은 본 발명의 제 4 실시예에 따른 테이프 배선 기판의 평면도이다.
도 7은 본 발명의 제 5 실시예에 따른 테이프 배선 기판의 평면도이다.
(도면의 주요 부분에 대한 부호의 설명)
11: 반도체 소자
12: 반도체 소자의 전극, 12a: 패드 전극, 12b: 범프 전극
13: 절연성 필름
14: 배선 패턴
15: 테이프 배선 기판
16: 봉지 수지
17: 접지 전극 패턴, 17a: 주 패턴, 17b: 보조 패턴
18: 전자 소자의 실장 영역
20: 배선 패턴의 접지 전극
21: 절연성 필름의 개구부
본 발명은 테이프 배선 기판 및 그를 포함하는 반도체 장치에 관한 것으로서, 보다 상세하게는 전자파 방해(ElectroMagnetic Interference; EMI)를 억제할 수 있고 안정된 전원 전압을 공급할 수 있는 테이프 배선 기판 및 그를 포함하는 반도체 장치에 관한 것이다.
최근 휴대 전화, 휴대 정보 단말기(Personal Digital Assistance; PDA), 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display; TFT LCD) 등과 같은 전자 기기에서의 소형화, 박형화, 경량화 추세에 따라서 이들 기기에 탑재되는 반도체 소자의 실장도 소형화, 박형화, 경량화를 요구받고 있다.
이러한 요구를 충족시키기 위하여, 반도체 소자의 실장에는 탭(Tape Automated Bonding; TAB) 방식의 테이프 배선 기판이 이용되고 있다. 탭 방식은 반도체 소자 에 미리 형성된 범프 전극과 테이프 배선 기판에 형성된 배선 패턴을 일괄적으로 접합시킨다. 이러한 탭 방식에는 COF(Chip On Film) 방식과 TCP(Tape Carrier Package) 방식이 있다.
대한민국 공개 특허 공보 특2003-0005022(2003년 1월 15일 공개)에도 탭 방식으로 실장된 반도체 장치가 개시되어 있다. 상기 특허 공보는 반도체 소자와 배선 기판의 배선 패턴과의 위치 어긋남을 방지하는 배선 기판에 실장된 반도체 소자에 대해서 개시하고 있다.
그러나 상기 특허에 개시된 반도체 장치는 상기 배선 패턴에 다수의 접지 전극들을 서로 이격하여 배치하고, 상기 다수의 접지 전극들을 공통 접지와 전기적으로 연결하여 사용함으로써 접지 전극들 사이 또는 접지 전극들과 공통 접지 사이의 배선 길이가 길어 진다.
배선 길이가 긴 경우에는 배선에 기생하는 캐패시턴스(Capacitance; C), 인덕턴스(Inductance; L) 및 저항(R)이 커져서 상기 접지 전극들에 과도(transient state) 전압이 인가된다.
특히 접지 전압이 스위칭되는 시점에서 접지 전극의 전압은 기생하는 캐피시턴스, 인덕턴스 및 저항으로 인하여 기준 전압으로서 일정한 전압이 되지 못하고 리플(ripple)이 발생되어 파워 노이즈를 유발시킬 수 있다.
한편, 최근에 반도체 장치에 탑재되는 반도체 소자는 다양한 기능을 효율적으로 수행하기 위하여 고속의 클럭 신호나 논리 신호를 이용하게 되었다. 그럼으로써 반도체 소자로부터 직접 방사 또는 전도되는 전자파가 다른 반도체 장치에 탑재 되는 반도체 소자에 장해를 주는 전자파 방해(Electro Magnetic Interference; EMI)가 발생될 수 있다.
각종 반도체 장치의 사용이 증가함과 동시에 디지털 기술의 발달에 따라 이들로부터 발생하는 전자파 방해가 전파 잡음 간섭을 비롯하여 정밀한 기능을 수행하는 반도체 장치의 오동작, 인체에 미치는 생체 악영향 등을 유발하게 되어 큰 문제로 대두되고 있다.
따라서 현재에는 대단히 중요한 규격으로 취급하고 있고, 이러한 전자파 방해를 일정치 이하로 제약하는 규약이 설정되어 국제적으로 규제하고 있다.
본 발명이 이루고자 하는 기술적 과제는 안정된 전원 전압을 공급할 수 있는 테이프 배선 기판 및 그를 포함하는 반도체 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 전자파 방해(ElectroMagnetic Interference; EMI)를 억제할 수 있는 테이프 배선 기판 및 그를 포함하는 반도체 장치를 제공하고자 하는 것이다.
상기 기술적 과제들을 달성하기 위한 본 발명의 일실시예에 따른 테이프 배선 기판은 절연성 필름, 상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴, 및 상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결 되는 접지 전극 패턴을 포함하는 것을 특징으로 한다.
상기 기술적 과제들을 달성하기 위한 본 발명의 다른 실시예에 따른 테이프 배선 기판은 절연성 필름, 상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴 및 상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴을 포함하며, 상기 절연성 필름에 상기 접지 전극 패턴의 적어도 일부를 노출하는 개구부가 형성되는 것을 특징으로 한다.
상기 기술적 과제들을 달성하기 위한 본 발명의 일실시예에 따른 반도체 장치는 절연성 필름, 상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴; 상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴 및 상기 배선 패턴과 연결되고 상기 실장 영역에 실장되는 반도체 소자를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 테이프 배선 기판, 접지 전극 패턴 및 반도체 장치를 상세히 설명한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알여주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 테이프 배선 기판의 평면도이다. 본 발명의 제 1 실시예에 따른 테이프 배선 기판(15)은 도 1에 도시된 것처럼, 절연성 필름(13), 배선 패턴(14) 및 접지 전극 패턴(17)을 포함한다. 상기 절연성 필름(13)은 폴리이미드 수지나 폴리 에스테르 수지 등의 절연성 재료로 형성되어 있다.
상기 배선 패턴(14)은 상기 절연성 필름(13) 상에 형성되고, 전자 소자의 실장 영역(18)을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극(20)을 포함한다. 또한 상기 배선 패턴(14)은 솔더 레지스트(solder resist)로 구성되는 보호막으로 덮여 있어 외부 환경으로부터 보호된다.
상기 접지 전극 패턴(17)은 상기 접지 전극(20)을 제외한 나머지 배선 패턴(14)과 절연되어 상기 절연성 필름(13) 상에 형성되고, 상기 접지 전극(20)과 연결된다.
도 2는 본 발명에 따른 테이프 배선 기판의 제조 과정을 나타내는 순서도이다.
먼저 상기 절연성 필름(13) 위에 도전성 재료로 박막을 형성(S10)한다. 상기 박막은 접착제를 이용하여 라미네이팅(laminating)하는 방식으로 형성할 수 있다.
다른 방식으로는 상기 절연성 필름(13) 위에 스퍼터링(sputtering)하는 방식으로 형성할 수도 있다.
다음으로 상기 박막에 배선 패턴(14)을 형성(S20)한다. 상기 배선 패턴을 형성하는 방법은 상기 박막에 사진/식각(Photo/Etching) 공정을 진행하여 상기 박막을 선택적으로 식각하여 상기 박막에 상기 배선 패턴(14)을 형성한다.
다음으로 보호막을 형성(S30)한다. 상기 보호막은 솔더 레지스트 등의 절연성 재료로 형성할 수 있다. 상기 보호막은 상기 배선 패턴(14)이 외부로 노출되지 않고 상기 절연성 필름(13)의 적어도 전자 소자의 실장 영역(18)이 노출될 수 있도록 형성한다.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 테이프 배선 기판의 단면도들이다. 도 3a는 Ⅰ-Ⅰ'선에 따른 단면도이므로 상기 접지 전극 패턴(17)과 상기 접지 전극(20)이 연결되어 있는 상태를 도시하고 있고, 도 3b는 Ⅱ-Ⅱ' 선에 따른 단면도이므로 상기 접지 전극 패턴(17)과 상기 배선 패턴(14)이 절연되어 있는 상태를 도시하고 있다.
상기 반도체 소자(11)에는 다수의 전극(12)이 형성되어 있고, 상기 전극(12)은 패드 전극(12a)과 범프 전극(12b)으로 구성된다. 상기 반도체 소자(11)의 범프 전극(12b)은 상기 배선 패턴(14)과 대응하는 위치에 도전성 재료로 형성되어 있다.
상기 반도체 소자(11)는 휴대 전화, 휴대 정보 단말기, 박막 트랜지스터 액정 표시 장치 등과 같은 전자 기기에 탑재되어 상기 전자 기기의 구동을 제어한다.
상기 반도체 소자(11)는 상기 테이프 배선 기판(15)의 전자 소자의 실장 영역(18)에 정렬되어 열압착(Inner Lead Bonding; ILB)됨으로써 상기 반도체 소자의 범프 전극(12b)과 상기 테이프 배선 기판(15)의 배선 패턴(14)의 리드가 접합되어 전기적으로 연결된다.
상기 반도체 소자(11)와 상기 테이프 배선 기판(15)은 포팅 수지(potting)로 구성되는 봉지 수지(16)로 밀봉되어 있어 외부 환경으로부터 보호된다.
상기 봉지 수지(16)는 에폭시 수지나 실리콘 수지 등의 재료로 이루어지는 열 경화성 수지가 이용되고, 노즐에 의해서 반도체 소자(11)에 도포된다. 그리고 상기 봉지 수지(16)는 반도체 소자(11)와 테이브 배선 기판(15) 사이에 유입시켜, 리플로우 방식 등에 의해서 열을 가하여 경화된다.
상기 봉지 수지(16)는 자외선 경화성 수지를 이용하는 것도 가능하며, 이 경우에는 상기 봉지 수지(16)를 경화시키기 위해서 자외선을 조사한다.
전자파 방해(EMI)는 상기 배선 패턴(14)이 안테나의 역할을 하여 전자파를 방사시키거나 고속의 클럭 신호나 논리 신호로 인하여 전원 전압이 일정하지 않고 변동되어 유발되므로, 이를 효율적으로 억제하기 위해서는 접지 전극을 안정화시키는 것이 필요하다.
상기 접지 전극 패턴의 주 패턴(17a)은 상기 배선 패턴(14)과 절연성이 확보되는 범위 내에서 상기 실장 영역(18)의 전면(全面)에 형성됨으로써 도 1에 도시된 것처럼, 평면 형상으로 형성시킬 수 있다. 그리고 주 패턴(17a)의 실질적인 형상은 상기 실장 영역(18)의 형상과 실질적으로 동일한 경우에 상기 실장 영역(18)의 면 적을 효율적으로 이용할 수 있으므로 바람직하다.
상기 접지 전극 패턴의 주 패턴(17a)을 평면 형상으로 형성시키는 경우에는 상기 반도체 소자(11)로부터 발생되는 전자파나 상기 배선 패턴(14)이 안테나 역할을 하여 방사(radiation)시키는 전자파를 상기 평면 형상의 도전성 접지 전극 패턴의 주 패턴(17a)에 쉴딩(shielding)시킴으로써 전자파 방해(EMI)를 효과적으로 억제할 수 있다.
또한 상기 평면 형상의 접지 전극 패턴의 주 패턴(17a)은 안정적인 셀프 캐패시턴스(self capacitance)를 확보할 수 있으므로, 접지 전압에 리플이 발생하여 일정한 기준 전압이 되지 못하는 커먼 노이즈(common noise)나 인접하는 전원 전압 전극에 전원 전압이 공급되는 경우에 상기 전원 전압으로 인하여 접지 전압이 간섭받는 크로스토크(crosstalk)를 줄일 수 있다.
또한 평면 형상의 접지 전극 패턴의 주 패턴(17a)을 형성시킴으로써 접지 전압을 공급하는 배선 길이가 짧아질 수 있다. 상기 배선 패턴(14)에서 접지 전극(20)이 어느 위치에 배열되더라도 상기 접지 전극 패턴의 주 패턴(17a)에만 전기적으로 연결되면 충분하므로 상기 배선 길이가 매우 짧아질 수 있다.
상기 배선 길이가 짧아지면 상기 접지 전극(20)의 배선에 기생하는 캐패시턴스, 인덕턴스 및 저항이 감소하게 된다. 그럼으로써 상기 기생하는 캐패시턴스(C), 인덕턴스(L) 및 저항(R)에 의한 공진이나 반사가 억제되어 상기 접지 전극의 배선에 의한 고조파(harmonics) 성분이 작아지고 정재파(standing wave)나 전자파의 방사가 감소하게 된다.
그리고 접지 전압이 스위칭되는 시점에서 상기 기생하는 캐패시턴스, 인덕턴스 및 저항에 의한 과도(transient state) 전압이 억제되므로 파워 노이즈도 감소하게 되어 상기 반도체 소자(11)에 안정적인 접지 전압을 공급할 수 있다.
또한 상기 접지 전극 패턴의 주 패턴(17a)은 상기 절연성 필름(13) 상에 대칭적인 형상으로 형성됨으로써 상기 배선 패턴(14)에서 상기 접지 전극(20)을 어디에 배열하더라도, 배열 위치에 관계없이 상기 접지 전극 패턴의 주 패턴(17a)과 상기 접지 전극(20)의 배선 길이가 균일하므로 바람직하다.
상기 반도체 소자(11)는 상술한 것처럼, 상기 테이프 배선 기판(15)의 전자 소자의 실장 영역(18)에 정렬되어 열압착(Inner Lead Bonding; ILB)됨으로써 상기 반도체 소자의 범프 전극(12b)과 상기 테이프 배선 기판의 배선 패턴(14)의 리드가 접합된다.
상기 접지 전극 패턴의 주 패턴(17a)은 상기 반도체 소자(11)의 하부의 상기 절연성 필름(13) 상에 상기 배선 패턴(14)과 절연성이 확보되는 범위 내에서 상기 실장 영역(18)의 전면(全面)에 형성되어 있다. 상기 절연성 필름(13)은 폴리이미드 수지나 폴리 에스테르 수지 등의 절연성 재료로 형성되어 있고, 상기 접지 전극 패턴의 주 패턴(17a)은 구리(Cu) 등의 도전성 재료로 형성되어 있다.
폴리 이미드 수지 등의 선팽창 계수의 값이 도전성 재료의 선팽창 계수보다 크기 때문에, 상기 절연성 필름(13)의 선팽창 계수는 상기 접지 전극 패턴의 주 패턴(17a)의 선팽창 계수에 비하여 큰 값을 갖는다. 그러므로 동일한 정도의 열 스트레스를 상기 절연성 필름(13) 및 상기 접지 전극 패턴의 주 패턴(17a)에 가하면, 상기 절연성 필름(13)이 상기 접지 전극 패턴의 주 패턴(17a)보다 더 많이 신장된다.
즉 열압착을 수행하면 상기 절연성 필름(13)과 상기 접지 전극 패턴의 주 패턴(17a)은 각각의 선팽창 계수에 따라 신장된다. 그러나 상기 절연성 필름(13)에 상기 접지 전극 패턴의 주 패턴(17a)이 형성되어 있기 때문에 상기 절연성 필름(13)의 신장은 억제 된다.
따라서 상기 반도체 소자의 범프 전극(12b)과 상기 테이프 배선 기판의 배선 패턴(14)을 열압착하는 때에 상기 절연성 필름(13)이 신장되어 상기 범프 전극(12b)과 상기 배선 패턴(14)의 위치가 정렬되지 않아서 발생되는 접합 불량을 줄일 수 있다.
상기 접지 전극 패턴의 주 패턴(17a)이 형성되지 않는 경우에는 상기 접합 불량으로 인하여 상기 절연성 필름(13) 상에 상기 배선 패턴(14)의 간격(pitch)을 30 ㎛ 이하로 형성하는 것은 매우 어렵다.
그러나 상기 접지 전극 패턴의 주 패턴(17a)을 형성시킴으로써 상기 접합 불량에 대한 마진을 확보할 수 있으므로 미세한 배선 패턴(14)의 간격도 효과적으로 형성시킬 수 있다.
그리고 상기 반도체 소자(11)에서 발생되는 열을 상기 접지 전극 패턴의 주 패턴(17a)을 통하여 외부로 방출시킬 수 있으므로 반도체 소자(11)가 누적되는 열에 의해서 오동작되는 것을 억제할 수 있다.
상기 접지 전극 패턴의 보조 패턴(17b)을 상기 절연성 필름(13)의 모서리부 에 형성시키고 상기 주 패턴(17a)에 연결시킨다. 그럼으로써 상기 절연성 필름(13) 상에 상기 배선 패턴(14)과 절연성이 확보되는 범위 내에서 상기 배선 패턴(14)이 형성되어 있지 않은 영역에 효과적으로 상기 접지 전극 패턴(17)의 영역을 확보할 수 있다. 또한 상기 보조 패턴(17b)으로 인해서 상기 절연성 필름(13)이 상술한 열압착에 의해서 신장되는 것이 더욱 억제된다
또한 더미(dummy) 전극을 상기 보조 패턴(17b)과 대응되는 반도체 소자(11)의 소정의 영역에 더 형성시키고, 상기 보조 패턴(17b)과 접합시킨다. 그럼으로써 상기 더미 전극은 상기 절연성 필름(13)이 열압착 공정에 의해서 신장되는 것을 더욱 억제할 수 있다.
상기 접지 전극 패턴(17)은 상기 배선 패턴(14)과 동일한 도전성 재료로 형성하는 것이 바람직하다. 그럼으로써 상기 접지 전극 패턴(17)은 새로운 제조 공정에 의하지 않고도, 상기 배선 패턴(14)과 동일한 제조 공정으로 동시에 형성될 수 있으므로 제조 효율을 높일 수 있다.
또한 상기 접지 전극 패턴(17)을 상기 배선 패턴(14)과 동일한 도전성 재료로 형성하는 경우에는 상기 접지 전극 패턴(17)과 상기 배선 패턴(14)의 임피던스(impedance)가 같아지므로 별도의 임피던스 정합(matching) 회로를 삽입하지 않고도 임피던스가 정합된다.
그럼으로써 상기 접지 전극 패턴(17)과 상기 배선 패턴(14) 사이에 전자파의 반사(Reflection)를 감소시킬 수 있다. 또한 상기 접지 전극 패턴(17)과 상기 배선 패턴(14)의 캐패시턴스 및 저항이 동일해지므로, 상기 배선 패턴(14)에 다수의 접 지 전극(20)들을 배치하더라도 상기 다수의 접지 전극(20)들에 전달되는 접지 전압의 시점이 동일해져 다수의 접지 전극(20)들 사이에 전송 지연(Propagation Delay; RC Delay)의 차이(skew)가 없어 진다. 따라서 상기 접지 전극 패턴(17)은 구리(Cu)로 형성하는 것이 바람직하다.
상기 접지 전극 패턴(17)은 상기 배선 패턴(14)의 접지 전극(20)과 전기적으로 연결시켜 평면 형태의 접지 전극을 형성시키고 상기 배선 패턴(14)과 동일한 도전성 재료로 형성시킴으로써 상기 반도체 소자(11)나 상기 배선 패턴(14)으로부터 발생되는 전자파에 의해서 유발되는 전자파 방해(EMI)를 효과적으로 억제할 수 있다. 또한 반도체 소자(11)에 안정적인 접지 전압을 공급할 수 있다.
도 4a는 본 발명의 제 2 실시예에 따른 테이프 배선 기판의 저면도이고 도 4b는 Ⅲ-Ⅲ' 선에 따른 단면도이다. 본 발명의 제 2 실시예에 따른 테이프 배선 기판은 도 4a 및 4b에 도시된 것처럼, 상기 절연성 필름(13) 상의 후면에 상기 접지 전극 패턴(17)의 적어도 일부를 노출하는 개구부(21)를 형성한다. 즉 상기 절연성 필름(13)에서 상기 접지 전극 패턴(17)이 형성된 후면의 절연성 필름을 제거하여 상기 접지 전극 패턴(17)의 일부를 노출시킨다. 상기 개구부(21)는 상기 접지 전극 패턴(17)이 형성된 영역의 일부에 형성되거나 전부에 형성되어도 관계없다. 그리고 상기 개구부(21)의 형상은 원형이거나 사각형이거나 그 외에 다른 모양이어도 관계없다.
상기 개구부(21)를 형성시킴으로써 상기 반도체 소자(11)에서 발생되는 열을 상기 접지 전극 패턴(17)을 통해서 외부로 더욱 효율적으로 방출시킬 수 있다. 특 히 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등과 같은 전자 기기에 탑재되는 반도체 소자의 경우에는 다량의 열을 방출하기 때문에 상기 개구부를 형성시킨 테이프 배선 기판을 이용하면 효과적으로 열을 방출시킬 수 있다.
상기 개구부(21)를 형성하기 위해서는, 먼저 상기 접지 전극 패턴(17)이 형성된 절연성 필름(13)의 후면에 원하는 개구부(21)의 형상을 사진 공정을 통해서 패터닝하고, 식각 공정으로 개구부(21)가 형성되는 영역의 절연성 필름(13)을 선택적으로 제거하여 개구부(21)를 형성한다.
도 5a 및 도 5b는 본 발명의 제 3 실시예에 따른 테이프 배선 기판의 평면도이다.
상기 접지 전극 패턴의 주 패턴(17a)의 내부에 도 5a 및 도 5b에 도시된 것처럼, 적어도 하나 이상의 개구부를 포함하도록 형성시킴으로써 상기 반도체 소자(11)와 상기 테이프 배선 기판(15)을 밀봉할 때 상기 개구부는 상기 봉지 수지(16)의 통로가 되어 수지가 용이하게 유입될 수 있다. 따라서 상기 반도체 소자(11)와 상기 테이프 배선 기판(15) 사이의 접착력이 향상된다.
도 6은 본 발명의 제 4 실시예에 따른 테이프 배선 기판의 평면도이다. 상기 접지 전극 패턴의 주 패턴(17a)을 도 6에 도시된 것처럼, 상기 주 패턴(17a)과 상기 배선 패턴(14) 사이의 간격(d1)이 상기 배선 패턴(14)들 사이의 간격(d2)보다 넓도록 형성시킴으로써 상기 접지 전극 패턴(17)을 통해서 공급되는 접지 전압과 상기 배선 패턴(14)에 전달되는 전기적 신호 사이에 간섭을 억제할 수 있다. 그러므로 상기 주 패턴(17a)과 상기 배선 패턴(14) 사이의 간격(d1)이 인접하는 배선 패턴(14)들 사이의 간격(d2)보다 2 배이상으로 형성시키는 것이 바람직하다.
도 7은 본 발명의 제 5 실시예에 따른 테이프 배선 기판의 평면도이다. 다수의 반도체 소자(11)를 하나의 테이프 배선 기판(15)에 실장하는 경우에는 도 7에 도시된 것처럼, 테이프 배선 기판(15)은 상기 배선 패턴(14) 및 상기 접지 전극 패턴(17)을 상기 절연성 필름(13) 상에 다수 평행하게 배열하여 형성시키고, 상기 다수의 접지 전극 패턴의 보조 패턴(17b)들을 각각 연결시킨다.
그럼으로써 다수의 반도체 소자(11)를 하나의 테이프 배선 기판(15)에 실장하더라도 테이프 배선 기판(15)은 상기 접합 불량에 대한 마진을 확보할 수 있으므로 바람직하다.
상기 다수의 접지 전극 패턴(17)들을 상기 절연성 필름(13) 상에 평행하게 배열시키고, 서로 인접한 접지 전극 패턴(17)들의 보조 패턴(17b)끼리 연결시킨다.
그럼으로써 상기 절연성 필름(13)에 상기 다수의 반도체 소자(11)를 실장하는 면적을 효율적으로 이용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명에 따르면, 전자파 방해(Electro Magnetic Interference; EMI)를 억제할 수 있고, 반도체 소자에 안정된 전원 전압을 공급할 수 있다.

Claims (36)

  1. 절연성 필름;
    상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴; 및
    상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴을 포함하고,
    상기 접지 전극 패턴의 주 패턴은 상기 배선 패턴과 절연성이 확보되는 범위 내에서 상기 실장 영역의 전면(全面)에 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 주 패턴의 실질적인 형상은 상기 실장 영역의 형상과 실질적으로 동일한 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  4. 제3항에 있어서,
    상기 주 패턴은 대칭적인 형상인 것을 특징으로 하는 전자 소자 실장용 테이 프 배선 기판.
  5. 제4항에 있어서,
    상기 접지 전극 패턴의 보조 패턴은 상기 절연성 필름의 모서리부에 형성되어 상기 주 패턴에 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  6. 제5항에 있어서,
    상기 접지 전극 패턴은 상기 배선 패턴과 동일한 도전성 재료로 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  7. 제6항에 있어서,
    상기 접지 전극 패턴은 구리(Cu)로 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  8. 제5항에 있어서,
    상기 주 패턴은 그 내부에 적어도 하나 이상의 개구부를 포함하는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  9. 제5항에 있어서,
    상기 접지 전극 패턴과 상기 배선 패턴 사이의 간격은 상기 배선 패턴들 사이의 간격보다 넓은 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  10. 제5항에 있어서,
    상기 배선 패턴 및 상기 접지 전극 패턴은 상기 절연성 필름 상에 다수 형성되고, 상기 다수의 접지 전극 패턴들의 보조 패턴은 각각 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  11. 제10항에 있어서,
    상기 다수의 접지 전극 패턴들은 상기 절연성 필름 상에 평행하게 배열되고, 서로 인접한 접지 전극 패턴들의 보조 패턴끼리 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  12. 절연성 필름;
    상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴; 및
    상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴을 포함하며,
    상기 절연성 필름에 상기 접지 전극 패턴의 적어도 일부를 노출하는 개구부 가 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  13. 제12항에 있어서,
    상기 접지 전극 패턴의 주 패턴은 상기 배선 패턴과 절연성이 확보되는 범위 내에서 상기 실장 영역의 전면(全面)에 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  14. 제13항에 있어서,
    상기 주 패턴의 실질적인 형상은 상기 실장 영역의 형상과 실질적으로 동일한 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  15. 제14항에 있어서,
    상기 주 패턴은 대칭적인 형상인 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  16. 제15항에 있어서,
    상기 접지 전극 패턴의 보조 패턴은 상기 절연성 필름의 모서리부에 형성되어 상기 주 패턴에 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  17. 제16항에 있어서,
    상기 접지 전극 패턴은 상기 배선 패턴과 동일한 도전성 재료로 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  18. 제17항에 있어서,
    상기 접지 전극 패턴은 구리(Cu)로 형성되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  19. 제16항에 있어서,
    상기 주 패턴은 그 내부에 적어도 하나 이상의 개구부를 포함하는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  20. 제16항에 있어서,
    상기 접지 전극 패턴과 상기 배선 패턴 사이의 간격은 상기 배선 패턴들 사이의 간격보다 넓은 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  21. 제16항에 있어서,
    상기 배선 패턴 및 상기 접지 전극 패턴은 상기 절연성 필름 상에 다수 형성되고, 상기 다수의 접지 전극 패턴들의 보조 패턴은 각각 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  22. 제21항에 있어서,
    상기 다수의 접지 전극 패턴들은 상기 절연성 필름 상에 평행하게 배열되고, 서로 인접한 접지 전극 패턴들의 보조 패턴끼리 연결되는 것을 특징으로 하는 전자 소자 실장용 테이프 배선 기판.
  23. 절연성 필름;
    상기 절연성 필름 상에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴;
    상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴; 및
    상기 배선 패턴과 연결되고 상기 실장 영역에 실장되는 반도체 소자를 포함하는 것을 특징으로 하는 반도체 장치.
  24. 제23항에 있어서,
    상기 접지 전극 패턴의 주 패턴은 상기 배선 패턴과 절연성이 확보되는 범위 내에서 상기 실장 영역의 전면(全面)에 형성되는 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서,
    상기 주 패턴의 실질적인 형상은 상기 실장 영역의 형상과 실질적으로 동일한 것을 특징으로 하는 반도체 장치.
  26. 제25항에 있어서,
    상기 주 패턴은 대칭적인 형상인 것을 특징으로 하는 반도체 장치.
  27. 제26항에 있어서,
    상기 접지 전극 패턴의 보조 패턴은 상기 절연성 필름의 모서리부에 형성되어 상기 주 패턴에 연결되는 것을 특징으로 하는 반도체 장치.
  28. 제27항에 있어서,
    더미 전극을 상기 보조 패턴과 대응되는 반도체 소자의 소정의 영역에 더 형성시키고, 상기 보조 패턴과 접합되는 것을 특징으로 하는 반도체 장치.
  29. 제27항에 있어서,
    상기 접지 전극 패턴은 상기 배선 패턴과 동일한 도전성 재료로 형성되는 것을 특징으로 하는 반도체 장치.
  30. 제29항에 있어서,
    상기 접지 전극 패턴은 구리(Cu)로 형성되는 것을 특징으로 하는 반도체 장치.
  31. 제27항에 있어서,
    상기 주 패턴은 그 내부에 적어도 하나 이상의 개구부를 포함하는 것을 특징으로 하는 반도체 장치.
  32. 제27항에 있어서,
    상기 접지 전극 패턴과 상기 배선 패턴 사이의 간격은 상기 배선 패턴들 사이의 간격보다 넓은 것을 특징으로 하는 반도체 장치.
  33. 제23항에 있어서,
    상기 절연성 필름에 상기 접지 전극 패턴의 적어도 일부를 노출하는 개구부가 형성되는 것을 특징으로 하는 반도체 장치.
  34. 제1항에 있어서,
    상기 전자 소자는 상기 배선 패턴과 범프 전극에 의해 전기적으로 연결되는 전자 소자 실장용 테이프 배선 기판.
  35. 제12항에 있어서,
    상기 전자 소자는 상기 배선 패턴과 범프 전극에 의해 전기적으로 연결되는 전자 소자 실장용 테이프 배선 기판.
  36. 제23항에 있어서,
    상기 반도체 소자는 상기 배선 패턴과 범프 전극에 의해 전기적으로 연결되는 반도체 장치.
KR1020030077570A 2003-11-04 2003-11-04 테이프 배선 기판 및 그를 포함하는 반도체 장치 KR100568224B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030077570A KR100568224B1 (ko) 2003-11-04 2003-11-04 테이프 배선 기판 및 그를 포함하는 반도체 장치
US10/900,211 US7339262B2 (en) 2003-11-04 2004-07-28 Tape circuit substrate and semiconductor apparatus employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077570A KR100568224B1 (ko) 2003-11-04 2003-11-04 테이프 배선 기판 및 그를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20050042913A KR20050042913A (ko) 2005-05-11
KR100568224B1 true KR100568224B1 (ko) 2006-04-07

Family

ID=34545724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077570A KR100568224B1 (ko) 2003-11-04 2003-11-04 테이프 배선 기판 및 그를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US7339262B2 (ko)
KR (1) KR100568224B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
DE102007046520A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Lichtemittierendes Flächenelement und Verfahren zum Herstellen eines lichtemittierenden Flächenelementes
KR101535223B1 (ko) 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US8933555B2 (en) * 2009-05-15 2015-01-13 Infineon Technologies Ag Semiconductor chip package
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
US8643155B2 (en) * 2011-06-09 2014-02-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display and chip on film thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US5218229A (en) * 1991-08-30 1993-06-08 Micron Technology, Inc. Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JPH11307591A (ja) 1998-04-20 1999-11-05 Toshiba Corp 半導体装置及びその製造方法、並びにｔａｂテープ
JP3773679B2 (ja) 1998-11-20 2006-05-10 富士通株式会社 テープキャリアパッケージ
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6462422B2 (en) * 2001-01-19 2002-10-08 Siliconware Precision Industries Co., Ltd. Intercrossedly-stacked dual-chip semiconductor package
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP3866058B2 (ja) 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package

Also Published As

Publication number Publication date
US20050093114A1 (en) 2005-05-05
US7339262B2 (en) 2008-03-04
KR20050042913A (ko) 2005-05-11

Similar Documents

Publication Publication Date Title
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US7948768B2 (en) Tape circuit substrate with reduced size of base film
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
US7193328B2 (en) Semiconductor device
KR100723492B1 (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR100859297B1 (ko) 테이프 캐리어 패키지 및 그것을 탑재한 표시 장치
KR20080020858A (ko) 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
JPH11204717A (ja) 半導体装置及び電子装置
US20070152329A1 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
WO2020153068A1 (ja) アンテナモジュール及び通信装置
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR100568224B1 (ko) 테이프 배선 기판 및 그를 포함하는 반도체 장치
JP2005026263A (ja) 混成集積回路
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
TWI435345B (zh) 電感可調濾波器、包含該濾波器的軟性線路基板以及包含該軟性線路基板的顯示面板組件
US20060157870A1 (en) Electronic component, electro-optical device, and electronic apparatus
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
JP2018201248A (ja) 無線モジュール
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JPWO2019039336A1 (ja) 電子部品モジュール及び電子部品モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15