JPH02158147A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置に１系り、特にパッケージにコンデンサを収
納する半導体装置に関し、 ノイズの混入を除去して、誤動作を防止するす［従来の
技術］ 半導体装置は、その高＃ａ′Ｍｉ化および高速化と共に
′ｒ４源ノイズは大きくなる傾向にあり、また高速化に
伴い電源ノイズによる誤動作も大きな問題となっており
、適切なノイズ低減法が求められている。

このため、従来の半導体装置においては、第８図に示さ
れるように、パッケージのダイステージ４に取り付けら
れたＩＣ（半導体集積回路）チップ２の電源パッドおよ
び接地パッドは、それぞれワイヤ線１４ｖ、１４ｇによ
って外部リード端子６中の電′ｍ端子６ｖおよび接地端
子６ｇに接続されると共に、電源端子６ｖが接続される
電源ｖｃｃと接地端子６ｇが接続される接地ＧＮＤとの
間にノイズキャンセラとしての外部取付用のコンデンサ
４０が設けられる場合が多い。

しかし、ＩＣチップの高集積化に件って外部リード端子
の数が増加すると、電源端子６ｖと接地端子６ｇとの間
の距離が長くなることに起因するノイズが生じ易くなる
問題があった。

こうした問題を解決するため、パッケージ内にノイズキ
ャンセラとしてのコンデンサを収納してＩＣチップの近
くに接続することが提案されている（特開昭６１−３５
５４４号）。

次に、この提案による従来の半導体装置を、第７図を用
いて説明する。

第７図（ａ）において、合＃ｔｉｉｌ脂モールド２２に
よって気密封止するモールドパッケージのダイステージ
４にＩＣチップ２が取り付けられ、この取付は面と反対
側のダイステージ４にノイズキャンセラとしての板状コ
ンデンサ３０が搭載されている。ＩＣチップ２の電源パ
ッドおよび接地パッドは、それぞれワイヤ線１４ｖ、１
４ｇによって外部リード端子中の電源端子６ｖおよび接
地端子６ｇに接続されている。そして同時に、板状コン
デンサ３０の一方のｔ　’Ｆｌ；ｉがワイヤ線３２ｖに
よって電源端子６ｖに接続されると共に、また他方のｔ
ｆ！がダイスデージ４に取叶は接続され、さらにワイヤ
線３２ｇによって接地端子６ｇに接続されている。

このようにして、ノイズキャンセラとしてのコンデンサ
３０をＩＣチップ２の近くに接続することにより、電源
端子６ｖと接地端子６ｇとの間の距離が長くなることに
起因するノイズを低減している。

なお、第７図（ｂ）に示されるように、板状コンデンサ
３０はダイステージ４とＩＣチップ２との間に重ねられ
ることもある。また、パッケージはモールドパッケージ
に限らず、セラミック基体３４と塾３６とによって気密
封止するセラミックパッケージが用いられることもある
。

［発明が解決しようとする課題］ しかしながら、上記提案による従来の半導体装置におい
ては、ＩＣチップの電源パッドおよび接地パッドとコン
デンサとの間に、それぞれパッドと外部リード端子とを
接続するワイヤ線およびその外部リード端子とコンデン
サとを接続するワイヤ線が存在するため、これらのワイ
ヤ線のインダクタンスによってノイズが発生ずると共に
、コンデンサのノイズ除去効果が低下するという問題が
あった。

そこで本発明は、ノイズの発生を低減して、誤動作を防
止するすることができる半導体装置を提供することを目
的とするものである。

［ＷｊＡ題を解決するための手段］ 上記課題は、パッケージ内にコンデンサおよび半導体チ
ップを収納し、前記半導水チップの電極と前記パッケー
ジの外部リードとの間がワイヤにて接続されてなると共
に、前記半導体チップの電極と前記コンデンサとの間は
、前記外部リードに接続されるワイヤを介さず、別のワ
イヤによって、直接接続されてなることを特徴とする半
導体装置によって達成される。

［作　用］ すなわち本発明は、ＩＣチップの電源パッドおよび接地
パッドをそれぞれコンデンサに直接に接続することによ
り、電源パッドおよび接地パッドとコンデンサとの間の
インダクタンスをそれぞれ小さくし、このインダクタン
スによるノイズの発生を低減すると共に、コンデンサの
ノイズ除去効果を大きくすることができる。

［実施例］ 以下二本発明を図示する実施例に基づいて具体的に説明
する。

第１図（ａ）、（ｂ）は、それぞれ本発明の第１の実施
例による半導体装置の断面を示す断面図およびその平面
図である。

ＩＣチップ２を取り付けるグイステージ４と周囲に配列
された複数の外部リード端子６とを有するモールドパッ
ケージにおいて、ＩＣチップ２の取付は面と反対側のグ
イステージ４上に、絶縁物８を介して、コンデンサ１０
が搭載されている。

ＩＣチップ２の電源バッド１２ｖおよび接地パッド１２
ｇは、それぞれワイヤ線１４ｖ、１４ｇによって、外部
リード端子６中の電源端子６ｖおよび接地端子６ｇに接
続されている。他のパッドも同様にワイヤ線によって外
部リード端子６に接続されているが、繁雑になるためこ
こでは図示しない、そして同時に、電源パッド１２ｖお
よび接地パッド１２ｇは、それぞれワイヤ線１６ｖ、１
６ｇによって、コンデンサ１０の画電極１８．２０に接
続されている。

そしてこれらのＩＣチップ２、グイステージ４、外部リ
ード端子１６ｖ＋　６ｇの先端部、コンデンサ５、ワイ
ヤ線１４ｖ、１４ｇ、１６ｖ、１６ｇは、全て合成樹脂
モールド２２によって気密封止されている。

次に、本発明の第２の実施例による半導体装置を説明す
る。

第２の実施例は、第２図（ａ）の断面図および第２図（
ｂ）の平面図に示されるように、コンデンサ１０がＩＣ
チップ２とグイステージ４との間に、それぞれ絶縁物２
４．２６を介して、設けられている点に特徴がある。

そしてＩＣチップ２の電源バッド１２ｖおよび接地パッ
ド１２ｇが、それぞれワイヤ線１４ｖ。

１４ｇによって、外部リード端子６中の電源端子６ｖお
よび接地端子６ｇに接続されていること、同時に電源バ
ッド１２ｖおよび接地パッド１２ｇがそれぞれワイヤｆ
ｆ１１６’ｖ、１６ｇによって、コンデンサ１０の画電
極１８．２０に接続されていること等は、上記第１の実
施例と同じである。

次にに本発明の第３の実施例による半導体装置を説明す
る。

第３の実施例は、第３図（ａ）の断面図および第３図（
ｂ）の平面図に示されるように、コンデンサ１０がＩＣ
チップ２と並んでＩＣチップ２の取トｔけ面と同じ側の
グイステージ４上に、絶縁物２８を介して、設けられて
いる点に特徴がある。

そしてＩＣチップ２の電源バッド１２ｖおよび接地パッ
ド１２ｇが、それぞれワイヤ線１４ｖ。

１４ｇによって、外部リード端子６中の電源端子６ｖお
よび接地端子６ｇに接続されていること、同時に電源バ
ッド１２ｖおよび接地パッド１２ｇがそれぞれワイヤａ
１６ｖ、１６ｇによって、コンデンサ１０の両型［１８
，２０に接続されていること等は、第１および第２の実
施例と同じである。

なお、上記第１ないし第３の実施例においては、いずれ
もモールドパッケージを用いているが、その他のパッケ
ージ例えばセラミックバラゲージであってもよい。

次に、上記第１ないし第３の実施例による半導体装置の
等価回路を、第７図に示した従来の半導体装置の等価回
路と比較して、第４図に示す。

上記実施例による半導体装置の等価回路は、第４図（ａ
）に示されるように、ＩＣチップ２の電源バッド１２ｖ
が、ワイヤ線１４ｖのインダクタンス成分Ｌ１および電
源端子６ｖのインダクタンス成分Ｌ２を介して、電源Ｖ
ＣＣに接続されている。

そして同時に、電源バッド１２ｖは、ワイヤ線１６ｖの
インダクタンス成分Ｌ３を介して、コンデンサ１０の一
方の電極１８に接続されている。

同様にして、ＩＣチップ２の接地パッド１２ｇが、ワイ
ヤａ　１４　ｇのインダクタンス成分Ｌ４および接地端
子６ｇのインダクタンス成分Ｌ５を介して、接地ＧＮＤ
に接続されている。そして同時に、接地パッド１２ｇは
、ワイヤ線１６ｇのインダクタンス成分Ｌ６を介して、
コンデンサ１０の他方の電御２０に接続されている。

すなわち、ＩＣチップ２の電源バッド１２ｖおよび接地
パッド１２ｇが、それぞれワイヤ線１６ｖ、１６ｇによ
ってコンデンサ１０の画電極１８゜２０に直接に接続さ
れているため、電源バプド１２ｖおよび接地パッド１２
ｇとコンデンサ１０の画電極１８．２０との間には、そ
れぞれワイヤ線１６ｖのインダクタンス成分Ｌ３および
インダクタンス成分Ｌ６だけが存在してい・る。

これに対して、従来の半導体装置の等価回路は、第４図
（ｂ）に示されるように、ＩＣチップ２の電源パッド３
８ｖが、ワイヤ線１４ｖのインダクタンス成分Ｌ１およ
び電源端子６ｖのインダクタンス成分Ｌ２を介して電源
Ｖｃｃに接続され、また同時に、ワイヤ線１４ｖのイン
ダクタンス成分Ｌ１およびワイヤ線３２ｖのインダクタ
ンス成分Ｌ７を介してコンデンサ３０の一方の電極に接
続されている。

同様にして、ＩＣチップ２の接地パッド３８ｇが、ワイ
ヤ線１４ｇのインダクタンス成分Ｌ４および接地端子６
ｇのインダクタンス成分Ｌ５を介して接地ＧＮＤに接続
され、また同時に、ワイヤ線１４ｇのインダクタンス成
分Ｌ４およびワイヤ線３２ｇのインダクタンス成分Ｌ８
を介してコンデンサ３０の他方の′ｒ４極に接続されて
いる。

すなわち、ＩＣチップ２のＴ４源パッド３８ｖおよび接
地パッド３８ｇが、それぞれワイヤ線１４ｖ、３２ｖお
よび１４ｇ、３２ｇによって、コンデンサ３０の画電極
に接続されているため、電源パッド３８ｖおよび接地パ
ッド３８ｇとコンデンサ３０との間には、それぞれワイ
ヤ、ｔＱ１４ｖ、３２ｖのインダクタンス成分Ｌｌ、Ｌ
７およびワイヤ線１４ｇ、３２ｇのインダクタンス成分
Ｌ４゜Ｌ８が存在している。

第４図（ａ）、（ｂ）を比較すると、上記実施例による
半導体装置は、ＩＣチップ２の電源パッド１２ｖおよび
接地パ・ラド１２ｇとコンデンサ１０との間には、それ
ぞれインダクタンス成分Ｌ３およびインダクタンス成分
Ｌ６だけが存在する。

これに対して、従来の半導体装置は、ＩＣチップ２の電
源パッド３８ｖおよび接地パッド３８ｇとコンデンサ３
０との間には、それぞれインダクタンス成分Ｌｌ、Ｌ７
およびインダクタンス成分Ｌ４．Ｌ８が存在する。

いま、各ワイヤ線１４ｖ、１４ｇ、１６ｖ、１６ｇ、３
２ｖ、３２ｇの長さがすべて等しく、従って各インダク
タンス成分がすべて等しい、すなわち、 Ｌ１＝Ｌ３＝Ｌ４＝Ｌ６＝Ｌ７＝Ｌ８＝Ｌと仮定すると
、上記実施例による半導体装置における電源パッド１２
ｖおよび接地パッド１２ｇとコンデンサ１０との間のイ
ンダクタンスは、従来の半導体装置に比べて、それぞれ
インダクタンスしたけ小さくなる。

従って、このインダクタンスが小さくなった分だけノイ
ズの発生が低減されると共に、コンデンサ１０はより効
果的に動作して電源Ｖｃｃおよび接地ＧＮＤの電圧変動
を抑制し、ノイズキャンセラとしての役割を果たすこと
ができる。

実際には、ＩＣチップ２の電源パッド１２ｖおよび接地
パッド１’２ｇとコンデンサ１０とを接続するワイヤ線
１６ｖ、１６ｇの長さは、を源バッド３８ｖおよび接地
パッド３８ｇと電源端子６ｖおよび接地端子６ｇとをそ
れぞれ接続するワイヤ！２１４ｖ、１４ｇ、コンデンサ
３０およびグイスタンド４と電源端子６ｖおよび接地端
子６ｇとをそれぞれ接続するワイヤ線３２ｖ、３２ｇよ
りも短い、特に、上記第２および第３の実施例において
は、ワイヤ線１６ｖ、１６ｇの長さは非常に短くなる。

このため、ワイヤ線１６ｖのインダクタンス成分Ｌ３は
、ワイヤ線１４Ｖのインダクタンス成分Ｌ１よりも小さ
く、またワイヤ線３２ｖのインダクタンス成分Ｌ７より
も小さい、同様にして、ワイヤ＆！１６ｇのインダクタ
ンス成分Ｌ６は、ワイヤ線１４ｇのインダクタンス成分
Ｌ４よりも小さく、またワイヤ線３２ｇのインダクタン
ス成分Ｌ８よりも小さい。

従って、上記実施例、特に上記第２および第３の実施例
における電源パッド１２ｖおよび接地パッド１２ｇとコ
ンデンサ１０との間のインダクタンスは、前に仮定した
インダクタンスの値しよりもさらに小さくなり、電源■
ｃｃおよび接地ＧＮＤの電圧レベル変動を抑制して電源
ノイズを除去する効果もさらに大きくなる。

次に、上記実施例による効果を定量的に明らかにするた
めに行ったシュミレーション実験の結果を第５図および
第６図に示す。

このシュミレーション実験においては、第５図（ａ）に
示すように、ＩＣチップとして標準型のＴＴＬ回路によ
るインバータ４２を用い、電源■ｃｃおよび接地ＧＮＤ
をそれぞれ、 Ｖｃｃ＝５　、　ＯＶ ＧＮＤ＝Ｏ，ＯＶ とした。

そして第４図（ａ）、（ｂ）に示す上記実施例および従
来の半導体装置の等価回路の各インダクタンス値および
コンデンサ容量を、それぞれ、Ｌ１＝Ｌ３＝Ｌ４＝Ｌ６
＝Ｌ７＝Ｌ８＝５ｎＨＬ２＝Ｌ５−１０ｎＨ Ｃ１＝Ｃ２＝１μＦ とした。

こうして条件において、上記実施例および従来の半導体
装置のインバータ４２仲入力は号を入力してインバータ
動作を行い出力信号を出力する際の電源Ｖｅｃおよび接
地ＧＮＤの電圧レベル変動を、それぞれ第５図（ｂ）、
（ｃ）に示す。

そして両者を比較するために、第５図（ｂ）。

（ｃ）のインバータ動作時における電源Ｖｃｃおよび接
地ＧＮＤの電圧レベル変動を拡大して、それぞれ第５図
（ｄ）、（ｅ）に示す。

第５図（ｄ）、（ｅ）において、電源ｖｃｃの電圧レベ
ルは、従来の場合に５．０Ｖから４．２ｖへの低下すな
わち１６％のレベルダウンに対し、上記実施例の場合は
５．０ｖから４．６ｖへの低下すなわち８％のレベルダ
ウンとなっている。従って、上記実施例の電源電圧レベ
ルの変動は、従来よりも１／２に低下している。

同様に、接地ＧＮＤの電圧レベルは、従来の場合にＯ，
ＯＶから０．６ｖに上昇しているのに対して、上記実施
例の場合゛は０．Ｏｖから０．２Ｖに上昇している。す
なわち上記実施例の接地電圧レベルの変動は、従来より
も１／３に低下している。

また、第６図に示すシュミレーション実験は、第６図（
ａ、）に示すように、ＩＣチップとして標準型のＴＴＬ
回路によるインバータ４２の出力側に５００Ωの抵抗Ｒ
と５０μＦの容量のコンデンサＣの負荷を接続し、池の
条件は第５図に示す場合と全く同じにして行なった。

そしてインバータ４２がインバータ動作を行なった際の
電源Ｖｃｃおよび接地ＧＮＤの電圧レベル変動をそれぞ
れ第６図（ｂ）、４ｃ）に、その拡大図をそれぞれ第６
図（ｄ）、（ｅ）に示すと、その結果は、既に第５図を
用いて説明した場合と、同じ様に、Δ■ｃｃ１、ΔＶ　
ｃ　ｃ　２、ΔＶａｓｏｌおよびΔＶＯＮＤ２で示され
るごとき変動の抑制が行なわれる。

こうして、シュミレーション実験の結果によれば、上記
実施例による半導体装置は、電源ＶＣＣおよび接地ＧＮ
Ｄのいずれにおいても、その電圧レベル変動を従来より
も小さく押さえることができる。すなわちコンデンサ１
０によるノイズ除去効果を従来よりも大きくすることが
でき、半導体の誤動作を防止することができる。

なお、このシュミレーション実験にはＴＴＬ回路を用い
ているが、他の回路における電源ノイズに対しても、同
様な効果がある。

このように上記実施例によれば、パッケージのダイステ
ージ４に取り付けられたＩＣチップ２の電源バッド１２
ｖおよび接地パッド１２ｇがそれぞれワイヤａ１６ｖ、
１５ｇによって、コンデンサ１０の両型＠１８．２０に
直接に接続されているため、電源バッド１２ｖおよび接
地パッド１２ｇとコンデンサ１０との間には、それぞれ
ワイヤ線１６ｖのインダクタンス成分Ｌ３およびインダ
クタンス成分Ｌ６だけし−か存在していす、従来の半導
体装置に比べて十分に小さいインダクタンスとすること
ができる。

このため、ノイズの発生を低減すると共に、パッケージ
に搭載したコンデンサ１０によって電源■ｃｃおよび接
地ＧＮＤのいずれにおいてもその電圧レベル変動を従来
よりも小さく押さえることができ、すなわちノイズ除去
を効果的に行なうことができ、従って半導体の誤動作を
防止することができる。

［発明の効果］ 以上のように本発明によれば、ＩＣチップの電極とコン
デンサとの間を、外部リードに接続されるワイヤを介さ
ずに別のワイヤによって直接に接続することにより、電
極とコンデンサとの間のインダクタンスを小さくし、コ
ンデンサによって電圧レベル変動を抑制すること、がで
き、従ってノイズを効果的に除去することができる。こ
れによって、半導体の誤動作を防止することができる。

面図、 第３図（ａ）、（ｂ）はそれぞれ本発明の第３の実施例
による半導体装置を示す断面図および平面図、 第４図（ａ）、（ｂ）はそれぞれ本発明の実施例による
半導体装置および従来の半導体装置の等価回路を示す回
路図、 第５図および第６図はぞれぞれ本発明の実施例による半
導体装置の効果を示すために行なったシュミレーション
実験およびその結果を説明するための図、 第７図および第８図はそれぞれ従来の半導体装置を示す
図である。

【図面の簡単な説明】

第１図（ａ）、（ｂ）はそれぞれ本発明の第１の実施例
による半導体装置を示す断面図および平面図、 第２図（ａ）、（ｂ）はそれぞれ本発明の第２の実施例
による半導体装置を示す断面図および平目において、 ２・・・・・・ＩＣチップ、 ４・・・・・・ダイ°ステージ、 ６・・・・・・外部リード端子、 ６ｖ・・・・・・電源端子、 ６ｇ・・・・・・接地端子、 ８．２４．２６．２８・・・・・・絶縁物、１０．３０
．４０・・・・・・コンデンサ、１２Ｖ、３８ｖ・・・
・・・電源パッド、１２ｇ、３８ｇ・・・・・・接地パ
ッド、１４ｖ＊　　１４ｇ、１６ｖ、１６ｇ、３２ｖ、
３２ｇ・・・・・・ワイヤ線、 １８．２０・・・・・・電極、 ２２・・・・・・合成樹脂モールド、 ３４・・・・・・セラミック基体、 ３６・・・・・・蓋、 ４２・・・・・・インバータ。 （ｂ） 第４図 Ｓ 電圧 （Ｖ） 電、ＪＩ　（Ｖ） 手続補正書は式） 平成　１年ｑ月２Ｌ１．日 事件の表示 昭和６３年特許願第３１２５３８号 発明の名称 半導体装置 補正をする者 事件との関１系　　特許出願人 富士通株式会社 株式会社九州富士通エレクトロニクス

Claims (1)

【特許請求の範囲】
1. パッケージ内にコンデンサおよび半導体チップを収納し
   、前記半導体チップの電極と前記パッケージの外部リー
   ドとの間がワイヤにて接続されてなると共に、前記半導
   体チップの電極と前記コンデンサとの間は、前記外部リ
   ードに接続されるワイヤを介さず、別のワイヤによって
   、直接接続されてなることを特徴とする半導体装置。