JPH05218289A - 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 - Google Patents
半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路Info
- Publication number
- JPH05218289A JPH05218289A JP4303185A JP30318592A JPH05218289A JP H05218289 A JPH05218289 A JP H05218289A JP 4303185 A JP4303185 A JP 4303185A JP 30318592 A JP30318592 A JP 30318592A JP H05218289 A JPH05218289 A JP H05218289A
- Authority
- JP
- Japan
- Prior art keywords
- die
- semiconductor power
- gate
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 13
- 230000001681 protective effect Effects 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract description 7
- 230000005669 field effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000036413 temperature sense Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体パワー・ダイを保護する方法を提供す
る。 【構成】 この方法は、半導体パワー・ダイを含むパッ
ケージのゲート用リード部と半導体パワー・ダイの現行
のゲート端子との間にICダイを挿入することを伴うも
のである。この結果、パッケージのゲート用リード部に
流れ込む電流は半導体パワー・ダイに入る前にこのIC
ダイを通過しなければならなくなる。これによってIC
ダイが半導体パワーダイを監視し制御することが可能と
なる。
る。 【構成】 この方法は、半導体パワー・ダイを含むパッ
ケージのゲート用リード部と半導体パワー・ダイの現行
のゲート端子との間にICダイを挿入することを伴うも
のである。この結果、パッケージのゲート用リード部に
流れ込む電流は半導体パワー・ダイに入る前にこのIC
ダイを通過しなければならなくなる。これによってIC
ダイが半導体パワーダイを監視し制御することが可能と
なる。
Description
【0001】
【産業上の利用分野】本発明は回路に関し、特にパワー
・デバイスのリード部に装着する保護回路に関するもの
である。
・デバイスのリード部に装着する保護回路に関するもの
である。
【0002】
【従来の技術】パワーデバイスは、例えば、自動回路の
如く高い電圧及び電流の容量を必要とする回路用途に数
多く使用されている。しかしこのパワーデバイス自体
も、このデバイスを破損し得る大きなサージ電流から保
護しなくてはならない。
如く高い電圧及び電流の容量を必要とする回路用途に数
多く使用されている。しかしこのパワーデバイス自体
も、このデバイスを破損し得る大きなサージ電流から保
護しなくてはならない。
【0003】典型的な従来技術では、外部回路を利用し
てパワーデバイスに流れる電流を監視することによって
パワーデバイスを保護するようにしていた。
てパワーデバイスに流れる電流を監視することによって
パワーデバイスを保護するようにしていた。
【0004】
【発明が解決しようとする課題】しかしながら、この外
部回路のために集積回路とパッケージ処理を追加しなけ
ればならず、回路基板上の貴重な空間を使用することに
なり、コスト高になるという欠点があった。
部回路のために集積回路とパッケージ処理を追加しなけ
ればならず、回路基板上の貴重な空間を使用することに
なり、コスト高になるという欠点があった。
【0005】それ故に、パワーデバイスの保護回路を、
そのパワーデバイスのパッケージ内に集積することによ
って、パッケージや空間を追加する必要をなくすように
することが要求されている。
そのパワーデバイスのパッケージ内に集積することによ
って、パッケージや空間を追加する必要をなくすように
することが要求されている。
【0006】
【課題を解決するための手段】簡潔に述べると、ゲー
ト,ドレイン,ケルビン(kelvin)およびソース
端子を有する半導体パワー・ダイを保護するための方法
が提供され、前記半導体パワー・ダイはゲート,ソース
およびドレイン用リード部を有するパッケージに納めら
れ、このソースおよびドレイン用リード部が前記半導体
パワー・ダイのソースおよびドレイン端子にそれぞれ結
合されており、前記方法は、コントロール・ダイをパッ
ケージの中でパッケージのゲート用リード部と半導体パ
ワー・ダイのゲート端子との間に挿入して、ゲート用リ
ード部を流れる電流が全てそのコントロール・ダイを流
れるようにする段階と、前記コントロール・ダイを前記
半導体パワー・ダイの少なくともゲートおよびケルビン
端子と結合させる段階とからなるものである。
ト,ドレイン,ケルビン(kelvin)およびソース
端子を有する半導体パワー・ダイを保護するための方法
が提供され、前記半導体パワー・ダイはゲート,ソース
およびドレイン用リード部を有するパッケージに納めら
れ、このソースおよびドレイン用リード部が前記半導体
パワー・ダイのソースおよびドレイン端子にそれぞれ結
合されており、前記方法は、コントロール・ダイをパッ
ケージの中でパッケージのゲート用リード部と半導体パ
ワー・ダイのゲート端子との間に挿入して、ゲート用リ
ード部を流れる電流が全てそのコントロール・ダイを流
れるようにする段階と、前記コントロール・ダイを前記
半導体パワー・ダイの少なくともゲートおよびケルビン
端子と結合させる段階とからなるものである。
【0007】本発明は、添付図面に関連した以下の詳細
な説明により、よりよく理解されるであろう。
な説明により、よりよく理解されるであろう。
【0008】
【実施例】図面を参照すると、コントロール・ダイ10
とパワー半導体ダイ16とを備えた半導体パッケージ1
1を示している。パワー半導体ダイ16にはN型電界効
果トランジスタなどのパワー・デバイスがあるものと考
えられる。
とパワー半導体ダイ16とを備えた半導体パッケージ1
1を示している。パワー半導体ダイ16にはN型電界効
果トランジスタなどのパワー・デバイスがあるものと考
えられる。
【0009】半導体パッケージ11からはゲート用リー
ド部14,ドレイン用リード部18,ソース用リード部
20の3本のリード部が外に出ている。ゲート用リード
部14はボンディングパッド12に結合され、ソース用
リード部20はボンディング・パッド22に結合され、
さらにドレイン用リード部18はボンディング・パッド
17に結合されている。
ド部14,ドレイン用リード部18,ソース用リード部
20の3本のリード部が外に出ている。ゲート用リード
部14はボンディングパッド12に結合され、ソース用
リード部20はボンディング・パッド22に結合され、
さらにドレイン用リード部18はボンディング・パッド
17に結合されている。
【0010】パワー半導体ダイ16は、ボンディング・
パッド17の上に、標準的なダイボンディング法により
装着されている。パワー半導体ダイ16にはゲート端子
24,ケルビン端子25,センス端子26およびソース
端子30があり、このうちケルビン端子25はソース端
子30と電気的に結合している。
パッド17の上に、標準的なダイボンディング法により
装着されている。パワー半導体ダイ16にはゲート端子
24,ケルビン端子25,センス端子26およびソース
端子30があり、このうちケルビン端子25はソース端
子30と電気的に結合している。
【0011】コントロール・ダイ10は、ボンディング
・パッド12に、標準的なダイボンディング法によって
取付けられており、そこに含まれる端子32〜34は、
ワイヤーボンド38〜40によってそれぞれ端子24〜
26に結合されている。同様にパワー半導体ダイ16の
ソース端子30は、ワイヤーボンド42〜44を介し
て、ソース用リード部20のボンディング・パッド22
と結合している。端子32〜34はコントロール・ダイ
10の表面に設けられていると理解する。同様に、端子
24〜26,30はパワー半導体ダイ16の表面に形成
されている。
・パッド12に、標準的なダイボンディング法によって
取付けられており、そこに含まれる端子32〜34は、
ワイヤーボンド38〜40によってそれぞれ端子24〜
26に結合されている。同様にパワー半導体ダイ16の
ソース端子30は、ワイヤーボンド42〜44を介し
て、ソース用リード部20のボンディング・パッド22
と結合している。端子32〜34はコントロール・ダイ
10の表面に設けられていると理解する。同様に、端子
24〜26,30はパワー半導体ダイ16の表面に形成
されている。
【0012】本発明はコントロール・ダイを、パワー・
デバイス・パッケージの既存のゲート用リード部とパワ
ー半導体ダイのゲート端子との間に、挿入する方法を記
述するものである。特に、コントロール・ダイ10を、
ゲート用リード部14とゲート端子24との間に挿入す
る。これによりゲート用リード部14を通って流れる電
流は、パワー半導体ダイ16のゲートからソースへの容
量を満たす前に、全てコントロール・ダイ10を通るこ
とになる。
デバイス・パッケージの既存のゲート用リード部とパワ
ー半導体ダイのゲート端子との間に、挿入する方法を記
述するものである。特に、コントロール・ダイ10を、
ゲート用リード部14とゲート端子24との間に挿入す
る。これによりゲート用リード部14を通って流れる電
流は、パワー半導体ダイ16のゲートからソースへの容
量を満たす前に、全てコントロール・ダイ10を通るこ
とになる。
【0013】パワー半導体ダイ16を通って流れる電流
を制御するためには、コントロール・ダイ10は少なく
ともパワー半導体ダイ16のゲート端子とケルビン端子
(端子24,25)とに結合されていなければならな
い。これにより、コントロール・ダイは、パワー半導体
ダイ16のゲート−ソース間の最大電圧を、予め設定さ
れた値に固定させることが可能となる。パワー半導体ダ
イ16のソース端子とケルビン端子は電気的に結合して
いるが、パワー半導体ダイ16の主な電流経路はドレイ
ン用リード部からソース用リード部に至るものであるこ
とが理解される。さらに、ケルビン端子には実際には小
量の電流が流れるのみであるから、ケルビン端子とソー
ス端子との間の電圧降下は小さく、従って電圧を正確に
感知することができる。また、パワー半導体ダイ16が
Nチャネル電界効果デバイスであるとすると、ケルビン
端子25は、典型的にはパワー半導体ダイに印加される
最も低い負電圧に結合されている。
を制御するためには、コントロール・ダイ10は少なく
ともパワー半導体ダイ16のゲート端子とケルビン端子
(端子24,25)とに結合されていなければならな
い。これにより、コントロール・ダイは、パワー半導体
ダイ16のゲート−ソース間の最大電圧を、予め設定さ
れた値に固定させることが可能となる。パワー半導体ダ
イ16のソース端子とケルビン端子は電気的に結合して
いるが、パワー半導体ダイ16の主な電流経路はドレイ
ン用リード部からソース用リード部に至るものであるこ
とが理解される。さらに、ケルビン端子には実際には小
量の電流が流れるのみであるから、ケルビン端子とソー
ス端子との間の電圧降下は小さく、従って電圧を正確に
感知することができる。また、パワー半導体ダイ16が
Nチャネル電界効果デバイスであるとすると、ケルビン
端子25は、典型的にはパワー半導体ダイに印加される
最も低い負電圧に結合されている。
【0014】さらに、端子34,26は任意に取付け
て、ドレインからソースへ流れる電流の大きさを監視さ
せたり、ドレインからソースへの電圧降下の大小を監視
させたり、パワー半導体ダイ16の絶対的なダイの温度
を監視させるなど、種々の監視手段を実施するために利
用することができる。一例として、ダイの温度を監視す
る方法は、米国特許第5,025,298号、「SEM
ICONDUCTORSTRUCTURE WITH
CLOSEL COUPLED SUBSTRATE
TEMPERATURE SENSE ELEMEN
T」という名称で開示され、1991年6月18日に特
許されている。上記のうち2つ以上の条件を監視するこ
とを望む場合には、端子を追加すればよいことは明らか
であろう。さらに、上述した監視手段により、コントロ
ール・ダイ10に回路(図示せず)を設けて、監視中の
過負荷状態を検出し、次に順序正しくパワー半導体ダイ
16への電力を遮断し、パワー半導体ダイへのいかなる
損傷をも防ぐようにする。
て、ドレインからソースへ流れる電流の大きさを監視さ
せたり、ドレインからソースへの電圧降下の大小を監視
させたり、パワー半導体ダイ16の絶対的なダイの温度
を監視させるなど、種々の監視手段を実施するために利
用することができる。一例として、ダイの温度を監視す
る方法は、米国特許第5,025,298号、「SEM
ICONDUCTORSTRUCTURE WITH
CLOSEL COUPLED SUBSTRATE
TEMPERATURE SENSE ELEMEN
T」という名称で開示され、1991年6月18日に特
許されている。上記のうち2つ以上の条件を監視するこ
とを望む場合には、端子を追加すればよいことは明らか
であろう。さらに、上述した監視手段により、コントロ
ール・ダイ10に回路(図示せず)を設けて、監視中の
過負荷状態を検出し、次に順序正しくパワー半導体ダイ
16への電力を遮断し、パワー半導体ダイへのいかなる
損傷をも防ぐようにする。
【0015】本発明の重要な特徴は、コントロール・ダ
イ10の入力がコントロール・ダイ10の基板全体(裏
側)であることである。従って、コントロール・ダイ1
0の裏側をボンディング・パッド12に装着することに
より、ゲート用リード部14を流れる電流はコントロー
ル・ダイ10の入力に流れ、コントロール・ダイに本質
的に電力を供給する。さらに、全ての保護回路(図示せ
ず)が、コントロール・ダイ10の表面に作られるが、
このコントロール・ダイ10はワイヤーボンド38〜4
0を介してパワー半導体ダイ16に、後に結合される。
したがって、電流がゲート用リード部14とコントロー
ル・ダイ10を流れる時に、パワー半導体ダイ16のゲ
ート端子及びケルビン端子間に生ずる電圧は、コントロ
ール・ダイ10上の回路(図示せず)により許容された
最大電圧に達するまで増加する。
イ10の入力がコントロール・ダイ10の基板全体(裏
側)であることである。従って、コントロール・ダイ1
0の裏側をボンディング・パッド12に装着することに
より、ゲート用リード部14を流れる電流はコントロー
ル・ダイ10の入力に流れ、コントロール・ダイに本質
的に電力を供給する。さらに、全ての保護回路(図示せ
ず)が、コントロール・ダイ10の表面に作られるが、
このコントロール・ダイ10はワイヤーボンド38〜4
0を介してパワー半導体ダイ16に、後に結合される。
したがって、電流がゲート用リード部14とコントロー
ル・ダイ10を流れる時に、パワー半導体ダイ16のゲ
ート端子及びケルビン端子間に生ずる電圧は、コントロ
ール・ダイ10上の回路(図示せず)により許容された
最大電圧に達するまで増加する。
【0016】パワー半導体ダイ16がN型電界効果トラ
ンジスタ・デバイスであり、電流を流すためにはゲート
電圧がソース電圧よりも大きくなければならない場合に
は、コントロール・ダイ10は、電流を流すために、N
型基板の上に作らなければならないが、この場合基板が
コントロール・ダイ10の最も高い正電位をもつ端子と
しての役割を果たすことは、注記するに値しよう。これ
は通常P型基板上に作られる殆どの典型的なICと異な
る点である。一方、パワー半導体ダイ16がP型デバイ
スである場合は、コントロール・ダイ10はP型基板を
もつ標準的なICでよく、この場合基板はコントロール
・ダイ10の最も低い負電位をもつ端子としての役割を
果たす。
ンジスタ・デバイスであり、電流を流すためにはゲート
電圧がソース電圧よりも大きくなければならない場合に
は、コントロール・ダイ10は、電流を流すために、N
型基板の上に作らなければならないが、この場合基板が
コントロール・ダイ10の最も高い正電位をもつ端子と
しての役割を果たすことは、注記するに値しよう。これ
は通常P型基板上に作られる殆どの典型的なICと異な
る点である。一方、パワー半導体ダイ16がP型デバイ
スである場合は、コントロール・ダイ10はP型基板を
もつ標準的なICでよく、この場合基板はコントロール
・ダイ10の最も低い負電位をもつ端子としての役割を
果たす。
【0017】本発明の大きな利点は、コントロール・ダ
イ10をボンディング・パッド12に装着する場合、標
準的な実装技術が利用できることである。すなわち、パ
ワー半導体16のダイボンディングの完成時に、コント
ロール・ダイ10を同時にボンディング・パッド12に
装着するのである。このように、本発明の長所は、既存
のパワー・デバイスのパッケージを使用して、コントロ
ール・ダイ10をボンディング・パッド12へ装着する
ことと、ワイヤーボンド38〜40を追加するのみで保
護回路を取付けることができることである。換言すれ
ば、コントロール・ダイ10は、パワー半導体ダイを持
つ既存のパッケージの内部に装着される。その結果、パ
ッケージの外部に回路を追加する必要がなく、またコン
トロール・ダイは回路基板上に追加空間を要することも
ない 以上の説明から、これがパワー・デバイスを保護する新
規な方法であることは明らかである。この新規な方法に
は、パワー・デバイス・パッケージのゲート用リード部
にICダイを装着することと、このICダイをワイヤー
ボンドを介してパワー半導体ダイに結合することが含ま
れる。
イ10をボンディング・パッド12に装着する場合、標
準的な実装技術が利用できることである。すなわち、パ
ワー半導体16のダイボンディングの完成時に、コント
ロール・ダイ10を同時にボンディング・パッド12に
装着するのである。このように、本発明の長所は、既存
のパワー・デバイスのパッケージを使用して、コントロ
ール・ダイ10をボンディング・パッド12へ装着する
ことと、ワイヤーボンド38〜40を追加するのみで保
護回路を取付けることができることである。換言すれ
ば、コントロール・ダイ10は、パワー半導体ダイを持
つ既存のパッケージの内部に装着される。その結果、パ
ッケージの外部に回路を追加する必要がなく、またコン
トロール・ダイは回路基板上に追加空間を要することも
ない 以上の説明から、これがパワー・デバイスを保護する新
規な方法であることは明らかである。この新規な方法に
は、パワー・デバイス・パッケージのゲート用リード部
にICダイを装着することと、このICダイをワイヤー
ボンドを介してパワー半導体ダイに結合することが含ま
れる。
【0018】
【発明の効果】従って、パワー・デバイスのゲート用リ
ード部に流れ込む電流は、すべてICダイを通過しなけ
ればならないことになる。従って、このICダイがその
パワー半導体ダイを制御することができるのである。
ード部に流れ込む電流は、すべてICダイを通過しなけ
ればならないことになる。従って、このICダイがその
パワー半導体ダイを制御することができるのである。
【0019】更に、このICダイはパワー半導体ダイに
現われる他の状態をも監視することができるので、それ
によって過剰応力状態を検出することができる。本発明
を特定の実施例に関して記述したが、当業者にとっては
前述の説明に鑑みて多くの改変、変形、変種が明白であ
ることは明らかである。よって、添付の請求範囲はその
ような全ての改変、変形、変種をも包含するものとす
る。
現われる他の状態をも監視することができるので、それ
によって過剰応力状態を検出することができる。本発明
を特定の実施例に関して記述したが、当業者にとっては
前述の説明に鑑みて多くの改変、変形、変種が明白であ
ることは明らかである。よって、添付の請求範囲はその
ような全ての改変、変形、変種をも包含するものとす
る。
【図1】パワー・デバイスのパッケージの制御用リード
部に装着した保護回路を示すブロック図である。
部に装着した保護回路を示すブロック図である。
10 コントロール・ダイ 11 半導体パッケージ 12,17,22 ボンディング・パッド 14 ゲート用リード部 16 パワー半導体ダイ 18 ドレイン用リード部 20 ソース用リード部 24 ゲート端子 25 ケルビン端子 26 センス端子 30 ソース端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・ティー・ベネット アメリカ合衆国アリゾナ州フェニックス、 イースト・セルス・ドライブ3412
Claims (6)
- 【請求項1】ゲート,ドレイン,ケルビンおよびソー
ス、および少なくとも1つのセンス端子を有する半導体
パワー・ダイを保護する方法で、前記半導体パワー・ダ
イはゲート,ソースおよびドレイン用のリード部を有す
るパッケージの中に納められており、前記ソースおよび
ドレイン用リード部はそれぞれ半導体パワー・ダイのソ
ースおよびドレイン端子に結合されており、前記方法
は: (a)コントロール・ダイの裏側を、パッケージのゲー
ト用リード部と半導体パワー・ダイのゲート端子との間
にあるボンディング・パッド上に装着する段階であっ
て、前記コントロール・ダイの裏側が前記コントロール
・ダイの入力となっており、前記パッケージのゲート用
リード部を通る信号が前記コントロール・ダイを活性化
して電力を供給し;および (b)前記コントロール・ダイを前記半導体パワー・ダ
イの少なくともゲートおよびケルビン端子に結合させる
段階;とからなることを特徴とする方法。 - 【請求項2】 請求項1に記載した半導体パワー・ダイ
を保護する方法において、更に:前記コントロール・ダ
イを、前記半導体パワー・ダイの少なくとも一つのセン
ス端子に結合する段階を含むことを特徴とする方法。 - 【請求項3】 請求項1に記載した半導体パワー・ダイ
を保護する方法において、前記コントロール・ダイをN
型基板上に製作することを特徴とする方法。 - 【請求項4】 パッケージに納められた回路であって、
前記パッケージは第1,第2および第3のリード部を有
し、前記回路は:ゲート,ドレイン,ケルビン,ソース
および少なくとも一つのセンス端子を有する半導体パワ
ーダイであって、前記パッケージの第1及び第2のリー
ド部が、前記半導体パワー・ダイのソースおよびドレイ
ン端子にそれぞれ結合されている前記半導体パワー・ダ
イ;および基板上に作られたコントロール・ダイであっ
て、前記基板が前記コントロール・ダイの入力として働
き、複数の端子が前記コントロール・ダイの上面に作ら
れており、前記コントロール・ダイの基板は、前記パッ
ケージの上記第3のリード部と前記半導体パワー・ダイ
のゲート端子との間に存在するボンディング・パッド上
に装着されており、前記第3のリード部を通る電流は前
記コントロール・ダイの入力に流れ込んで前記コントロ
ール・ダイに電力を与え、前記複数の端子の内の第1の
端子が前記半導体パワー・ダイのゲート端子に結合され
ており、前記複数の端子の内の第2の端子が上記半導体
パワー・ダイの前記ケルビン端子に結合されている、前
記コントロール・ダイ;とからなることを特徴とする回
路。 - 【請求項5】 請求項4に記載された回路であって、更
に、前記複数の端子の内の第3の端子が、前記半導体パ
ワーダイの少なくともセンス端子に結合されていること
を特徴とする回路。 - 【請求項6】 請求項4に記載された回路であつて、前
記コントロールダイの前記基板がN型半導体であること
を特徴とする回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/787,165 US5170312A (en) | 1991-11-04 | 1991-11-04 | Protection circuit on a lead of a power device |
US787165 | 1991-11-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05218289A true JPH05218289A (ja) | 1993-08-27 |
Family
ID=25140611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4303185A Pending JPH05218289A (ja) | 1991-11-04 | 1992-10-16 | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5170312A (ja) |
EP (1) | EP0540926B1 (ja) |
JP (1) | JPH05218289A (ja) |
DE (1) | DE69224264T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69425819T2 (de) * | 1994-06-24 | 2001-01-04 | St Microelectronics Srl | Schutz für integrierte Leistungsausgangsstufen mit multiplen Leistungsdrähten |
US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
US5838072A (en) * | 1997-02-24 | 1998-11-17 | Mosel Vitalic Corporation | Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes |
US6351040B1 (en) * | 1998-01-22 | 2002-02-26 | Micron Technology, Inc. | Method and apparatus for implementing selected functionality on an integrated circuit device |
US20050230850A1 (en) * | 2004-04-20 | 2005-10-20 | Taggart Brian C | Microelectronic assembly having a redistribution conductor over a microelectronic die |
US7345499B2 (en) * | 2006-01-13 | 2008-03-18 | Dell Products L.P. | Method of Kelvin current sense in a semiconductor package |
US9754854B2 (en) * | 2012-10-11 | 2017-09-05 | Infineon Technologies Ag | Semiconductor device having sensing functionality |
DE102015104990B4 (de) * | 2015-03-31 | 2020-06-04 | Infineon Technologies Austria Ag | Verbindungshalbleitervorrichtung mit einem Abtastlead |
EP3382378B1 (en) * | 2017-03-29 | 2022-10-26 | Mitsubishi Electric R&D Centre Europe B.V. | Optical monitoring |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5299786A (en) * | 1976-02-18 | 1977-08-22 | Agency Of Ind Science & Technol | Mos integrated circuit |
EP0262530B1 (de) * | 1986-09-23 | 1993-06-23 | Siemens Aktiengesellschaft | Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung |
IT1222152B (it) * | 1987-07-28 | 1990-09-05 | Sgs Microelettronica Spa | Dispositivo a piu' piastrine di materiale in contenitore di metallo e resina |
US4818895A (en) * | 1987-11-13 | 1989-04-04 | Kaufman Lance R | Direct current sense lead |
DE8808805U1 (de) * | 1988-07-08 | 1988-09-01 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-Mosfet mit Temperatursensor |
JPH02201949A (ja) * | 1989-01-30 | 1990-08-10 | Toshiba Corp | 半導体装置 |
JPH0390872A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Corp | 半導体装置 |
DE4031051C2 (de) * | 1989-11-14 | 1997-05-07 | Siemens Ag | Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
-
1991
- 1991-11-04 US US07/787,165 patent/US5170312A/en not_active Expired - Fee Related
-
1992
- 1992-10-16 JP JP4303185A patent/JPH05218289A/ja active Pending
- 1992-10-19 EP EP92117823A patent/EP0540926B1/en not_active Expired - Lifetime
- 1992-10-19 DE DE69224264T patent/DE69224264T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0540926B1 (en) | 1998-01-28 |
DE69224264T2 (de) | 1998-07-09 |
DE69224264D1 (de) | 1998-03-05 |
US5170312A (en) | 1992-12-08 |
EP0540926A1 (en) | 1993-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426484B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
US6339210B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
JP3116916B2 (ja) | 回路装置、その製造方法 | |
KR100861665B1 (ko) | 정전기 방전 회로들을 포함하는 집적 회로, 이를 위한 제조 방법, 및 다중-칩 모듈 | |
US6437447B1 (en) | Dual-sided chip package without a die pad | |
JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
US4714876A (en) | Circuit for initiating test modes | |
US4864373A (en) | Semiconductor circuit device with voltage clamp | |
JPH09120974A (ja) | 半導体装置 | |
JP3886905B2 (ja) | Esd保護を備える半導体部品 | |
JPS6010767A (ja) | 半導体装置 | |
JPH11163247A (ja) | 半導体装置およびリードフレーム | |
JP3692186B2 (ja) | 半導体装置 | |
JPS6038858A (ja) | 半導体集積回路装置 | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH06188380A (ja) | 半導体集積回路装置 | |
JPH02105562A (ja) | 半導体集積回路装置 | |
JP2972473B2 (ja) | 半導体装置 | |
JPS5913354A (ja) | 半導体装置 | |
JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
JPH0621329A (ja) | 樹脂封止型半導体装置 | |
JPS62166557A (ja) | 半導体静電破壊保護装置 | |
JPS60115253A (ja) | 半導体集積回路装置 |