JP3886905B2 - Ｅｓｄ保護を備える半導体部品 - Google Patents

Ｅｓｄ保護を備える半導体部品 Download PDF

Info

Publication number
JP3886905B2
JP3886905B2 JP2002558338A JP2002558338A JP3886905B2 JP 3886905 B2 JP3886905 B2 JP 3886905B2 JP 2002558338 A JP2002558338 A JP 2002558338A JP 2002558338 A JP2002558338 A JP 2002558338A JP 3886905 B2 JP3886905 B2 JP 3886905B2
Authority
JP
Japan
Prior art keywords
conductor wiring
terminal
semiconductor component
lead frame
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002558338A
Other languages
English (en)
Other versions
JP2004531051A (ja
JP2004531051A5 (ja
Inventor
トロースト，マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004531051A publication Critical patent/JP2004531051A/ja
Publication of JP2004531051A5 publication Critical patent/JP2004531051A5/ja
Application granted granted Critical
Publication of JP3886905B2 publication Critical patent/JP3886905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、請求項１の前提構成に記載の半導体部品に関するものである。
【０００１】
集積回路では、印加電位（Versorgungspotentiale）、および、処理すべき入力信号が外部供給され、処理した出力信号が取り出される（abgegriffen）ようになっている。特に、入力信号端子は、非常に感度よくできている。なぜなら、供給用の導体配線（Leiterbahnen）は、入力切替段（Eingangsschaltstufe）のゲート端子に直接繋がっているからである。手動（manuellen Handhabung）または自動加工処理（automatisierten Weiterverarbeitung）によって、このような集積回路を回路基板に載せて半田付けする際に、高感度の入力段あるいは出力段が、充電された静電気の放電によって破壊される危険がある。例えば、人体が静電気をためているような場合、集積回路を含む半導体部品の外部端子を介して電荷が放電されてしまうかもしれない。同様に、自動装着装置（Bestuckungsautomaten）または試験設備の部品に静電気がたまっていれば、半導体部品に放電されるかもしれない。集積回路を搭載する半導体本体のサイズ（Strukturbreiten）の小型化に伴い、このような静電放電を保護する必要性が生じる。
【０００２】
米国特許公報第５６４６４３４号（ＵＳ５６４６４３４）に、静電放電に対する保護要素、いわゆるＥＳＤ保護要素（ＥＳＤ:静電放電（electrostatic discharge））の実施例が記載されている。入力端子は、本質的にダイオード特性（Kennlinie）を有するＥＳＤ保護構造を介して、基準電位（アース）と接続されている。また、ＥＳＤ保護構造の全体が、半導体本体に形成されている。また、この構成では、保護構造は、処理すべき入力信号が所定の特性を有する場合、機能せずに（nicht schaltet）信号波形（Signalverlaeufe）をできるだけ小さくするように、設計されている（dimensionieren）。それゆえ、ダイオード特性は、高い破壊電圧（Durchbruchspannung）を備えている一方、静電放電を行う場合に、多量の電荷（Ladungsmenge）を、低抵抗でアースの方へ確実に放出できるように設定される必要がある。使用されるダイオードもしくはダイオードとして接続されるトランジスタは、同じく高い電流搬送能力（Stromtragfaehigkeit）を備えるために、広い表面積を有するように設計されている必要がある。従って、ＥＳＤ保護構造には、高破壊電圧および高電流搬送能力についての所定の境界条件（Randbedingungen）を満たすために、半導体本体の面積を広くしなければならない、という欠点がある。
【０００３】
静電放電に対する保護要素を有する他の半導体回路が、欧州特許第０７３６９０４号Ａ１（ＥＰ０７３６９０４Ａ１）に記載されている。この文献では、保護要素が、端子パッドと、半導体チップに延びている導体配線との間に配置されている。導体配線は、半導体チップの縁に対して部分的に平行に延びている。導体配線の１つは、半導体チップの周囲に環を形成している。
【０００４】
本発明の目的は、半導体本体における所要面積をできる限り小さくするとともに、十分なＥＳＤ保護を保証可能な半導体部品を提供することである。
【０００５】
この目的は、次のような半導体部品により達成される。
すなわち、この半導体部品は、電子回路が配置されている半導体本体と、導体配線と、静電放電を放出するための要素とを備え、上記電子回路は、電子回路の入力段または出力段と接続されている、処理すべき信号用の端子と、上記入力段または出力段と接続されている、印加電位用の端子とを有し、上記各導体配線は、上記端子の１つに割り当てられており、半導体本体の外側へ延び、割り当てられている端子とそれぞれ接続されており、静電放電を放出するための上記要素は、処理すべき信号用の端子に存在する静電放電を、印加電位に放出でき、印加電位用の端子に割り当てられている導体配線と接続されており、半導体本体の外側へ延びる他の導体配線がさらに備えられており、静電充電を放出するための上記要素は、半導体本体の外側に配置されており、一方では上記他の導体配線と、他方では処理すべき信号用の端子に割り当てられている導体配線と、ぞれぞれ半導体本体の外側において接続されている。
【０００６】
本発明に基づく半導体部品では、ＥＳＤ要素を半導体本体に形成しないようになっている。上に詳述したように、ＥＳＤ保護構造を集積形成するためには、かなりの面積が必要である。この所要面積を、本発明の半導体部品では節約できる。その代わり、ＥＳＤ保護要素は、半導体本体の外側に配置されている。さらに、他の導体配線が備えられており、この導体配線は、印加電位、好ましくは接地電位を導き、半導体本体の機能ユニットに入力信号を入力、または、出力信号を出力する導体配線と繋がっている。本発明は、値離散的に（wertdiskret）デジタル作動する入力段および出力段、ならびに、値連続的に（wertkontinuierlich）アナログ作動する入力段および出力段の双方に適している。さらに、この場合、半導体本体の外側に配置されているＥＳＤ保護要素を、集積形態とする場合よりも大きくできることが有利である。これにより、ＥＳＤ安定性を向上できる。
【０００７】
集積半導体チップに、いわゆる端子パッド、すなわち、集積回路の入力端子または出力端子となる金属化された領域が備えられている。半導体本体の外側へ延びている金属性の導体配線は、印加電位、および、処理すべき信号を供給、または、出力する。この導体配線は、いわゆるリードフレーム（Leadframe）として備えられている。それゆえ、半導体本体に割り当てられている、リードフレームの導体配線の端末部（Enden）は、ボンディングワイヤを用いて、端子パッドと接触されている。リードフレームの導体配線の他方の端末部は、半導体部品の端子ピンであり、回路基板に半田付けされているか、あるいは、ソケットに差し込まれている。半導体本体は、通常はプラスチック製の筐体によって取り囲まれており、リードフレームの導体配線は、回路基板との接触を確立するため、外側へ向けて導かれている。
【０００８】
本発明では、付加的に備えることのできる他の導体配線によって、半導体本体を取り囲むようにしてもよい。半導体本体は、通常、長方形に形成されている。従って、他の導体配線は、半導体本体の縁に対して少なくとも部分的には平行に延びている。この場合、他の導体配線は、端子パッドから筐体を通って外側に向けて導かれている、処理すべき信号と印加電位とのためのリードフレームの導体配線と交叉する。
【０００９】
本発明では、印加電位（接地電位）を導くリードフレームの導体配線と、上記した半導体本体を取り囲む付加的な導体配線との間の接続を、ボンド接続（Bondverbindung）によって行うことが好ましい。接地電位を導く付加的な導体配線は、処理すべき信号を導くリードフレームの導体配線と、ＥＳＤ保護要素を介して交叉点において接続されている。ＥＳＤ保護要素は、ダイオードであることが好ましく、このダイオードのアノード端子は、付加的な導体配線と接続されており、このダイオードのカソードは、処理すべき信号を導く導体配線と接続されている。ｐｎダイオードの代わりに、ソース端子およびゲート端子が相互に接続されているＭＯＳダイオードも使用できる。
【００１０】
接地電位を導く他の導体配線と、処理すべき信号を導く導体配線との交叉点には、絶縁体が備えられている。その結果、２つの導体配線は、電気的に相互に絶縁されており、信号を導くリードフレームの導体配線と、交叉している他の導体配線との間の交叉接続（Kurzschluss）を防げる。
【００１１】
他の導体配線は、交点の近くに、その主な流通方向からそれて枝分かれしている短い部分を備えていてもよい。この部分は、便宜上（zweckmaessigerweise）、半導体本体の方向、または、半導体本体とは反対の方向に延びている。この枝部（Abzweig）は、ＥＳＤ保護ダイオードのアノードのための接触領域として機能する。
【００１２】
半導体本体は、例えばシリコン基板からなり、バイポーラ回路，ＭＯＳ回路またはＣＭＯＳ回路として構成される機能ユニットが備えられている。入力段は、インバーターにより構成できる。インバーターの入力端子は、その相補的ＭＯＳトランジスタゲート端子を連結して（gekoppelten Gate-Anschluesse）構成されており、割り当てられている端子パッドと接続されている。インバーターのｎチャンネルＭＯＳトランジスタのソース端子は、基準の接地電位（Bezugspotential Masse）つまり、半導体本体にある信号配線と接続されている。この信号配線は、基準電位を導く導体配線から供給を受け、さらにこの部分で、リードフレームの他の導体配線と交叉する導体配線と接続されている端子パッドに繋がっている。
【００１３】
以下に、本発明を、図に示す実施例に基づいて詳細に説明する。
集積回路の配置されている半導体本体１を図に示す。この集積回路から、ＣＭＯＳ入力部切替段１３を抜粋して（auszugsweise）示す。このＣＭＯＳ入力部切替段１３は、そのドレインソース経路により直列接続されている２つの相補的ＭＯＳトランジスタ１３１，１３２を備えている。ｐチャンネルＭＯＳトランジスタ１３２には、正の印加電位ＶＩＮＴが供給される。ｎチャネルＭＯＳトランジスタ１３１のソース端子には、基準電位ＧＮＤが供給される。基準電位ＧＮＤは、配線１２１により、半導体チップに分散されている。全ての信号、および、印加電位は、端子パッド１０，１１，１２を介して、半導体本体に伝達される。端子パッドは、金属化された領域である。端子パッド１０，１１は、データ信号ＤＱ２もしくはＤＱ１を入力または出力するために使用される。端子パッド１２は、接地電位ＧＮＤを供給するために使用される。半導体チップは、筐体２に密封して封入されている。外部への信号伝達および電圧の供給(Zufuehrung von Versorgungsspannung)は、金属性の導体配線（metallische Leiterbahnen）１４，１５，１６を介して行われている。これらの導体配線は、ボンディングワイヤ（Bonddraehte）１７，１８および１９を介して、そのチップ側の端末部において、それぞれに対応する端子パッド１０，１１および１２と接続されている。これらは、半導体チップ１から、筐体（Gehaeuse）２を通って延びている。金属製の導体配線１４，１５，１６の筐体側の端末部は、例えば、ソケットに差し込まれているか、あるいは、回路基板に半田付けされている。導体配線１４，１５，１６は、もともとリードフレームに接合されており、外側の端末部は、相互に接続されている。この接続は、筐体２への封入後、切り離される（weggestanzt）。
【００１４】
本発明では、金属性の他の導体配線３が備えられている。この導体配線３は、リードフレームの導体配線１４，１５，１６のように、半導体本体１の下側へ延びている。リードフレームの導体配線１４，１５，１６とは異なり、導体配線３は、チップから離れるように延びておらず、半導体本体１の側面に対して平行に延びている。便宜上、導体配線３は、半導体本体のそれぞれの側面に対して平行に、閉環状に配されている。さらに、導体配線３は、接地電位ＧＮＤを導く。このため、導体配線３は、リードフレームのアース導体配線１６との交点において、ボンディングワイヤ３１を介して、このアース導体配線１６と接続されている。なお、他の接続方法(Verbindung)を採用してもよい。例えば、伝導性の粘着剤によって、配線１６・３の互いに向かい合う面を接続してもよい。接地電位ＧＮＤは、配線３を通じて、半導体チップ１の回りに環状に供給される。
【００１５】
付加的な導体配線３は、信号ＤＱ１，ＤＱ２を導く、リードフレームの導体配線１４，１５とも交叉している。交点には、ＥＳＤ要素（ESD-Elemente）３２，３３が備えられている。この要素３２，３３は、導体配線３と、対応する導体配線１４，１５との間に配置されている。例えば、ダイオード３２のアノードは、位置３２１において導体配線３と接続されており、位置３２２において導体配線１５と接続されている。ダイオード３２は、ＥＳＤ保護要素として使用される。これは、特性範囲内（innerhalb der Spezifikation）の信号ＤＱ１に負荷をかけてしまうことを防ぐため、高い破壊電圧を備えている。しかし、静電電圧の高い場合、ダイオード３２は破壊され、その結果、十分な量の電荷を、導体配線１５から接触位置３２２，３２１を介して導体配線３へ、さらにボンディングワイヤ３１を介してアース導体配線１６へ放出（abfliessen）できる程度に、十分に高定格（dimensioniert）となる。このことにより、インバーター１３のトランジスタ１３１のゲート酸化物は、破壊から保護される。半導体本体に配置されるＥＳＤ保護構造（入力部配線１３３と接地電位ＧＮＤ用の配線１２１との間に配置する必要がある）とは異なり、ＥＳＤ、ＥＳＤ保護ダイオード３２は、半導体本体で場所をとらない。なお、所要面積は重要である。なぜなら、十分な電流搬送能力とともに高い破壊電圧を持たせる必要があるからである。
【００１６】
処理すべき信号ＤＱ２用の導体配線１４は、他のＥＳＤ保護ダイオード３３を介して、環状導体配線（Ringleiterbahn）３と接続されている。導体配線１４が、導体配線３と交叉する場所の近くに、導体配線３の枝部３４が備えられている。この枝部３４は、導体配線１４の対応部分に対して平行に延びている。この実施例では、枝部３４は外側に向けて備えられているが、半導体本体１の方へ、内側に向けて配置することもできる。枝部３４は、ＥＳＤ保護ダイオードのアノード（Anode）が枝部３４に接触し、カソードが導体配線１４カソードに接触する程度に、上記の交差位置から離れている。
【００１７】
上記の実施例では、信号ＤＱ１は、半導体本体１に配された回路に入力されるものである。信号ＤＱ２は、例えば、回路から出力されるものである。この場合、端子パッド１０は、集積回路の出力部ドライバ（Ausgangstreiber）、例えば、インバーターまたは３状態段（Tristate-Stufe）の出力部と接続されている。信号ＤＱ１，ＤＱ２を双方向信号とし、集積回路に対してデータまたはアナログ信号を供給するため、あるいは、これらを集積回路から出力するために使用することもできる。
【００１８】
金属製の他の導体配線３と、信号を導く導体配線１４，１５との交点を、接地電位ＧＮＤを導く導体配線３と、入力／出力信号を導く導体配線１４，１５との間の接触を防止するように構成してもよい。この構成については、交叉点（Ueberkreuzungen）において、導体配線の間隔を相互に十分に広く開けることにより実現できる。あるいは、絶縁体３６，３７が、便宜上、金属性導体配線３，１５および１４の相互に向かい合う面の間に、絶縁体３６，３７を配置するようにしてもよい。
【００１９】
金属製導体配線１４，１５，１６を、ボンディングワイヤ１７，１８，１９を用いて端子パッド１０，１１，１２に接合し、導体配線３，１６を、ボンディングワイヤ３１を介して互いに接続し、ＥＳＤ保護要素３２，３３を接続した後、全ての構造を、筐体２により取り囲む。これにより、全ての導体配線が固定される。その結果、リードフレームの導体配線１４，１５，１６における外側の端部の接続を切り離す（Stanzen）ことが可能となる。
【００２０】
保護要素３２，３３に、領域制限（Flaechenbegrenzung）を行う必要がないので、これらの電流搬送能力を、集積形態（integrierter Realisierung）とする場合よりも、高く設計できる。従って、ＥＳＤ安定性（ESD-Festigkeit）を、半導体本体に集積する形態で用いる場合に比べて改善できる。
【図面の簡単な説明】
【図１】 集積回路が配置されている半導体本体を示す図である。
【符号の説明】
１ 半導体本体
２ 筐体
３ 導体配線
１０，１１，１２ 端子パッド
１２１ 配線
１３ 入力段
１３１，１３２ トランジスタ
１３３ 入力部
１４，１５，１６ 導体配線
１７，１８，１９，３１ ボンディングワイヤ
３２，３３ ＥＳＤ保護ダイオード
３２１ アノード端子
３２２ カソード端子
３４ 導体配線枝部
３５ 交叉
３６，３７ 絶縁体
ＤＱ１，ＤＱ２ 処理すべき信号
ＧＮＤ 印加電位
ＶＩＮＴ 印加電位

Claims (10)

  1. 電子回路（１３）が配置されている半導体本体（１）と、
    リードフレームの導体配線（１５，１６）と、
    静電放電を放出するための要素（３２）とを備え、
    上記電子回路（１３）は、電子回路の入力段（１３）または出力段と接続されている、処理すべき信号（ＤＱ１）用の端子（１１）と、上記入力段（１３）または出力段と接続されている、印加電位（ＧＮＤ）用の端子（１２）とを有し、
    上記リードフレームの導体配線（１５，１６）は、上記端子（１１，１２）の１つにそれぞれ割り当てられており、上記半導体本体（１）の外側へ延び、割り当てられている上記各端子（１１，１２）とそれぞれ接続されており、
    上記静電放電を放出するための上記要素（３２）は、処理すべき信号（ＤＱ１）用の端子（１１）に存在する静電放電を、印加電位（ＧＮＤ）に放出できる半導体部品において、
    上記印加電位（ＧＮＤ）用の端子（１２）に割り当てられている上記リードフレームの導体配線（１６）と接続されており、上記半導体本体（１）の外側へ延びる他の導体配線（３）が備えられており、
    上記静電充電を放出するための上記要素（３２）は、上記半導体本体（１）の外側に配置されており、一方では上記他の導体配線（３）と、他方では上記処理すべき信号（ＤＱ１）用の端子（１１）に割り当てられている上記リードフレームの導体配線（１５）と、それぞれ上記半導体本体（１）の外側で接続されていることを特徴とする、半導体部品。
  2. 上記半導体本体（１）と上記他の導体配線（３）とを取り囲み、上記各端子（１１，１２）に割り当てられている上記リードフレームの導体配線（１５，１６）を部分的に取り囲む筐体（２）を備え、
    上記リードフレームの導体配線（１５，１６）における上記半導体本体（１）を向いている部分が上記筐体（２）の内部に延び、上記半導体本体（１）から遠ざかる部分が上記筐体（２）の外側に延びていることを特徴とする、請求項１に記載の半導体部品。
  3. 上記静電放電を放出するための上記要素（３２）がダイオードであり、このダイオードのアノードが上記他の導体配線（３）と接続されている一方、このダイオードのカソードが上記処理すべき信号（ＤＱ１）用の端子（１１）に割り当てられている上記リードフレームの導体配線（１５）と接続されていることを特徴とする、請求項１または２に記載の半導体部品。
  4. 上記他の導体配線（３）は、上記半導体本体（１）を取り囲んでおり、上記各端子（１０，１１，１２）に割り当てられている上記リードフレームの導体配線（１４，１５，１６）は、上記他の導体配線（３）と交叉していることを特徴とする、請求項１〜３のいずれかに記載の半導体部品。
  5. 上記他の導体配線（３）と、上記処理すべき信号（ＤＱ１）用の端子（１１）に割り当てられている上記リードフレームの導体配線（１５）とが交叉する部位に絶縁体（３６）が備えられていることを特徴とする、請求項４に記載の半導体部品。
  6. 上記他の導体配線（３）は、処理すべき信号（ＤＱ２）用の端子（１０）に割り当てられている上記リードフレームの導体配線（１４）との交点の近くに、主延設方向から枝分かれしている導体配線部分（３４）を備え、この導体配線部分（３４）に、上記静電放電を放出するための要素（３３）の一方が接続されており、この要素（３３）の他方が、上記処理すべき信号（ＤＱ２）用の端子（１０）に割り当てられている上記リードフレームの導体配線（１４）と接続されていることを特徴とする、請求項１〜５のいずれかに記載の半導体部品。
  7. 上記各端子（１０，１１，１２）に割り当てられている上記リードフレームの導体配線（１４，１５，１６）と、上記各端子（１０，１１，１２）は、ボンディングワイヤ（１７，１８，１９）により接続されていることを特徴とする、請求項１〜６のいずれかに記載の半導体部品。
  8. 上記各端子（１０，１１，１２）は、上記半導体本体（１）に、金属化された領域として配置されていることを特徴とする、請求項７に記載の半導体部品。
  9. 上記入力段（１３）は、ゲートが上記処理すべき信号（ＤＱ１）用の端子（１１）と接続されており、ドレイン端子またはソース端子が上記印加電位（ＧＮＤ）用の端子（１２）と接続されている、少なくとも１つのトランジスタ（１３１，１３２）を備えていることを特徴とする、請求項１〜７のいずれかに記載の半導体部品。
  10. 上記入力段（１３）がインバーターであることを特徴とする、請求項９に記載の半導体部品。
JP2002558338A 2001-01-19 2002-01-21 Ｅｓｄ保護を備える半導体部品 Expired - Fee Related JP3886905B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10102354A DE10102354C1 (de) 2001-01-19 2001-01-19 Halbleiter-Bauelement mit ESD-Schutz
PCT/DE2002/000175 WO2002058154A2 (de) 2001-01-19 2002-01-21 Halbleiter-bauelement mit esd-schutz

Publications (3)

Publication Number Publication Date
JP2004531051A JP2004531051A (ja) 2004-10-07
JP2004531051A5 JP2004531051A5 (ja) 2005-05-19
JP3886905B2 true JP3886905B2 (ja) 2007-02-28

Family

ID=7671118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002558338A Expired - Fee Related JP3886905B2 (ja) 2001-01-19 2002-01-21 Ｅｓｄ保護を備える半導体部品

Country Status (7)

Country Link
US (1) US7250659B2 (ja)
EP (1) EP1360726B1 (ja)
JP (1) JP3886905B2 (ja)
KR (1) KR100530449B1 (ja)
CN (1) CN1244151C (ja)
DE (2) DE10102354C1 (ja)
WO (1) WO2002058154A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031455B4 (de) * 2004-06-29 2014-10-30 Infineon Technologies Ag Verfahren zur Erstellung eines ESD-Schutzes bei einem mikroelektronischen Baustein und entsprechend ausgebildeter mikroelektronischer Baustein
US9387313B2 (en) 2004-08-03 2016-07-12 Interventional Spine, Inc. Telescopic percutaneous tissue dilation systems and related methods
JP4993092B2 (ja) * 2007-05-31 2012-08-08 富士電機株式会社 レベルシフト回路および半導体装置
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US11088134B2 (en) * 2016-11-07 2021-08-10 Dialog Semiconductor (Uk) Limited Electrostatic discharge device and split multi rail network with symmetrical layout design technique

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
JPH03156965A (ja) * 1989-11-15 1991-07-04 Fujitsu Ltd 半導体集積回路装置
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JP2888005B2 (ja) * 1992-01-24 1999-05-10 住友電気工業株式会社 マイクロ波デバイス用パッケージ
ATE164702T1 (de) * 1993-05-04 1998-04-15 Siemens Ag Integrierte halbleiterschaltung mit einem schutzmittel
DE19507313C2 (de) * 1995-03-02 1996-12-19 Siemens Ag Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
ATE229230T1 (de) * 1995-04-06 2002-12-15 Infineon Technologies Ag Integrierte halbleiterschaltung mit einem schutzmittel
US5917362A (en) * 1996-01-29 1999-06-29 Sony Corporation Switching circuit
JPH1022448A (ja) 1996-07-03 1998-01-23 Oki Micro Design Miyazaki:Kk 静電破壊／ラッチアップ対策半導体装置
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
US5886862A (en) * 1997-11-26 1999-03-23 Digital Equipment Corporation Cross-referenced electrostatic discharge protection systems and methods for power supplies

Also Published As

Publication number Publication date
CN1488171A (zh) 2004-04-07
DE50211919D1 (de) 2008-04-30
KR20030072594A (ko) 2003-09-15
WO2002058154A2 (de) 2002-07-25
US20040056339A1 (en) 2004-03-25
US7250659B2 (en) 2007-07-31
CN1244151C (zh) 2006-03-01
EP1360726B1 (de) 2008-03-19
DE10102354C1 (de) 2002-08-08
WO2002058154A3 (de) 2003-08-21
JP2004531051A (ja) 2004-10-07
KR100530449B1 (ko) 2005-11-22
EP1360726A2 (de) 2003-11-12

Similar Documents

Publication Publication Date Title
US5089876A (en) Semiconductor ic device containing a conductive plate
US8159032B2 (en) Electronic device comprising an ESD device
CA2230065A1 (en) Anti-tamper bond wire shield for an integrated circuit
EP0788161A3 (en) Microelectronic device with thin film electrostatic discharge protection structure
US20090080135A1 (en) Apparatus and Method for ESD Protection of an Integrated Circuit
JP3886905B2 (ja) Ｅｓｄ保護を備える半導体部品
US6507117B1 (en) Semiconductor chip and multichip-type semiconductor device
JP2830783B2 (ja) 半導体装置
US6753204B1 (en) Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
US5365103A (en) Punchthru ESD device along centerline of power pad
CN101814458B (zh) 半导体装置
EP0540926B1 (en) Protection circuit on a lead of a power device
US6078092A (en) Resettable fuse integrated circuit package
US6538304B1 (en) Corner bonding to lead frame
JP2500643B2 (ja) 半導体装置
US6797993B2 (en) Monolithic IC package
US7333310B2 (en) ESD bonding pad
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JP2003124333A (ja) 半導体ｉｃチップ
JPH02119171A (ja) 半導体集積回路装置
US20080017405A1 (en) Circuit board and anti-static module thereof
JPS5913354A (ja) 半導体装置
JPS61180470A (ja) 半導体集積回路装置
EP0343633A2 (en) Semiconductor integrated circuit
JPH1027863A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees