KR100861665B1 - 정전기 방전 회로들을 포함하는 집적 회로, 이를 위한 제조 방법, 및 다중-칩 모듈 - Google Patents
정전기 방전 회로들을 포함하는 집적 회로, 이를 위한 제조 방법, 및 다중-칩 모듈 Download PDFInfo
- Publication number
- KR100861665B1 KR100861665B1 KR1020010053350A KR20010053350A KR100861665B1 KR 100861665 B1 KR100861665 B1 KR 100861665B1 KR 1020010053350 A KR1020010053350 A KR 1020010053350A KR 20010053350 A KR20010053350 A KR 20010053350A KR 100861665 B1 KR100861665 B1 KR 100861665B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- electrostatic discharge
- integrated circuit
- input
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000000872 buffer Substances 0.000 claims description 22
- 230000002265 prevention Effects 0.000 claims description 12
- 230000003068 static effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
정전기 방전 손상으로부터 보호될 수 있거나 보호될 수 없는 입력/출력 회로를 포함하는 집적 회로가 제공된다. 정전기 방전 손상으로부터의 보호는 선택적으로 비활성화 또는 활성화되거나, 하나 이상의 입력/출력 회로들에 전혀 존재하지 않을 수 있다. 사용 시에, 집적 회로는 모듈들 사이의 입력/출력 회로를 위한 정전기 방전 방지가 비활성화되거나 존재하지 않는 다중-칩 모듈을 형성하기 위해 다른 집적 회로에 결합될 수 있다. 이는 일단 다중-칩 모듈이 형성되면, 이 입력/출력 회로에 정전기 방전 손상 가능성이 감소되므로 이롭다. 앞의 일반적인 설명 및 이하의 상세한 설명은 예시적인 것이며, 본 발명을 제한하는 것이 아님을 이해해야 한다.
정전기 방전, 입력/출력 회로, 다중-칩 모듈, 트랜지스터
Description
도 1a는 본 발명의 예시적인 실시예에 따른 두 개의 집적 회로들을 나타내는 도면.
도 1b는 본 발명의 예시적인 실시예에 따른 입력/출력(I/O)회로의 블록도.
도 1c는 입력/출력 회로의 블록도.
도 2a는 본 발명의 예시적인 실시예에 따른 다른 입력/출력 회로의 블록도.
도 2b는 본 발명의 또 다른 실시예에 따른 제어 신호를 발생시키기 위한 구성요소들의 블록도.
도 3은 본 발명의 또 다른 예시적인 실시예를 설명하기에 유용한 흐름도.
도 4는 본 발명의 예시적인 실시예에 따른 다중-칩 모듈을 나타내는 도면.
도 5는 본 발명의 또 다른 예시적인 실시예를 설명하기에 유용한 흐름도.
도 6은 종래 기술에 따른 입력/출력 회로의 블록도.
*도면의 주요 부분에 대한 부호의 설명*
5,10: 집적 회로 100,130: 입력/출력 버퍼
105,135,211,611: 본드 패드 115,140: 정전기 방전 방지 구성요소
(발명의 배경)
발명의 분야
본 발명은 일반적으로 집적 회로들에 관한 것이며, 특히, 다중-칩 모듈들을 위한 정전기 방전 방지에 관한 것이다.
발명의 배경
여러해 동안, 반도체 장치 및 패키지 설계의 흐름은 메모리 기술에 있어 동일한 칩 상에 메모리 및 논리(logic)를 집적하는 형태를 취하는 아주 높은 수준의 집적을 위한 것이었다. 전력 모듈들 및 인에이블(enable) 회로들은 DRAM 및 SRAM 장치들의 일상적인 부분이며, 많은 메모리 장치 설계들은 공통 칩 상에 메모리 어레이들이 임베딩된 특정 논리 응용을 갖는다. 하지만, 논리 및 메모리 반도체 소자들이 많은 공통적인 특징들을 공유하지만, 차이가 있다. 예를 들면, DRAM 메모리 소자의 중요한 특징은 저장 커패시터에 있다. 이 소자는 필연적으로 결함들이나 누설 없이 최적으로 작게 만들어진다. 논리 장치들은 유사한 소자를 갖지 않고, 많은 장치 특성에 있어 더 관대하다(forgive). 그 결과, 메모리 장치 최적화를 위해 맞춰진 웨이퍼 제조 공정은 일반적으로 논리 장치들 용으로는 최적이 아니다. 따라서, 동일한 반도체 칩 상에 상이한 장치 종류들을 갖기 위해 절충이 이뤄졌다.
"집적 또는 임베딩(integration or embedding)"에 대한 대안의 개발은 "분해(disintegration)"의 개념으로, 메모리 장치들은 주로 메모리 셀들로 구성되고, 그들의 필수 지지 회로들이 하나의 칩에 유지되는 반면, "응용(application)" 논리 및 다른 트랜지스터들은 또 다른 칩 상에 놓인다. 이들 칩들은 그들의 구성요소들의 특성 및 크기에 대해 최적으로 처리될 수 있다. 이 기술에서, "집적"은 패키지 레벨에서 행해지고, 이것의 성공의 열쇠는 수행성능과 단가, 및 적어도 크기에 있어 비교될 수 있는 칩 집적 시스템이 뛰어난 최종 제품을 생산하는 패키지 기술이다. 이 패키지 기술의 선두 주자는 플립 칩 본딩(flip chip bonding) 및 조립이다. 플립 칩 본딩은 개발된 기술이며 인쇄된 배선 보드와 같은 내부접촉 기판 상에 노출된 실리콘 IC 다이(die) 위아래를 본딩하는 것을 특징으로 한다. 여러 가지 본딩 기술들이 개발되었는데, 예를 들면, 볼 본딩(ball bonding), 볼 격자 어레이(BGA--볼 본딩의 형태), 및 납땜 범프 본딩(solder bump bonding)이다. 이들 기술들은 보다 작은 접촉 기판들을 통해 느슨한(relaxed) 입력/출력 피치, 및 칩 상호접속 부위들을 위해 주변(perimeter) 어레이들보다는 영역 어레이들을 이끈다. 더욱이, 전기적 수행성능은 리드의 길이가 감소되므로 향상된다. 통상, 이들 기술들에서 본딩 방법은 납 본딩이다.
다중-칩 모듈 기술에 있어 최근의 진전은 액티브 칩이 상호접속 기판보다는 또 다른 액티브 칩에 플립-칩 본딩된 칩-온-칩(chip-on-chip) 접근법이다. 칩들의 상대적인 크기들이 허용될 때, 두 개 이상의 작은 칩들이 보다 큰 칩에 본딩될 수 있다. 논리 칩들, 예를 들면, 디지털 신호 프로세서들은 적어도 두 개의 표준 메모리 칩들을 포함하기에 충분한 풋프린트(footprint)로 아주 크다. 논리 칩, 즉 지지 칩은 납 프레임 패키지로 패키징되어, 많은 종래의 MCM 패키지들의 보드 또는 상호접속 기판을 제거한다. 칩-온-칩 패키지에서 내부 칩 상호접속 회로는 통상적으로 지지 칩의 기판 상에 구성된다. 이들 패키지들의 조립 동안, 정전기 방전으로부터 칩들 상에 형성된 집적 회로들의 입력/출력들을 보호 할 필요가 있다.
정전기 방전(ESD)으로부터 집적 회로의 보호는 특히, 트랜지스터 전극의 치수가 지속적으로 감소함에 따라 상당한 설계상의 문제였다. 패키지 단자에서 집적 회로 본드 패드로 도전된 과도하게 높은 정전기 방전 전압은 방지 기술들이 적응되지 않는 다면, 입력 또는 출력 회로를 쉽게 손상시킬 수 있다. 또한 집적 회로들에서 높게 도핑된 드레인(LDD) 구조들 및 실리사이드된 소스/드레인 영역들은 특히, n 채널 전계 효과 트랜지스터들을 이용하는 출력 버퍼들에서 증가된 정전기 방전 자화율(susceptibility)을 갖는다. IRPS(1992)의 회보, C.Duvvuryand C. Diaz의 논문 "Dynamic Gate Coupling of NMOS for Efficient Output ESD Protection"은 본드 패드에 출력 트랜지스터의 게이트를 결합시키기 위해 전계 산화물 커패시터를 이용하여 얻어질 수 있다는 것을 개시한다. 그 기술에서, 출력 트랜지스터는 정전기 방전 전류를 운반하기 위해 만들어졌다. 하지만, 전계 산화물 커패시터는 불행히도 본드 패드 상의 커패시터 부하를 증가시켜, 보다 큰 출력 트랜지스터를 요구한다.
다소 유사한 종래 기술이 도 6에 도시되고, 출력 버퍼(610)는 본드 패드(611)에 접속된다. 방지형(protective) n 채널 트랜지스터(613)는 전원 컨덕터(VSS)에 정전기 방전 전류(1)를 도통시키기 위한 본드 패드에 접속된다. 정전기 방전 전하는 커패시터(612)(설계상 통상 약 10피코패러드)에 의해 트랜지스터(613)의 게이트로 도통된다. 이 MOS 개시 도통(initiated conduction)은 정전기 방전 이벤트(event) 동안 전류(I)를 흐르게 하는 바이폴라 동작에 의해 트랜지스터(613)를 도통되게 한다. 통상 약 2킬로오옴인 저항(614)은 트랜지스터(613)의 게이트 상의 양전하가 VSS로 도통되게 하여, 정전기 방전 이벤트가 제거된 후 트랜지스터(613)를 오프한다. 이 방식에서, 트랜지스터(613)는 출력 버퍼의 정상적인 동작 중에는 도통하지 않는다. 하지만, 도 6의 회로는 방지형 트랜지스터가 비교적 큰 정전기 방전 전류를 운반할 수 있도록 충분히 큰 것을 요구한다. 이 요구는 출력 버퍼를 구현하기 위한 영역을 증가시킨다. 또한, 트랜지스터(613)는 버퍼(610)에 부가적인 용량성 부하를 제공하며, 또한 바람직하지 않게 버퍼가 부가의 구동 능력을 가질 것을 요구하여, 크기가 증가한다.
정전기 방전 방지를 제공하는 수많은 대안이 있다. 하지만, 많은 이들 기술들은 입력/출력 버퍼에 사용될 때 만족스럽지 못한 결과를 제공한다. 또한, 이들 기술은 다중-칩 모듈 환경에서 정전기 방전을 해소하지 못한다. 따라서, 종래 기술과 관련된 임의의 문제들을 완화시키는 정전기 방전 방지 기술이 필요하다.
(발명의 개요)
본 발명은 정전기 방전 손상으로부터 보호되거나 보호되지 않는 입력/출력 회로를 포함하는 집적 회로에 관한 것이다. 정전기 방전 손상으로부터의 보호는 선택적으로 비활성화 또는 활성화될 수 있으며, 하나 이상의 입력/출력 회로들에 전혀 존재하지 않을 수 있다. 사용 시에, 집적 회로는 모듈들 사이의 입력/출력 회로에 대한 정전기 방전 방지가 비활성화되거나 존재하지 않는 다중-칩 모듈을 형성하기 위해 다른 집적 회로에 결합될 수 있다. 이는 일단 다중-칩 모듈이 형성되면 이 입력/출력 회로에 대한 정전기 방전 손상 가능성이 감소되므로 이롭다. 앞의 일반적인 설명과 이하의 상세한 설명은 예시적이며, 본 발명을 제한하는 것이 아님을 이해할 것이다.
본 발명은 첨부된 도면과 연관하여 읽을 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 반도체 산업에서 공통적인 실시에 따라, 도면의 다양한 형태들은 일정한 비율로 만들지 않았음을 강조한다. 반대로, 다양한 형태들의 치수들은 명확성을 기하기 위해 임의적으로 확대되거나 축소된다.
(본 발명의 상세한 설명)
간단히, 본 발명은 정전기 방전 손상으로부터 보호되거나 보호되지 않는 입력/출력 회로를 포함하는 집적 회로에 관한 것이다. 정전기 방전 손상으로부터의 보호는 선택적으로 비활성화 또는 활성화되거나, 하나 이상의 입력/출력 회로에 전혀 존재하지 않는다. 사용 시에, 집적 회로는 모듈들 사이의 입력/출력 회로에 대한 정전기 방전 방지가 비활성화되거나 존재하지 않는 다중-칩 모듈을 형성하기 위해 다른 집적 회로에 결합될 수 있다. 이는 일단 다중-칩 모듈이 형성되면 이 입력/출력 회로에 대한 정전기 방전 손상의 가능성이 감소되므로 이롭다.
이제 도면을 참조하면, 같은 참조 번호들은 본원 전체에 걸쳐 같은 소자들을 나타내며, 도 1a는 다중-칩 모듈을 형성하기 위해 입출력(I/O) 회로(20)를 통해 함께 결합되는 두 개의 집적 회로들(5 및 10)을 나타낸다. 집적 회로들(5 및 10) 각각은 집적 회로들(5 및 10)에 대한 손상을 방지하기 위해 정전기 방전(ESD) 방지 구성요소들을 차례로 포함할 수 있는 입력/출력 회로(15 및 20)를 포함한다. 본 발명자들은 정전기 방전 손상으로부터의 잠재적인 위험이 집적 회로들을 결합 후에 감소되므로 정전기 방전 방지 구성요소들이 디스에이블(disable)되거나 입력/출력 회로(20)에 제공되지 않을 수 있음을 알았다. 일단 집적 회로가 결합되면, 본드 패드와 정전기 방전의 잠재적인 소스들을 통해 입력/출력 회로(20) 사이에 접촉이 줄어들므로 위험의 감소가 일어난다. 이 위험은 결합된 집적 회로들 사이의 인터페이스가 예를 들어 몰드(mold) 또는 포팅(potting) 화합물(도시되지 않음)로 밀봉되면 더욱 감소될 수 있다.
결과적으로, 정전기 방전 방지 구성요소는 입력/출력 회로(20)를 형성하기 위해 제거될 수 있으며, 선택적으로 디스에이블될 수 있다. 전자의 경우에, 정전기 방전 방지 구성요소에서 큰 방지 구성요소들은 제거될 수 있다. 따라서, 입력/출력 회로(20)의 영역은 감소될 수 있다. 또한, 정전기 방전 방지 구성요소의 용량성 부하가 회피될 수 있다. 정전기 방전 방지 구성요소가 선택적으로 디스에이블될 수 있는 경우, 입력/출력 회로(20)는 다중-칩 모듈의 조립 전에 보호될 수 있다. 일단 다중-칩 모듈이 조립되면, 입력/출력 회로(20)의 정전기 방전 구성요소는 선택적으로 디스에이블될 수 있다. 결과적으로, 입력/출력 회로(20)에 대한 용량성 부하는 집적 회로들(5 및 10)의 동작 동안 감소될 수 있다. 어느 경우에나, 용량성 부하의 감소로 인해 입력/출력 회로는 동작 정전기 방전 구성요소를 갖는 전형적인 입력/출력 회로와 비교하여 감소된 구동 레벨로 동작하거나 보다 높은 속도로 동작할 수 있으며, 또는 이 두 가지 모두에서 동작할 수 있다.
도 1b는 도 1a에 도시된 입력/출력 회로(20)의 예시적인 실시예이다. 입력/출력 회로(20)는 본드 패드(105)에 결합된 입력/출력 버퍼(100)를 포함한다. 입력/출력 버퍼는 본드 패드를 통해 신호들을 전송하고 수신하기 위해 사용된 종래의 입력/출력 버퍼일 수 있다. 대안으로, 입력/출력 버퍼(100)는 데이터를 전송하고 수신하기 위해서만 적응될 수 있다. 이 예시적인 실시예에서, 입력/출력 회로는 집적 회로들(5 및 10)이 결합될 때 정전기 방전 손상의 가능성이 감소되므로 정전기 방전 구성요소를 포함하지 않는다. 집적 회로들의 결합에 앞서, 집적 회로들의 특별한 조작이 보호되지 않는 입력/출력 회로(20)에 대한 손상을 피하기 위해 요구될 수 있다.
대안의 실시예에서, 입력/출력 회로(20)는 또한 인에이블/디스에이블 구성요소(110)를 통해 본드 패드(105)에 결합된 정전기 방전 방지 구성요소(115)를 포함할 수 있다. 인에이블/디스에이블 구성요소(110)는 정전기 방전 방지 구성요소(115)에 본드 패드(105)를 전기적으로 결합시키기 위해 동작한다. 인에이블/디스에이블 구성요소(110)는 본드 패드(105) 및 정전기 방전 방지 구성요소(115) 사이에 전기적인 상호결합을 제공하는 가용성 링크(fusible link)일 수 있다. 정전기 방전 방지 구성요소(115)는 이것이 위치되는 집적 회로에 정전기 방전 방지를 제공할 수 있다. 퓨즈(fuse)는 레이저 또는 큰 전류 또는 다른 공지된 기술에 의해 끊어진다. 집적 회로들에서 가용성 링크들의 제조 및 사용은 공지되어 있으며, 따라서, 본 명세서에서 부가적인 설명을 하지 않는다. 이러한 종래의 퓨즈된 링크들은 본 발명의 예시적인 실시예에서 사용하기에 적합하다. 퓨즈는 집적 회로들이 다중-칩 모듈을 형성하기 위해 결합하기 전 또는 후에 끊긴다. 결과적으로, 정전기 방전 방지 구성요소의 용량성 및 저항성 부하는 동작 동안 입력/출력 버퍼에 충격을 가하지 않는다.
집적 회로(5)는 또한 손상으로부터 조립된 다중-칩 모듈을 보호하기 위해 입력/출력 회로(15)를 포함한다. 도 1c에 도시된 바와 같이, 입력/출력 회로(15)는 정전기 방전 방지 구성요소(140)에 차례로 결합되는 본드 패드(135)에 결합된 입력/출력 버퍼(130)를 포함한다. 이들 구성요소들 각각은 인에이블/디스에이블 구성요소(110)가 제거된 것을 제외하고는 입력/출력 회로(20)의 구성요소들과 동일하다. 대안으로, 입력/출력 회로(15)는 정전기 방전 구성요소들, 버퍼들, 및 본드 패드들을 포함하는 많은 종래의 입력/출력 회로 중 임의의 하나일 수 있다.
도 2a는 입력/출력 회로의 대안의 실시예를 도시한다. 이 실시예에서 방지형 n 채널 트랜지스터(213)는 전원 컨덕터(VSS)에 정전기 방전 전류를 도통시키기 위해 인에이블/디스에이블 회로(215)를 통해 본드 패드(211)에 접속된다. 정전기 방전 전압은 커패시터(212)(통상 약 10피코패러드)에 의해 트랜지스터(213)의 게이트로 도통된다. 이 도통은 정전기 방전 이벤트 동안 트랜지스터(213)를 도통시키고 바이폴라 동작을 트리거(trigger)하도록 허용하며, 방전 전류(I)가 흐르게 한다. 저항기(214)(통상 약 2킬로오옴)는 트랜지스터(213)의 게이트 상에 양전하가 VSS로 도통되도록 하여, 바이폴라 동작이 활성화된 후 트랜지스터(213)를 오프시킨다. 이는 MOS 장치 자체를 포함하는 집적 회로 내의 다른 회로들뿐만 아니라 버퍼(210)를 보호한다.
인에이블/디스에이블 회로(215)는 제어 신호에 응답하여 본드 패드(211)로부터 정전기 방전 방지 구성요소를 전기적으로 절연시킨다. 인에이블/디스에이블 회로(215)는 제어 신호에 응답하여 끊어지는 가용성 링크일 수 있다. 따라서, 본드 패드(211)로부터 정전기 방전 방지 구성요소를 영구적으로 절연시킨다. 대안으로, 인에이블/디스에이블 회로는 제어 신호에 응답하여 정전기 방전 방지 회로를 절연하기 위한 회로를 포함할 수 있다. 예를 들면, 인에이블/디스에이블 회로(215)는 본드 패드(215)로부터 정전기 방전 구성요소를 전기적으로 결합시키고 절연시키기 위한 스위치 또는 스위치 네트워크일 수 있다. 이 경우에, 스위치 또는 스위치 네트워크는 파워가 집적 회로에 공급되지 않을 때, 집적 회로가 정전기 방전 손상으로부터 방지되도록 구현된다. 달리 말해서, 정전기 방전 방지 장치는 파워가 집적 회로에 인가되지 않을 때 본드 패드(211)에 결합된다.
또 다른 대안의 실시예에서, 인에이블/디스에이블 구성요소(215)는 특정 조건에 응답하여 정전기 방전 방지 구성요소를 전기적으로 절연시킬 수 있다. 조건들은 집적 회로의 파워 업(power up), 및 다중-칩 모듈, 테스트, 번인(burn in) 등을 형성하기 위해 집적 회로의 상호접속을 포함한다. 예를 들면, 집적 회로에 파워가 공급되면, 제어 신호는 인에이블/디스에이블 구성요소(215)가 정전기 방전구성요소으로부터 본드 패드를 전기적으로 절연하도록 한다. 제어 신호는 또한 집적 회로에 대한 외부 입력들에 응답하여 발생될 수 있고 또는 특정 테스트 과정에서 발생될 수 있다. 조건은 임의의 시간에 집적 회로의 정전기 방전 방지를 인에이블하고 또 다른 시간에 정전기 방전 방지를 디스에이블하기 위해 선택될 수 있다. 예를 들면, 조건은 정전기 방전 방지가 조립 전에 인에이블되고 조립 후에 디스에이블되는 다중-칩 모듈의 조립일 수 있다.
도 2b는 도 2b에 도시된 회로가 입력/출력 회로(20)를 포함하는 집적 회로 내에 위치되는 제어 신호를 발생시키기 위한 일실시예를 도시한다. 이 실시예에서, 외부 입력 신호는 JTAG 인터페이스와 같은 외부 인터페이스(220)를 통해 집적 회로에 제공된다. 입력 신호는 집적 회로들(5 및 10)의 번인 또는 테스트 동안 제공될 수 있다. 대안으로, 제어 회로(222)는 집적 회로의 파워 업 시 제어 신호를 발생시키기 위한 처리를 개시할 수 있다. 어느 경우에나, 제어 신호는 정전기 방전 방지 구성요소들 중 어떠한 한 구성요소가 디스에이블되는지를 판정하기 위해 메모리(224)를 액세스할 수 있다. 응답 시에, 제어 신호들이 적당한 정전기 방전 방지 회로들을 디스에이블하기 위해 발생된다.
도 3은 본 발명의 예시적인 실시예에 따른 다중-칩 모듈을 형성하기 위한 공정을 도시한다. 단계(300)에서, 제 1 집적 회로(5)는 제 2 집적 회로(10)에 본딩된다. 결합된 집적 회로들은 도 4에 도시된다. 집적 회로들은 볼 격자 어레이를 형성하는 납땜 볼들(410)을 이용하여 결합된다. 집적 회로들을 결합시키기 위한 공정은 프리에(Frye) 등에게 발행된, 명칭이 "CHIP-ON-CHIP IC Packages"인 미국특허 제 5,898,223호에 개시되어 있다. 이 발명은 참조문헌으로서 본 명세서에 통합된다. 다음으로, 단계(305)에서, 제 1 및 제 2 집적 회로들을 위한 적어도 일부의 정전기 방전 방지 구성요소들이 디스에이블된다. 결과적으로, 집적 회로들(5 및 10) 사이의 입력/출력 회로는 증가된 속도 또는 높은 구동 레벨들로 동작되거나 또는 두 가지 모두로 동작될 수 있다.
도 5는 다중-칩 모듈을 형성하기 위한 또 다른 예시적인 공정을 도시한다. 단계(500)에서, 제 1 집적 회로에는 제 1 타입의 정전기 방전 방지 구성요소들이 제공된다. 단계(505)에서, 제 1 및 제 2 타입의 정전기 방전 방지 구성요소들이 제 2 집적 회로 상에 제공된다. 제 1 타입의 정전기 방전 방지 구성요소들은 예를 들면, 도 1b에 도시된다. 제 2 타입의 정전기 방전 방지 구성요소들은 예를 들면, 도 1c에 도시된다. 단계(510)에서, 제 1 및 제 2 집적 회로들은 다중-칩 모듈을 형성하기 위해 서로 결합된다. 이후에, 단계(515)에서, 제 1 타입의 정전기 방전 방지 구성요소들 중 적어도 하나가 디스에이블된다. 달리 말해서, 정전기 방전 구성요소는 입력/출력 회로 상의 정전기 방전 구성요소의 커패시턴스 및 저항의 효과가 감소되도록 절연된다.
예시적인 실시예들이 두 개의 집적 회로들을 참조하여 본 명세서에서 설명되었지만, 하나 이상의 집적 회로들에는 도 1에 도시된 입력/출력 회로가 제공될 수 있다. 또한, 임의의 정전기 방전 회로 및 버퍼들이 예시적인 실시예들을 참조하여 설명되었지만, 이들 구성요소들은 상술된 실시예들에 제한되지 않는다. 또한, 본 발명이 예시적인 실시예들을 참조하여 설명되었지만, 이는 이들 실시예들에 제한되지 않는다. 오히려, 첨부된 청구범위는 본 발명의 진정한 정신과 범위를 이탈하지 않고 당업자들에 의해 이뤄질 수 있는 다른 변형예들 및 본 발명의 실시예들을 포함하기 위한 것으로 이해되어야 한다.
본 발명은 정전기 방전 손상으로부터 보호되거나 보호되지 않는 입력/출력 회로를 포함하는 집적 회로를 제공한다.
Claims (24)
- 집적 회로(5)에 있어서,상기 집적 회로(5)의 제 1 입/출력 회로(20)를 보호하도록 구성된 제 1 정전기 방전(ESD) 방지 회로(115)로서, 상기 제 1 입/출력 회로(20)는 상기 집적 회로(5)를 다른 집적 회로(10)에 결합하도록 구성되는, 상기 제 1 정전기 방전 방지 회로(115);상기 집적 회로(5)의 제 2 입/출력 회로(15)를 보호하도록 구성된 제 2 정전기 방전 방지 회로(140); 및상기 제 1 정전기 방전 방지 회로(115)를 선택적으로 인에이블(enable) 및 디스에이블(disable)하는 회로를 포함하는, 집적 회로(5).
- 제 1 항에 있어서,상기 제 1 정전기 방전 방지 회로(115)는 상기 집적 회로(5)가 상기 다른 집적 회로(10)에 결합된 후에 선택적으로 디스에이블되는, 집적 회로(5).
- 제 1 항에 있어서,버퍼; 및상기 버퍼에 전기적으로 결합되고, 상기 제 1 정전기 방전 방지 회로(115)에 선택적으로 전기적으로 결합된 본드 패드(bond pad)로서, 상기 제 1 정전기 방전 방지 회로(115)는 상기 본드 패드로부터 상기 제 1 정전기 방전 방지 회로(115)를 전기적으로 절연시킴으로써 선택적으로 디스에이블되는, 상기 본드 패드를 더 포함하는, 집적 회로(5).
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 집적 회로(5)를 제조하는 방법에 있어서,상기 집적 회로(5)의 제 1 입/출력 회로(20)를 보호하도록 구성된 제 1 정전기 방전(ESD) 방지 회로(115)를 제공하는 단계로서, 상기 제 1 입/출력 회로(20)는 상기 집적 회로(5)를 다른 집적 회로(10)에 결합하도록 구성되는, 상기 제 1 정전기 방전 방지 회로(115) 제공 단계;상기 집적 회로(5)의 제 2 입/출력 회로(15)를 보호하도록 구성된 제 2 정전기 방전 방지 회로(140)를 제공하는 단계; 및상기 제 1 정전기 방전 방지 회로(115)를 선택적으로 인에이블 및 디스에이블하도록 구성된 회로를 상기 제 1 입/출력 회로(20)에 결합시키는 단계를 포함하는, 집적 회로(5) 제조 방법.
- 제 18 항에 있어서,상기 제 1 정전기 방전 방지 회로(115)는 상기 집적 회로(5)가 상기 다른 집적 회로(10)에 결합된 후에 선택적으로 디스에이블되는, 집적 회로(5) 제조 방법.
- 제 18 항에 있어서,본드 패드를 버퍼에 전기적으로 결합시키는 단계; 및상기 제 1 정전기 방전 방지 회로(115)를 상기 본드 패드에 선택적으로 전기적으로 결합시키는 단계를 포함하고, 상기 제 1 정전기 방전 방지 회로(115)는 상기 본드 패드로부터 상기 제 1 정전기 방전 방지 회로(115)를 전기적으로 절연시킴으로써 선택적으로 디스에이블되는, 집적 회로(5) 제조 방법.
- 다중-칩 모듈에 있어서,제 1 집적 회로(10); 및제 2 집적 회로(5)를 포함하고,상기 제 2 집적 회로(5)는,상기 제 2 집적 회로(5)의 제 1 입/출력 회로(20)를 보호하도록 구성된 제 1 정전기 방전 방지 회로(115)로서, 상기 제 1 입/출력 회로(20)는 상기 제 2 집적 회로(5)를 상기 제 1 집적 회로(10)에 결합시키도록 구성되는, 상기 제 1 정전기 방전 방지 회로(115);상기 제 2 집적 회로(5)의 제 2 입/출력 회로(15)를 보호하도록 구성된 제 2 정전기 방전 방지 회로(140); 및상기 제 1 정전기 방전 방지 회로(115)를 선택적으로 인에이블 및 디스에이블하는 회로를 포함하는, 다중-칩 모듈.
- 제 21 항에 있어서,상기 제 1 정전기 방전 방지 회로(115)는 상기 제 2 집적 회로(5)가 상기 제 1 집적 회로(10)에 결합된 후에 선택적으로 디스에이블되는, 다중-칩 모듈.
- 제 21 항에 있어서, 상기 제 2 집적 회로(5)는,버퍼; 및상기 버퍼에 전기적으로 결합되고, 상기 제 1 정전기 방전 방지 회로(115)에 선택적으로 전기적으로 결합된 본드 패드로서, 상기 제 1 정전기 방전 방지 회로(115)는 상기 본드 패드로부터 상기 제 1 정전기 방전 방지 회로(115)를 전기적으로 절연시킴으로써 선택적으로 디스에이블되는, 상기 본드 패드를 더 포함하는, 다중-칩 모듈.
- 제 21 항에 있어서,상기 제 2 정전기 방전 방지 회로(140)는 상기 다중-칩 모듈을 보호하는, 다중-칩 모듈.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/652,571 US6556409B1 (en) | 2000-08-31 | 2000-08-31 | Integrated circuit including ESD circuits for a multi-chip module and a method therefor |
| US09/652,571 | 2000-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020018614A KR20020018614A (ko) | 2002-03-08 |
| KR100861665B1 true KR100861665B1 (ko) | 2008-10-07 |
Family
ID=24617306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010053350A KR100861665B1 (ko) | 2000-08-31 | 2001-08-31 | 정전기 방전 회로들을 포함하는 집적 회로, 이를 위한 제조 방법, 및 다중-칩 모듈 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6556409B1 (ko) |
| JP (3) | JP2002124577A (ko) |
| KR (1) | KR100861665B1 (ko) |
| GB (2) | GB2370691B (ko) |
| TW (1) | TW538519B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101424917B1 (ko) | 2012-09-20 | 2014-08-01 | 가부시끼가이샤 도시바 | Esd 보호 회로를 구비한 반도체 집적 회로 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6701488B2 (en) * | 2001-11-14 | 2004-03-02 | Sun Microsystems, Inc. | Reducing I/O supply noise with digital control |
| JP4054200B2 (ja) * | 2002-02-19 | 2008-02-27 | 松下電器産業株式会社 | 半導体記憶装置 |
| US6734504B1 (en) * | 2002-04-05 | 2004-05-11 | Cypress Semiconductor Corp. | Method of providing HBM protection with a decoupled HBM structure |
| JP3495031B2 (ja) * | 2002-05-28 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置の静電破壊防止保護回路 |
| JP4240983B2 (ja) * | 2002-10-07 | 2009-03-18 | 沖電気工業株式会社 | 入力ピン容量の設定方法 |
| JP4000096B2 (ja) * | 2003-08-04 | 2007-10-31 | 株式会社東芝 | Ｅｓｄ保護回路 |
| JP4264640B2 (ja) * | 2003-08-19 | 2009-05-20 | ソニー株式会社 | 半導体装置の製造方法 |
| US7430730B2 (en) * | 2004-08-02 | 2008-09-30 | Lsi Corporation | Disabling unused IO resources in platform-based integrated circuits |
| US7005858B1 (en) * | 2004-09-23 | 2006-02-28 | Hitachi Global Storage Technologies Netherlands, B.V. | System and method for decreasing ESD damage during component level long term testing |
| US20090052102A1 (en) * | 2007-08-20 | 2009-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7974052B2 (en) * | 2008-04-25 | 2011-07-05 | Cray Inc. | Method and apparatus for switched electrostatic discharge protection |
| US8698139B2 (en) * | 2008-11-25 | 2014-04-15 | Qualcomm Incorporated | Die-to-die power consumption optimization |
| US8982581B2 (en) | 2010-06-30 | 2015-03-17 | Xilinx, Inc. | Electro-static discharge protection for die of a multi-chip module |
| US9184130B2 (en) | 2012-10-05 | 2015-11-10 | Qualcomm Incorporated | Electrostatic protection for stacked multi-chip integrated circuits |
| US9893518B2 (en) * | 2015-12-16 | 2018-02-13 | Monolithic Power Systems, Inc. | ESD protection circuit with false triggering prevention |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
| US5818086A (en) * | 1996-06-11 | 1998-10-06 | Winbond Electronics Corporation | Reinforced ESD protection for NC-pin adjacent input pin |
| US5969929A (en) * | 1997-04-16 | 1999-10-19 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed ESD protection device for high speed integrated circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
| JP3135433B2 (ja) * | 1993-09-17 | 2001-02-13 | 株式会社東芝 | 半導体保護回路及びその装置 |
| US5807791A (en) * | 1995-02-22 | 1998-09-15 | International Business Machines Corporation | Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes |
| JPH0992781A (ja) * | 1995-09-22 | 1997-04-04 | Internatl Business Mach Corp <Ibm> | 統合した回路を有するマルチチップ半導体構造およびその製造方法 |
| JP3876088B2 (ja) * | 1999-01-29 | 2007-01-31 | ローム株式会社 | 半導体チップおよびマルチチップ型半導体装置 |
-
2000
- 2000-08-31 US US09/652,571 patent/US6556409B1/en not_active Expired - Lifetime
-
2001
- 2001-08-17 GB GB0120142A patent/GB2370691B/en not_active Expired - Fee Related
- 2001-08-24 TW TW090120871A patent/TW538519B/zh not_active IP Right Cessation
- 2001-08-31 KR KR1020010053350A patent/KR100861665B1/ko active IP Right Grant
- 2001-08-31 JP JP2001262673A patent/JP2002124577A/ja active Pending
-
2005
- 2005-01-10 GB GBGB0500414.8A patent/GB0500414D0/en not_active Ceased
-
2007
- 2007-03-07 JP JP2007056483A patent/JP2007180578A/ja active Pending
-
2012
- 2012-04-26 JP JP2012100569A patent/JP2012186484A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
| US5818086A (en) * | 1996-06-11 | 1998-10-06 | Winbond Electronics Corporation | Reinforced ESD protection for NC-pin adjacent input pin |
| US5969929A (en) * | 1997-04-16 | 1999-10-19 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed ESD protection device for high speed integrated circuits |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101424917B1 (ko) | 2012-09-20 | 2014-08-01 | 가부시끼가이샤 도시바 | Esd 보호 회로를 구비한 반도체 집적 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6556409B1 (en) | 2003-04-29 |
| KR20020018614A (ko) | 2002-03-08 |
| JP2012186484A (ja) | 2012-09-27 |
| TW538519B (en) | 2003-06-21 |
| GB0120142D0 (en) | 2001-10-10 |
| JP2007180578A (ja) | 2007-07-12 |
| GB0500414D0 (en) | 2005-02-16 |
| GB2370691A (en) | 2002-07-03 |
| GB2370691B (en) | 2005-04-13 |
| JP2002124577A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012186484A (ja) | 多チップモジュール用ｅｓｄ回路を含む集積回路及びその方法 | |
| US5869869A (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
| US6303996B2 (en) | High performance sub-system design and assembly | |
| US5218222A (en) | Output ESD protection circuit | |
| US7317241B2 (en) | Semiconductor apparatus having a large-size bus connection | |
| US6633196B2 (en) | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice | |
| US20110024746A1 (en) | Semiconductor Device with Test Pads and Pad Connection Unit | |
| JPH07169962A (ja) | 半導体装置 | |
| US7960823B2 (en) | Semiconductor device with different sized ESD protection elements | |
| US5896039A (en) | Configurable probe pads to facilitate parallel testing of integrated circuit devices | |
| JP2002124577A5 (ko) | ||
| JPH0992781A (ja) | 統合した回路を有するマルチチップ半導体構造およびその製造方法 | |
| US20220173735A1 (en) | Semiconductor chip including chip pads of different surface areas, and semiconductor package including the semiconductor chip | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| KR100689860B1 (ko) | 정전기 보호기능을 갖는 반도체장치 | |
| US20050223289A1 (en) | Semiconductor embedded memory devices having bist circuit situated under the bonding pads | |
| JP3379903B2 (ja) | 半導体装置 | |
| JPH06188380A (ja) | 半導体集積回路装置 | |
| JP3800501B2 (ja) | 半導体装置 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| KR100230409B1 (ko) | 반도체 메모리의 정전기 방전 트랜지스터의 레이아웃 배치방법 | |
| KR940004255B1 (ko) | 반도체 집적회로장치 | |
| US20180090483A1 (en) | Microelectronic device with protective circuit | |
| JPH0314265A (ja) | 半導体装置 | |
| JP2000077557A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130906 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180314 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 11 |