JPH02105562A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02105562A JPH02105562A JP25847988A JP25847988A JPH02105562A JP H02105562 A JPH02105562 A JP H02105562A JP 25847988 A JP25847988 A JP 25847988A JP 25847988 A JP25847988 A JP 25847988A JP H02105562 A JPH02105562 A JP H02105562A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- polycrystalline silicon
- semiconductor integrated
- wiring
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000006378 damage Effects 0.000 abstract description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置ｌこ係り、特に集積回路装
置の静電破壊を防ぐ入力保護装置に関する。
置の静電破壊を防ぐ入力保護装置に関する。
第３図、第４図に、従来の半導体集積回路装置の入力保
護装置の一例の平面図、回路図を示す。
護装置の一例の平面図、回路図を示す。
第３図、ｗＪ４図において、半導体基板上の入力保検と
して、カバー開孔部２上の入力パッド１から、内部回路
の入力初段部７に至るまでの配線に、−対のコンタクト
部４、アルミニウム配線部５を介して、唯−本の抵抗３
をそう人し、この抵抗３により外部からの異常サージ電
圧を緩和させる。ま九、異常電圧を一対のＭＯ８型電界
効果トランジスタＦＥＴのドレイン・ソース間のブレイ
クダウ／で逃がし、内部回路１こ電気的ストレスを及は
さない様に機能する入力保護装置のＭＯ８ＦＥＴ部６が
ある。パッド部１から入力保護装置のＭＯ８ＦＥＴ部６
までの平面図、回路図から明らかな様ｔこ、従来の入力
保護装置では、抵抗部を唯１本の多結晶シリコン配線で
構成していた。
して、カバー開孔部２上の入力パッド１から、内部回路
の入力初段部７に至るまでの配線に、−対のコンタクト
部４、アルミニウム配線部５を介して、唯−本の抵抗３
をそう人し、この抵抗３により外部からの異常サージ電
圧を緩和させる。ま九、異常電圧を一対のＭＯ８型電界
効果トランジスタＦＥＴのドレイン・ソース間のブレイ
クダウ／で逃がし、内部回路１こ電気的ストレスを及は
さない様に機能する入力保護装置のＭＯ８ＦＥＴ部６が
ある。パッド部１から入力保護装置のＭＯ８ＦＥＴ部６
までの平面図、回路図から明らかな様ｔこ、従来の入力
保護装置では、抵抗部を唯１本の多結晶シリコン配線で
構成していた。
前述した従来の入力保護装置は、抵抗部が多結晶シリコ
ン配線１本のみで構成されているので、外部からの異常
電圧が印加された時に、ＭＯ８ＦＥＴ部６を流れて逃が
される電流により、唯一つの多結晶シリコン配線が溶断
する事がある。この為、従来の半導体集積回路装置では
、静電破壊により、入力保護装置の抵抗部で断線して半
導体集積回路装置が不良となるという欠点がある。
ン配線１本のみで構成されているので、外部からの異常
電圧が印加された時に、ＭＯ８ＦＥＴ部６を流れて逃が
される電流により、唯一つの多結晶シリコン配線が溶断
する事がある。この為、従来の半導体集積回路装置では
、静電破壊により、入力保護装置の抵抗部で断線して半
導体集積回路装置が不良となるという欠点がある。
本発明の目的は、前記欠点が解決され、静電破壊等によ
り断線事故が発生しないようにした半導体集積回路装置
を提供することｉこある。
り断線事故が発生しないようにした半導体集積回路装置
を提供することｉこある。
本発明の構成は、入力パッドと内部回路との間に多結晶
シリコンからなる抵抗を、半導体基板上に形成してなる
入力保護装置を備えた半導体集積回路装置Ｉこおいて、
複数の多結晶シリコン配線を並列に接続して前記抵抗を
構成したことを特徴とする。
シリコンからなる抵抗を、半導体基板上に形成してなる
入力保護装置を備えた半導体集積回路装置Ｉこおいて、
複数の多結晶シリコン配線を並列に接続して前記抵抗を
構成したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積回路装置の
平面図である。第１図Ｉこおいて、ポンディングパッド
部のアルミニウム部１１は、ポンディングパッド開孔部
１２上にあり、３本の多結晶シリコン部１３は、各々一
対のコンタクト部１４を介して、アルミニウム配線部１
５、及びアルミニウム部１１の配線部に接続されている
。
平面図である。第１図Ｉこおいて、ポンディングパッド
部のアルミニウム部１１は、ポンディングパッド開孔部
１２上にあり、３本の多結晶シリコン部１３は、各々一
対のコンタクト部１４を介して、アルミニウム配線部１
５、及びアルミニウム部１１の配線部に接続されている
。
今、外部より印加された異常高電圧は、入力保護装置の
ＭＯ８ＦＥＴ部１６のＢＶｎｓ）ランジスタをＯＮ状態
にし、このブレイクダウン電流により、電荷が■ＤＤあ
るいはＧＮＤ配線に逃け、内部回路にストレスを与えぬ
様に機能する。この時、抵抗部３を流れる電流は過渡的
で、ＤＣ電流とは異なり、電界障壁のより小さい経路を
通過する。
ＭＯ８ＦＥＴ部１６のＢＶｎｓ）ランジスタをＯＮ状態
にし、このブレイクダウン電流により、電荷が■ＤＤあ
るいはＧＮＤ配線に逃け、内部回路にストレスを与えぬ
様に機能する。この時、抵抗部３を流れる電流は過渡的
で、ＤＣ電流とは異なり、電界障壁のより小さい経路を
通過する。
従って、外部からの異常高電圧による多結晶シリコン配
線３の破壊は、３本全てに及ぶ事は極めて稀である。
線３の破壊は、３本全てに及ぶ事は極めて稀である。
この理由により、本実施例の入力保護装置は、外部から
の異常高電圧による抵抗部の溶断が原因の断線不良が起
こる可能性が極めて低く、半導体集積回路装置の静電耐
圧を著しく向上させる。
の異常高電圧による抵抗部の溶断が原因の断線不良が起
こる可能性が極めて低く、半導体集積回路装置の静電耐
圧を著しく向上させる。
第２図は本発明の第２の実施例の半導体集積回路装置の
平面図である。第２図では、第１図１こ於ける多結晶シ
リコン部１３を直列方向ｌこ２分割してアルミニウム配
線部１５を介した多結晶シリコン部１３．１３ によ
り、入力保護の抵抗部を構成している。本実施例では、
外部からの異常高電圧によって破壊される多結晶シリコ
ン部１３’、１３”＋７）抵抗値への影響を改善する事
が出来る。即ち、第３図１こて抵抗部を形成している６
本の多結晶シリコン配線の内、１本の断線した巻合、抵
抗値の増加は５７４倍となるが、第１図に於いては３７
２倍となり、本例による方が入力保護装置の特性の変動
をより抑える事が出来るという利点がある。
平面図である。第２図では、第１図１こ於ける多結晶シ
リコン部１３を直列方向ｌこ２分割してアルミニウム配
線部１５を介した多結晶シリコン部１３．１３ によ
り、入力保護の抵抗部を構成している。本実施例では、
外部からの異常高電圧によって破壊される多結晶シリコ
ン部１３’、１３”＋７）抵抗値への影響を改善する事
が出来る。即ち、第３図１こて抵抗部を形成している６
本の多結晶シリコン配線の内、１本の断線した巻合、抵
抗値の増加は５７４倍となるが、第１図に於いては３７
２倍となり、本例による方が入力保護装置の特性の変動
をより抑える事が出来るという利点がある。
以上説明した様に、本発明は、入力保護装置の抵抗部を
複数の多結晶シリコン配線を並列に接続して構成する事
により、外部からの異常電圧による入力保護装置の多結
晶シリコンからなる抵抗部の溶断が原因の断線不良が極
めて起こりに〈〈なり、半導体集積回路装置の静電耐圧
が著しく向上するという効果がある。
複数の多結晶シリコン配線を並列に接続して構成する事
により、外部からの異常電圧による入力保護装置の多結
晶シリコンからなる抵抗部の溶断が原因の断線不良が極
めて起こりに〈〈なり、半導体集積回路装置の静電耐圧
が著しく向上するという効果がある。
路装置の平面図、第２図は本発明の第２の実施例の半導
体集積回路装置の平面図、第３図は従来の入力保護装置
の平面図、第４図は抵抗部の回路図である。
体集積回路装置の平面図、第３図は従来の入力保護装置
の平面図、第４図は抵抗部の回路図である。
ｌ・・・・・・入力パッド、３・・・・・・抵抗、１１
・・・・・・入力パッドアルミニウム部、２．１２・・
・・・・開孔部、１３．１３’、１３’・・・・・・多
結晶シリコン部、４．１４・・・・・・コンタクト部、
５．１５・・・・・・アルミニウム配戯部、６．１６・
・・・・・入力保護装置のＭＯＳＦＥＴ部、７・・・・
・・内部回路の入力初段部。
・・・・・・入力パッドアルミニウム部、２．１２・・
・・・・開孔部、１３．１３’、１３’・・・・・・多
結晶シリコン部、４．１４・・・・・・コンタクト部、
５．１５・・・・・・アルミニウム配戯部、６．１６・
・・・・・入力保護装置のＭＯＳＦＥＴ部、７・・・・
・・内部回路の入力初段部。
第１図は本発明の第１の実施例の半導体集積回」
！
閃
第
図
Claims (1)
- 入力パッドと内部回路との間に多結晶シリコンからなる
抵抗を、半導体基板上に形成してなる入力保護装置を備
えた半導体集積回路装置において、複数の多結晶シリコ
ン配線を並列に接続して前記抵抗を構成したことを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25847988A JPH02105562A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25847988A JPH02105562A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105562A true JPH02105562A (ja) | 1990-04-18 |
Family
ID=17320788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25847988A Pending JPH02105562A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519926A (ja) * | 2000-01-04 | 2003-06-24 | サーノフ コーポレイション | 電流バラスティングｅｓｄ高感度装置のための装置 |
| JP2007025532A (ja) * | 2005-07-21 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232658A (ja) * | 1985-04-09 | 1986-10-16 | Matsushita Electronics Corp | 集積回路装置 |
-
1988
- 1988-10-14 JP JP25847988A patent/JPH02105562A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232658A (ja) * | 1985-04-09 | 1986-10-16 | Matsushita Electronics Corp | 集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519926A (ja) * | 2000-01-04 | 2003-06-24 | サーノフ コーポレイション | 電流バラスティングｅｓｄ高感度装置のための装置 |
| JP5019689B2 (ja) * | 2000-01-04 | 2012-09-05 | ソフィックス ビーヴィービーエー | 電流バラスティングｅｓｄ高感度装置のための装置 |
| JP2007025532A (ja) * | 2005-07-21 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| JP3746604B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000058762A (ja) | 回路装置、その製造方法 | |
| JP2954153B1 (ja) | 半導体集積回路 | |
| JPH02105562A (ja) | 半導体集積回路装置 | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| JPS63306669A (ja) | 半導体装置 | |
| JP4034992B2 (ja) | 半導体装置 | |
| JPH11145454A (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JPS61137358A (ja) | 半導体集積回路装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH05267659A (ja) | 半導体装置 | |
| TW202404219A (zh) | 輸出入埠電路及其晶片 | |
| JPS60120569A (ja) | 入力回路 | |
| JPS60115253A (ja) | 半導体集積回路装置 | |
| JPH01238063A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH0374863A (ja) | 半導体装置 | |
| JPH04199865A (ja) | 半導体装置 | |
| JPH06310714A (ja) | 半導体装置における入力保護回路 | |
| JPS61263253A (ja) | 半導体保護装置 | |
| JPH02277265A (ja) | 半導体集積回路の入力保護回路 | |
| JPS63119562A (ja) | 半導体装置 | |
| JPH04354158A (ja) | 半導体素子 |