JP2003519926A - 電流バラスティングｅｓｄ高感度装置のための装置 - Google Patents

電流バラスティングｅｓｄ高感度装置のための装置

Info

Publication number
JP2003519926A
JP2003519926A JP2001550813A JP2001550813A JP2003519926A JP 2003519926 A JP2003519926 A JP 2003519926A JP 2001550813 A JP2001550813 A JP 2001550813A JP 2001550813 A JP2001550813 A JP 2001550813A JP 2003519926 A JP2003519926 A JP 2003519926A
Authority
JP
Japan
Prior art keywords
region
esd
connection terminals
strips
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001550813A
Other languages
English (en)
Other versions
JP2003519926A5 (ja
JP5019689B2 (ja
Inventor
クリスチャン， コーネリアス ラス，
コーエン， ジェラード， マリア ヴァーヘージ，
Original Assignee
サーノフ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレイション filed Critical サーノフ コーポレイション
Publication of JP2003519926A publication Critical patent/JP2003519926A/ja
Publication of JP2003519926A5 publication Critical patent/JP2003519926A5/ja
Application granted granted Critical
Publication of JP5019689B2 publication Critical patent/JP5019689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 ＥＳＤ保護装置用電流バラスティング回路は、ＥＳＤ保護装置コンタクト電極及び通常の導体パッドとの間で非交差伝導性のストリップを接続する。接続ストリップは、ＥＳＤ装置の外部導体パッド及びコンタクト電極の間で絶縁したバラスティング抵抗器を形成する。抵抗器を安定させるマルチプル操作を高めるコンタクトストリップ間で側部抵抗が形成される。伝導性ストリップは、金属、ポリシリコン又はポリシリコン層、金属層及び相互接続バイアの垂直曲折直列結合から作られる。平行導電性パス間の側部抵抗は、ドレイン及びソース電極をセグメント化して高められる。ＭＯＳＥＳＤ装置のゲート電極は、ドレイン及びソース領域をセグメント化するためにストリップの各々の対の間で局所的に延びる。伝導性のストリップ間の側部抵抗は、追加のゲート電極を画成して高められ、ＥＳＤ装置のゲート電極と平行及び伝導性のストリップの間で延びる部分を有し、複合のＥＳＤ装置は、ＥＳＤ電流をそらすために追加のパスを提供するよう平行に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この特許出願は、２０００年１月４日に出願したアメリカ仮出願第６０／１７
４，３２６号の利益を主張する。なお、その内容は当該明細書に援用されている
。
【０００２】
【発明の分野】
この発明は、一般に電子デバイスの電流保護に関連があり、特に完全にシリサ
イド化された静電気放電高感度装置での電流バラスティングに関する。
【０００３】
【発明の背景】
金属酸化物半導体（ＭＯＳ）トランジスタを含む集積回路は、電圧の形で入力
信号及び移送出力信号を受ける。これらの装置は、非常に少ない装置面積で一般
的に作られ、回路の合計を最大にするために、集積回路の上で実行されることが
でき、回路が高周波数であるが最小の電源デマンドで動くことができるようにな
っている。しかし、これらの装置の問題は、集積回路の内部回路ノード、出力端
子、又は入力端子に印加される電気過負荷からの損傷に対する感度である。これ
らの装置のためのゲート酸化膜は一般的に非常に薄く、印加電圧が比較的低いレ
ベルを超えたときでさえ壊れる可能性がある。このような破壊は、トランジスタ
又は他の装置の即時又は促進された破壊を引き起こすであろう。過剰電圧は、静
電破壊（ＥＳＤ）の形でしばしば応力に起因する。広く知られるように、ＥＳＤ
現象は、簡潔に述べるが、アンペアのオーダーの比較的大きい電流を示すことが
できる。ＥＳＤ現象と関連した闘争問題のために、ＭＯＳ装置の製造業者は、速
くノードを放電することのできるパスを提供する保護装置を設計する。保護装置
は、装置の入力バッファ又は出力バッファー・パッドと、基準電位（例えば接地
）のソースとの間に配置され、害される可能性のある装置からＥＳＤ電圧を速く
伝導するようになっている。なお、ＥＳＤ装置、ＥＳＤ保護装置、及びＥＳＤ高
感度装置の用語は、この文書中で取り換えられて使われることに注意してほしい
。
【０００４】 図１は、そのようなＥＳＤ保護装置の平面図である。例示的な装置は、ソース
及びドレイン領域、ソース及びドレイン領域を分離するチャネル領域の上のゲー
ト電極を有するＮチャネルＭＯＳトランジスタとして実行される。装置はＭＯＳ
トランジスタとして実行されるが、それは、ドレイン領域に対応するコレクタ領
域、ソース領域に対応したエミッタ領域、及びチャンネル領域に対応したベース
領域を有する寄生バイポーラトランジスタとしてＥＳＤ保護方式で動く。代表的
な構成で、ゲート電極は、直接接続によって抵抗する接続を通して基準電位（例
えば接地）のソースに結ばれる。広く知られたように、バイポーラトランジスタ
のコレクタとエミッタ（Ｖｃｅ）との間の電位が予め定められた電圧より大きく
なるとき、スナップバック・トリガー電圧として知られているように、電圧Ｖｃ
ｅは、低い値へ急に戻る。装置は、スナップバックホールディング電圧として既
知のようにこの低い値で電圧を固定し、この伝導方式で、トランジスタは、非常
に低いインピーダンスを提示し、従ってどんな電流でも接地へ導く。
【０００５】 図１で示すＥＳＤ保護装置は、装置に対する電流ストレス及び電圧を低減する
ために、比較的高いＥＳＤ電流が伝えられることができる多重チャネルを含む。
各々のチャネルは、トランジスタ３のドレイン領域２内の金属接続ターミナル４
、及び対応する、トランジスタのソース領域６の金属接続ターミナル８によって
画成される。接続ターミナル４は、固体の金属接続１に接続される。金属開口又
はスロット７は、時々種々のプロセス理由のために必要である。理想的には、Ｅ
ＳＤ状態の間、実質的に等しい「電流パス」は、ＥＳＤ電流を放電するために複
合の非交差及び非識別パスを作る接続ターミナルの各々の対の間で確立される。
【０００６】 半導体処理におけるもう一つの傾向は、それらの性能を改良するためにシリサ
イドをＭＯＳトランジスタのソース及びドレイン領域に印加することである。シ
リサイド化された領域は、一般的にソース及びドレイン領域を形成するドープさ
れたシリコンより低い表面抵抗を示す。
【０００７】 しかし、ＥＳＤ保護装置のゲート及びソース領域へのシリサイドを適用するの
は、装置の性能に影響を及ぼすことができる。シリサイドがゲートの次に比較的
あらいエッジを有することができるので、これは、高い局部的な電場、及び高電
流密度（及び温度での対応する増加）によるエッジの劣化につながる。シリサイ
ドが比較的低いシート抵抗を有するので、全体の装置電流は一つの少ない装置領
域に流れることができ、即時の損傷を引き起こすことができる。
【０００８】 ＥＳＤ保護装置でのゲート−ツー−コンタクトスペーシングを増加させる試み
がなされ、シリサイド故障の可能性を最小にする試みで熱−発生コレクタ−ベー
ス接合領域から遠く離れてシリサイドを置く。そのような装置は以下に示すよう
に図２で示される。しかし、これらの方法は、シリサイドを選択的に装置のソー
ス及びドレイン電極の部分に加えることを防止するために、ＥＳＤ保護装置のた
めの特殊加工ステップを要求し、装置の幾何学形状を増加させる。
【０００９】 分散平行放電パスを有するＭＯＳトランジスタ配列構造を実行することによっ
て、ＥＳＤ保護を提供するための試みもなされた。それは、アメリカ特許番号５
，７６３，９１９において説明されている。これらの分散平行放電パスは、ｎ−
ｗｅｌｌ領域で及び構造体のＮ＋ドレイン領域で形成される。分散Ｎ＋ドレイン
領域は、局所酸化又は浅いトレンチアイソレーション（ＳＴＩ）によって画成さ
れる。局部的な酸化又はＳＴＩ界面の近くの基板接合へのＮ＋の部分は、機械的
ストレス発生を示し、他のもの中で、電界焦点、電流リーク及びブレークダウン
への弱さを起こす。この構造体も、Ｎ−ｗｅｌｌによる非線形放電パス抵抗を有
し、構造体の性能は、拡散／ウェル抵抗に依存している。この構造体のもう一つ
の特徴は、分散平行放電パスが基板から絶縁されないということであり、従って
、基板に電位破壊を引き起こし（分散Ｎ＋ドレイン領域）、望ましくない追加の
寄生容量（分散Ｎ＋領域及びＮ−ｗｅｌｌ領域）を加える。
【００１０】
【発明の概要】 本発明は、ＥＳＤ保護装置の電流をバラスティングするための装置で具体化さ
れる。バラスティング抵抗は、一般の導体パッドと、ＥＳＤ保護装置の離隔配置
された複数の接続ターミナルのそれぞれとの間で非相交わっている伝導性ストリ
ップを連結することによって達成される。接続ストリップは、ＥＳＤ装置の接続
ターミナルと、コンタクトパッドとの間のそれぞれのバラスティング抵抗器を形
成する。
【００１１】 本発明の一つの見地によれば、伝導性のストリップは、金属から形成される。
【００１２】 本発明の別の見地から述べると、伝導性のストリップは、ポリシリコンから形
成される。
【００１３】 本発明のまだもう一つの見地に従うと、伝導性のストリップは、バイア及び接
続している層の垂直に曲折接続から形成される。
【００１４】 本発明のまだもう一つの見地に従うと、接続ターミナルの間の横方向抵抗は、
ターミナルの各々の対の間で局所的にＥＳＤ装置のドレイン領域をセグメント化
することによって高められる。
【００１５】 本発明の別の見地から述べると、接続ターミナルの間の横方向抵抗は、ＥＳＤ
装置のゲート電極に平行な部分及び伝導性のストリップの間で延びた更なる部分
を有する、更なるゲート電極を画成することによって高められる。
【００１６】 本発明の別の見地から述べると、マルチプルコンポーネント並列接続ＥＳＤ装
置としてＥＳＤ装置は実行され、各々のコンポーネントＥＳＤ装置はドレイン領
域、ゲート領域及びソース領域を有し、個々の複数のバラスティング抵抗器を形
成する複数の非交差伝導性のストリップを、一般の電気的に伝導性のターミナル
と各ＥＳＤ装置の個々のドレイン領域での離隔配置された複数の接続ターミナル
の各々との間で含む。
【００１７】 上述のもの概要及び後述の詳細な説明は本発明の例示であって、限定的でない
ことを理解されたい。
【００１８】
【本発明の詳細な説明】
添付の図面と関連して読んだ場合、本発明は以下の詳細な説明から最もよく理
解される。通常の習慣に従うと、図面の種々の特徴は、一定の尺度を持っていな
いことを強調する。これに対して、種々の特徴の寸法は、明確にするために任意
に拡大又は縮小されている。
【００１９】 本発明は、寄生ＮＰＮトランジスタとして機能するＮＭＯＳ ＥＳＤ保護装置
に関して説明されるが、本発明が、寄生ＰＮＰトランジスタ、ダイオード（例え
ばツェナーダイオード、アバランシダイオード）及びシリコン制御整流器として
機能するＰＭＯＳ保護装置等の他のＥＳＤ装置（例えばＭＯＳ又はバイポーラ）
のために使われることができることは、熟考される。これらの代替実施形態で、
一つのＥＳＤ保護装置は、マルチプル並列接続を有する。
【００２０】 上で述べるように、装置でローカライズされた電流の大きさを縮小する一つの
方法は、バラスティング抵抗器を加えることである。図２（先行技術）はシリサ
イド化したＮＭＯＳ装置の平面図である。そして、それは電流バラスティングを
導入するためにシリサイドの局所ブロッキングを使う。図２で示されるＥＳＤ保
護装置は、離散的接続ターミナル４及び８を含み、接点領域２及び６だけに、シ
リサイドが加えられている。ドレイン領域１２の残余及びソース領域１４は、シ
リサイド化していない。電流バラスティングは、シリサイドが加えられない領域
の長さに対する構造体の幅のアスペクト比のために発生する（例えば領域１２及
び１４）。図２で表される形状の一つの不利は、シリサイドが選択されたＭＯＳ
装置のドレイン及び／又はソース電極の一部だけに適用された装置を形成するた
めに要求される追加の処理ステップが高価であり、場合によっては、集積回路操
作の歩留まり及び／又は性能を縮小すると知られている。
【００２１】 本発明は、ＥＳＤ装置のコンタクト電極と外部コンタクトとの間の別個の電気
的に絶縁したバラスト電流パス、あるいは、保護されている電流伝達装置を作る
ことによって先行技術の不足を克服する。これらの絶縁したバラスト電流パスは
、先行技術装置より均一に電流を分散するか、電流の集中を低減し、次に、ＥＳ
Ｄ装置の局所加熱を低減する。本発明の例示的な実施形態は、主にＥＳＤ電流を
チャネルの間で横方向抵抗を示す非交差抵抗チャネルに閉じ込める。チャネル間
横方向抵抗及び抵抗チャネルの組合わせは電流フローがチャネルの中で均一に広
げられることを確実にし、そして、ＥＳＤ電流フローを閉じ込めて電流集中を大
きく低減する。
【００２２】 電流発明のバラスト電流パスが電気的に半導体基板から分離されるので、いく
つかの利点が先行技術に提供される。これらの利点は、拡散／ウェル抵抗から独
立した保護性能と、局部的な酸化及びシリコンの間の材料界面に起因する付加さ
れた機械的ストレスのないことを含む。付加された機械的ストレスの不利は、（
１）電界の局所化、（２）リーク電流及び（３）ブレークダウンの増加する見込
みを含む。また、本発明の絶縁バラスト電流パスは、先行技術に対して、バラス
ト抵抗線形性、バラスト抵抗のより低い値、接合容量の付加のないこと、よりコ
ンパクトなレイアウト及び余分のプロセスステップ（シリサイド−ブロック化デ
バイスが有するような）のない、他の利点を提供する。
【００２３】 図３は、横方向抵抗及びバラスティング抵抗を説明した本発明の例示的な実施
形態の平面図の部分的な回路図である。本実施形態で、例えば、集積回路の外部
コンタクトを示す金属コンタクト１７は、複数の非交差抵抗素子１８を通して、
ＥＳＤ保護装置３のドレイン領域２に接続される。下記のように、素子１８の各
々は、それぞれのバラスティング抵抗を提供する。ＥＳＤ装置３のドレイン領域
２の上の抵抗素子１８の間に複数の抵抗素子２０がある。これらの素子の各々は
、抵抗素子１８のバラスティング作用を高める横方向抵抗を提供する。横方向抵
抗器は、ＥＳＤ装置３のドレイン２の形状のプロダクトであり、電気離絶が中で
提供されている。ドレイン領域が比較的狭いので、かなりの抵抗が、隣接の接続
ターミナルの間に存在する。この抵抗は、装置に沿った追加であって、右端のコ
ンタクト電極と左端の接点との間の抵抗が、介在抵抗の合計であるこのようにな
っている。ＥＳＤ装置３のソース領域６も、バラスティング抵抗器１８及び横方
向抵抗器２０を含む。
【００２４】 本発明の例示的な実施形態では外部コネクタ１７にＥＳＤ装置を連結するが、
ＥＳＤ装置が過電圧状態から回路の他のノードを保護するために連結されること
ができることは、企図される。例えば、ＥＳＤ装置は、回路の正と負の操作可能
電力接続の間で連結されることができる。図３は、ＥＳＤ装置の両方のソース及
びドレイン領域に連結されているバラスティング抵抗器を示すが、それらがソー
ス領域だけ又はドレイン領域だけのどちらにも接続されることができることは、
企図される。
【００２５】 非交差抵抗チャネルの中の電流の均一な分配が発生する。それは、一つのチャ
ネルが他のチャネルより多くの電流を引き出すならば、抵抗チャネル１８を横切
る電圧降下は、外部コンタクト１７でのより高い電圧という結果を増加させるか
らである。このより高い電圧は、次に、他の非交差チャネルを通してより大きな
電流フローを誘導し、高い電流が他のチャネルの中で再分配されるべき高い電圧
を一つのチャネルに引き起こすことになる。この分析は、チャネルが装置を通し
て異なったままであると仮定する。横方向抵抗２０は、電流フローがＥＳＤ保護
装置の上で接続ターミナルの間で低減されることを確実とする。ＥＳＤ現象の間
、ＥＳＤ保護装置を通した伝導パスは、一つの接続ターミナルから次への伝導パ
スより低い抵抗を有する。理想的には、横方向抵抗２０の値は、できるだけ大き
くなければならない。横方向抵抗の値は、コンタクト４の各々及びコンタクト８
の各々の間隔を増加させることによって増加することができる、しかし実現する
と、間隔が若干の値より増加するとき、装置の幅効率は減少する。発明者は、Ｅ
ＳＤ保護装置の「オン」抵抗よりも大体大きな抵抗のどのような値が許容できる
か決定した。従って、バラスティング抵抗器１８の組合わせ及び横の抵抗器２０
は、ＥＳＤ装置３を通して複合の非交差パスの中でＥＳＤ電流を均一に分散する
ために作動する。
【００２６】 図４Ａは、寄生的なバイポーラトランジスタを図で示している発明の例示的な
実施形態の回路図であり、ＥＳＤ装置のドレイン及びソース上の接続ターミナル
４及び８のそれぞれの対の間で流れている「電流パス」によって形成される。図
４Ａで示すように、例示的なＥＳＤ装置の構造体は、ＥＳＤ装置のドレイン接続
ターミナル４に接続されるコレクタ電極を有している複数のオープンベースＮＰ
Ｎトランジスタを形成し、エミッタ電極は、ＥＳＤ装置のソース接続ターミナル
８に接続した。トランジスタを横切る電圧がスナップバック閾値電位を超える時
、複数の寄生的なＮＰＮトランジスタの各々は、ＥＳＤ電流及び電圧状態の上に
他から生じている電流を伝えるためにスナップバックモードに入る。オープンベ
ース装置として、寄生的なＮＰＮトランジスタが示されるが、ベース電極が半導
体基板で実行されるので、装置が必ずしもオープンベースであるというわけでは
ない。しかしベース電極に印加される基板電位は、比較的小さく、寄生的なＮＰ
ＮトランジスタのＥＳＤ保護装置としての性能に実質的に影響を及ぼさない。
【００２７】 図４Ｂは、ＮＰＮトランジスタによって示される可変抵抗を図示した図４Ａで
示される本発明の実施形態の等価回路図である。図４Ｂで、図４Ａで示されるＮ
ＰＮトランジスタは各々がスナップバック保持電圧によって決定されたオフセッ
ト電圧ソース１２５を有する可変抵抗２１としてモデル化される。各々の可変抵
抗２１のための抵抗の値は、それぞれの導電パス中を流れるＥＳＤ電流の関数で
ある。理想的には、前に述べたように、横の抵抗２０は伝導パスの中でＥＳＤ電
流の均一な分配を確実にするようにできるだけ大きくなければならない。この状
態は、横の抵抗２０及び安定抵抗１８を可変抵抗２１と比較して大きくすること
によって満足される。
【００２８】 図５は、本発明の第一の例示的な実施形態の平面図であり、安定抵抗器を形成
するために金属２４及び３４の非交差ストリップを使用する。図５で、装置のド
レイン側の金属２４のストリップは、ＥＳＤ装置３のシリサイド化したドレイン
領域２内の、共通端子１７及び離散的な接続ターミナル４の間で連結される。装
置のソース側の金属３４のストリップは、ソース領域６を共通端子１９に接続す
るためにシリサイド化したソース領域６内の、それぞれの離散的な接続ターミナ
ル８に連結され、それは、例えば、基準電位（例えば接地）のソースに接続され
ることができる。金属２４のストリップは、非交差であるために構成されて及び
間隔３６で分離される。金属３４のストリップは、また、非交差であるために構
成されて及び間隔３８によって分離される。金属の各々のストリップは、ＥＳＤ
電流フローのためのパスを提供して及びバラスティング抵抗を提供する。横の抵
抗は、離散的な接続点に各々の金属ストリップを連結することによって隣接の金
属ストリップの間で示される。本発明の例示的な実施形態で、各々の金属細長片
、ストリップの間の間隔及びドレイン領域２の高さの長さ及び幅は、バラスティ
ング抵抗の所望の量を提供するように選ばれる。発明のもう一つの実施形態で、
電流バラスティングは、装置の一方（すなわち、ドレイン側かソース側）だけで
、提供される。酸化物コーティングは金属ストリップ２４及び３４及び半導体基
板の間で離絶を提供することを支援する。ストリップ２４及び３４の形成は、標
準的な金属溶射手続の部分として少しの特殊加工ステップも必要としない。
【００２９】 図６は、バラスティング抵抗器を形成するためにポリシリコンの非交差ストリ
ップの使用を図で示す本発明の第二の例示的な実施形態の平面図である。本実施
形態において、ポリシリコン・ストリップ４２は、コネクタ４１によって共通端
子１７に接続されて及びコネクタ４３によって短い金属ストリップ５０に接続さ
れる。順番に、短い金属ストリップ５０は、接続ターミナル４によってＥＳＤ装
置３のドレイン領域２に接続される。発明の例示的な実施形態で、金属領域５０
が、ＥＳＤ装置にポリシリコン・ストリップを接続するために使われる。それは
、今の現状技術処理ルールがシリサイド化拡散２に直接にポリシリコンを接続し
ないからである。ストリップ４２は、非交差であるように構成され、間隔４６に
よって分離される。発明のこの例示的な実施形態で、ＥＳＤ装置３のソース側で
、金属ストリップ３４は離散的な接続ターミナル８で、シリサイド化したソース
領域６に連結される。例示的な実施形態で、これらのストリップは、共通端子１
９によって接地にソース領域６を接続する。
【００３０】 図５で示される実施形態のように、ストリップ３４は、非交差であるように構
成され、間隔３８によって分離される。金属ストリップ２４の上にポリシリコン
・ストリップ４２を使う利点は、図５で示される、ポリシリコン・ストリップの
シート抵抗がほぼ金属のシート抵抗より大きな桁であることである。このより高
い抵抗のため、シリサイド化したポリシリコン・ストリップの使用は、金属スト
リップが使われる時よりもコンパクトな構造体ができるようにする。図６で示さ
れる構造体は、どんな追加のプロセスステップなしででも形成されることができ
る。他のポリシリコン層が処理されるとき、ポリシリコン・ストリップ４２は置
かれることができ、従って、下にある酸化物層は、ストリップ３４及び４２の間
で離絶を提供する。金属ストリップ５０及び３４は、標準的なメタライゼーショ
ンプロセス及びコネクタ４１、４３の部分であることができ、例えば、接続ター
ミナル４及び８は、また、標準的な半導体プロセスの部分であるタングステン・
バイアであることができる。
【００３１】 図７Ａは、垂直曲折非交差ストリップを図で示した本発明の第三例示的な実施
形態の平面図である。本実施形態において、各々のストリップ６０及び６４は、
例えば、接合することによって形成される。そして、また、プロセスの部分であ
るコンタクトバイアを有する、ポリシリコン及び金属ストリップが集積回路操作
で異なるレベルで形成される。バラスティング抵抗器６０及び６４は、ポリシリ
コン、バイア及び金属の直列結合によって形成される。各々のバラスティング抵
抗器のコンポーネントを絶縁する同じ機構によって、バラスティング抵抗器６０
及び６４は、絶縁される。装置のドレイン側の上で、垂直曲折非交差ストリップ
６０は、接続ターミナル４によってシリサイド化したドレイン領域２に連結され
る。垂直曲折非交差ストリップ６０は、間隔７２によって分離される。垂直に曲
折非交差ストリップ６４は、ソース装置の側で、接続ターミナル８でシリサイド
化したソース領域６に連結される。ストリップ６４は、非交差であるために構成
されて及び間隔７６によって分離される。
【００３２】 図７Ｂは、発明の第三実施形態に従う一つの垂直に曲折ストリップ６０の断面
図である。この曲折ストリップは、ＥＳＤ装置３のドレイン領域２に、共通端子
１７を接続する。外部コネクタ１７で始まり、ストリップ６０は、ポリシリコン
７８のセグメントまで下に向かってコネクタ４１、上にもう一つのコネクタ４１
、金属層５０、バイア８１、第二の金属層８３のセグメント、第二バイア８４、
及び第三金属層８２のセグメントを含む。第三金属層８２のセグメントは、ポリ
シリコン層７８のもう一つのセグメントに、バイアの直列結合を通して、第二の
金属層のセグメント、もう一つのバイア、第一の金属層のセグメント及びコネク
タに接続される。ポリシリコンのこの第二のセグメントは、第三金属層８２の第
二のセグメントに、コネクタ、第一の金属層、バイア、第二の金属層のセグメン
ト及びもう一つのバイアのセグメントを通して接続される。最後に、この例示的
な実施形態で、第三金属層８２の第二のセグメントはバイア８４、第二の金属層
８３のセグメント、もう一つのバイア８１、第一の金属層５０のセグメント及び
接続ターミナル４の直列結合を通して、ＥＳＤ装置３のドレイン領域２に接続さ
れる。本発明の例示的な実施形態で、第一の、第二の及び第三金属層はアルミニ
ウム又は銅膜であることができ、バイア及び接続ターミナルはタングステン・プ
ラグであることができる。これらの直列結合は、バラスティング抵抗器６０を形
成する。本実施形態において、バイアの各々は、かなりの抵抗（例えば進んだ深
いサブミクロン技術で５〜１０オーム）をバラスティング抵抗器６０に加える。
他の層の各々も抵抗を加え、一般的に、金属層の抵抗は、ポリシリコン層７８、
コネクタ４１及びバイア８１及び８４の合成抵抗と比較して無視してよい。７Ａ
図及び７Ｂで表される本発明の例示的な実施形態の利点は、形状のコンパクト性
である。
【００３３】 曲折の数及び層の数は、例示的なだけである。満足なバラスティング抵抗器が
より多いかより少ない層及び／又はより多いかより少しの曲折を使って製造され
ることができることは、企図される。
【００３４】 図８は、各個にバラストされた保護装置電池の配列を図で示した発明の第４の
例示的な実施形態の平面図である。各々の要素保護装置電池９６は、それぞれの
非交差ストリップ１００によって第一のターミナル９０及び第二のターミナル９
４に連結される。非交差ストリップ１００は、バラスティング抵抗を提供する。
非交差ストリップ１００は、バラスト抵抗器１００を形成するために、金属、ポ
リシリコン、垂直曲折ストリップ又はそれらの組合わせを使っが、前に説明した
又は下で説明する実施形態の何でも含むことができる。図８で表される例示的な
実施形態の利点は、比較的小さい領域において実行されることができ、多数のＥ
ＳＤ装置の上にＥＳＤ電流を均一に分散し、従って比較的大きいＥＳＤ現象を扱
うことができる点である。
【００３５】 図９は、発明の第５の実施形態の平面図であって、セグメント化されたドレイ
ン及びソース領域を利用することによる、追加の側部離絶及び改良されたトリガ
ーを提供しているＥＳＤ保護装置である。図９で示される装置は、ポリシリコン
伝導性の素子１０４及び下にある誘電及びウェル又は基板材料によって分離され
る作用面積１０６を含む。伝導性の素子１０４は、ゲート電極に接続されること
を要求されず、従って、発明の代替実施形態で、伝導性の素子は、ゲート電極に
接続されるか又は接続されない。非交差ストリップ１０２は、安定抵抗を提供す
る。非交差ストリップ１０２は、金属、シリサイド化ポリシリコン、垂直曲折ス
トリップ又はそれらのどんな組合わせをも含む、前に説明した実施形態の何でも
含むことができる。図９で示される装置は、ＥＳＤ装置で密に形成している別個
の保護装置電池によって、能率的に領域を利用する。ポリシリコン素子１０４は
、ソース及びドレイン領域で、側部電流を妨げ、非交差ストリップ１０２の間で
離絶を提供する。保護装置電池のごく近傍は、ＥＳＤ装置の改良されたトリガー
を提供する。ＭＯＳテクノロジーを利用している図９で示される発明の実施形態
で、トリガーは、増加するドレイン接合周辺部によって高められる（すなわち寄
生的なｎｐｎトランジスタのｄＶ／ｄｔ（過渡状態）トリガリングを増加させる
ことによって）。更なるトリガーの改善は、増加するドレインゲート・オーバラ
ップ・キャパシタンスは、高いオーム抵抗を通してアースにゲート電極が接続さ
れることをできるようにすることによって図９で示される実施形態で得られる。
セグメント化されたドレイン領域が長いゲート領域の下でチャネル領域の延長部
分によって更に分離されることができることが予想される。
【００３６】 図１０は、局部的な高い電界密度を更に低減するために構成されるＥＳＤ装置
を図で示した発明の第６の実施形態の平面図である。図１０で表される配列は、
ポリシリコン伝導性の素子１１６によって分離される作用面積１２４を含む。非
交差ストリップ１１４は、安定抵抗を提供する。非交差ストリップ１１４は、金
属、ポリシリコン、垂直曲折ストリップ又はそれらのいかなる組合わせでも含む
、前に説明した実施形態の何でも含むことができる。ポリシリコン素子１１６は
、側部電流フローを妨げ、従って非交差ストリップ１１４の間で離絶を提供する
。しかし、ポリシリコン素子１１２の垂直線及び水平物セグメントの交わりで形
成されるコーナーは、比較的高い局部的な電界密度を引き起こす可能性がある。
図１０で示される分割ゲート形状は、局部的な電界密度を低減する。この代替形
状でメインのポリシリコン・ストリップ（ゲート）１２０が、公称トランジスタ
・ゲート長で形成される。ポリシリコン素子１１６は、狭いポリシリコン・スト
リップ１１８によって接続され、該ストリップは、望ましくは、ドレイン領域内
に完全に形成され、集積回路プロセスのために望ましくは最小のデザインルール
より少ないゲート長を有している。スペース１２２は、ポリシリコン・ストリッ
プ１１８及び１２０の間で、また、できるだけ狭く形成される。作用面積１２４
、ポリシリコン・ストリップ１１８及び領域がスペース１２２で位置した作用面
積（Ｎ＋）は、更なるＭＯＳ／バイポーラトランジスタを形成する。このトラン
ジスタ（それはＥＳＤ装置のＭＯＳトランジスタと直列にある）は、その短いゲ
ート長のため、漏れるように故意に形成される。従って、この更なるトランジス
タは、抵抗器として作動し、メイントランジスタのゲートのエッジと接触したド
レインからのＥＳＤ電流をそらす。装置で密集している電流を防ぐために、側部
電流フローは、先に述べたようにポリシリコン素子１１６によって更に妨げられ
る。
【００３７】 本発明が複合の例示的な実施形態に関して説明されるが、先に述べたように、
添付の請求項の範囲内で、行うことができることが意図される。
【図面の簡単な説明】
【図１】 図１（先行技術）は、完全にシリサイド化されたＮＭＯＳ装置の平面図である
。
【図２】 図２（先行技術）は、シリサイドの局所ブロッキングを実行しているシリサイ
ド化したＮＭＯＳ装置の平面図である。
【図３】 図３は、回路図であって、部分的に平面図図形で、バラスティング抵抗及び横
方向抵抗を説明した本発明の例示的な実施形態の図である。
【図４A】 図４Ａは、寄生バイポーラ・デバイスに適用したものを示した本発明の例示的
な実施形態の回路図である。
【図４B】 図４Ｂは、図４Ａで示される例示的実施形態等価回路図であり、寄生的なバイ
ポーラ・デバイスの可変抵抗を図で示し、電圧源のキャパシティをクランプして
いる電圧を示す。
【図５】 図５は、金属の非交差ストリップを図で示した本発明の例示的な実施形態の平
面図である。
【図６】 図６は、ポリシリコンの非交差ストリップを図で示している本発明の例示的な
実施形態の平面図である。
【図７A】 図７Ａは、垂直に曲折非交差ストリップを図で示した、本発明の例示的な実施
形態の平面図である。
【図７B】 図７Ｂは、一つの垂直曲折ストリップの断面図であり、実例の目的のために、
垂直に曲折非交差ストリップ６０のうちの一つが、図７Ｂで示される。
【図８】 図８は、各個の安定保護装置電池の配列を図で示した本発明の例示的な実施形
態の平面図である。
【図９】 図９は、セグメント化されたドレイン及びソース領域を利用した改良されたト
リガーを提供する安定保護装置電池の配列を図で示した本発明の実施形態の平面
図である。
【図１０】 図１０は、安定保護装置電池の配列を図で示した本発明の実施形態の平面図で
あり、セグメント化されたドレイン領域を利用している改良されたトリガーを提
供し、局所高電流密度を縮小するために構成される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＩＬ，Ｊ Ｐ，ＫＲ，ＳＧ (72)発明者 ヴァーヘージ， コーエン， ジェラー ド， マリア アメリカ合衆国， ニュージャージー州， プリンストン， キャッスルトン ロー ド 77 Ｆターム(参考） 5F038 AR09 AR21 AV06 BH02 BH13 EZ20 5F048 AA02 AC01 BF06 BF16 CC01 CC06 CC08 CC15 CC16 CC18

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 過電圧状態から電子回路のノードを保護するための、第一の領
    域及び第二の領域を有している静電放電高感度（ＥＳＤ）装置の電流を安定させ
    る装置であって、前記装置は、 第一の領域にそれぞれの電気コンタクトを提供するために、ＥＳＤ高感度装置
    の第一の領域に複数の離隔配置された接続ターミナルを備え、第一の領域及び離
    隔配置された接続ターミナルは、離隔配置された接続ターミナルの連続したもの
    の間で、側部抵抗を示すように構成されており、 各々の第一の端及び第二を有する複数の絶縁した非交差伝導性のストリップと
    を備え、絶縁した非交差伝導性のストリップの各々の第一の端部が電気的にノー
    ドに接続しており、絶縁した非交差伝導性のストリップの各々の第二の端部が複
    数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続している装置。
  2. 【請求項２】 第二の領域にそれぞれの電気コンタクトを提供するために、Ｅ
    ＳＤ高感度装置の第二の領域で、複数の更なる離隔配置された接続ターミナルを
    更に備え、第二の領域及び離隔配置された接続ターミナルは、更なる離隔配置さ
    れた接続ターミナルの連続したものの間で、側部抵抗を示すために構成されてお
    り、 各々が第一の端部及び第二の端部を有する複数の更なる非交差伝導性のストリ
    ップを更に備え、更なる非交差伝導性のストリップの各々の第一の端部が、更な
    る離隔配置された接続ターミナルのそれぞれ異なる一つに電気的に接続されてお
    り、 更なる非交差伝導性のストリップの各々の第二の端部が、基準電位のソースに
    接続されている、請求項１に記載の装置。
  3. 【請求項３】 ＥＳＤ高感度装置が寄生的バイポーラトランジスタを形成する
    ＮＭＯＳ ＥＳＤ装置を備え、 第一の領域がドレイン領域であり、第二の領域がソース領域であり、第三の領
    域がゲート領域であり、前記装置が複数の伝導性の素子を含み、各々の伝導性の
    素子が、ＥＳＤ装置の第三領域に電気的に接続しており、複数の離隔配置された
    接続ターミナルの隣接のしたものそれぞれの対の間の第一の領域に延び、さらな
    る離隔配置した接続ターミナルの複数の隣接したもののそれぞれの対の間のＥＳ
    Ｄ装置の第２領域に延びた請求項２に記載の装置。
  4. 【請求項４】 絶縁した非交差伝導性のストリップの各々は、抵抗を示し、第
    一の領域及び複数の離隔配置された接続ターミナルは、側部抵抗が、少なくとも
    一つの非交差によって伝導性のストリップによって示される抵抗と比べ比較的大
    きいように構成される請求項１に記載の装置。
  5. 【請求項５】 完全にＥＳＤ装置の第一の領域にある複数の伝導性の素子を更
    に備え、各々の素子が第一の端部及び第二の端部を有し、素子の第一の端部はＥ
    ＳＤ装置の第一の領域で電気的に接続され、第二の端部は、離隔配置された接続
    ターミナルのそれぞれの対の間で、ＥＳＤ装置の第一の領域を横切って延びた、
    請求項４に記載の装置。
  6. 【請求項６】 静電破壊（ＥＳＤ）保護装置であって、 第一の半導体型のドレイン領域を含み、ドレイン領域は、該ドレイン領域にそ
    れぞれの電気コンタクトを提供する複数の離隔配置された接続ターミナルを備え
    、ドレイン領域及び離隔配置された接続ターミナルが、離隔配置された接続ター
    ミナルの連続したものの間に、側部抵抗を示すために構成され、 第二の半導体型のチャネル領域を備え、該チャネル領域は、所定の長さ及び幅
    を有し、チャネル領域の幅に沿って、ドレイン領域と物理的に接触し、 第一の半導体型のソース領域を備え、該ソース領域はチャネル領域の幅に沿っ
    て、チャネル領域と物理的に接触し、チャネル領域の長さによってドレイン領域
    から分離されており、 チャネル領域から絶縁され、その上に配置されるゲート電極を備え、 複数の絶縁した非交差伝導性のストリップを備え、該ストリップは各々の第一
    の端部及び第二の端部を有し、絶縁された非交差伝導性のストリップの各々の第
    一の端部は、電気的に一般の電気的に伝導性のターミナルに接続しており、非交
    差伝導性のストリップの各々の第二の端部は、複数の離隔配置された接続ターミ
    ナルのそれぞれ異なる一つに接続している装置。
  7. 【請求項７】 ソース領域にそれぞれの電気コンタクトを提供するための、Ｅ
    ＳＤ保護装置のソース領域での複数の更なる離隔配置された接続ターミナルを備
    え、ソース領域及び離隔配置された接続ターミナルが、更なる離隔配置された接
    続ターミナルの連続したものの間で、側部抵抗を示すために構成されており、 複数の更なる非交差伝導性のストリップを備え、該ストリップは、各々の第一
    の端部及び第二の端部を有し、更なる非交差伝導性のストリップの各々の第一の
    端部は、電気的に更なる離隔配置された接続ターミナルのそれぞれ異なる一つに
    接続しており、更なる非交差伝導性のストリップの各々の第二の端部は基準電位
    のソースに接続している請求項６に記載のＥＳＤ装置。
  8. 【請求項８】 ドレイン領域は、複数のドレイン領域にセグメント化され、各
    々のセグメント化されたドレイン領域は、離隔配置された接続ターミナルのそれ
    ぞれ異なる一つを備え、セグメント化されたドレイン領域は、第二の型の半導体
    のそれぞれのチャネルによって分離されており、 ソース領域は複数のソース領域にセグメント化され、各々のセグメント化され
    たソース領域は、更なる離隔配置された接続ターミナルのそれぞれ異なる一つを
    備え、セグメント化されたソース領域は、第二の型の半導体のそれぞれのチャネ
    ルによって分離されている請求項６に記載のＥＳＤ装置。
  9. 【請求項９】 更なるゲート電極を更に備え、 複数の伝導性の素子であって、離隔配置された接続ターミナルの隣接するもの
    の間にあるドレイン領域のそれぞれの領域から絶縁され、その上に配置されてい
    る伝導性の素子と、 ゲート電極に隣接しているがゲート電極から分離したドレイン領域のエリア内
    のドレイン領域より上に位置し、そこから絶縁された接続素子と、を含む請求項
    ６に記載のＥＳＤ装置。
  10. 【請求項１０】 静電破壊（ＥＳＤ）保護装置であって、 複数のコンポーネントＥＳＤ装置を備え、各々のコンポーネントＥＳＤ装置は
    、 第一の半導体型の第一の領域を備え、第一の領域は、第一の領域にそれぞれの
    電気コンタクトを提供する複数の離隔配置された接続ターミナルを含み、第一の
    領域及び離隔配置された接続ターミナルが、離隔配置された接続ターミナルの連
    続したものの間で、側部抵抗を示すために構成されており、 第二の半導体型の第二の領域を備え、第二の領域は、第二の領域にそれぞれの
    電気コンタクトを提供する複数の更なる離隔配置された接続ターミナルを含み、
    第二の領域及び更なる離隔配置された接続ターミナルが更なる離隔配置された接
    続ターミナルの連続したものの間で、側部抵抗を示すために構成されており、 第一の及び第二の一般の電気的に伝導性のターミナルを備え、 複数の第一の非交差伝導性のストリップを備え、各々、第一の端部及び第二の
    端部を有し、第一の非交差伝導性のストリップの各々の第一の端部が、電気的に
    第一の一般の電気的に伝導性のターミナルに接続し、第一の非交差伝導性のスト
    リップの各々の第二の端部が、第一の領域を有する電気コンタクトを作るために
    、複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続されており
    、 複数の第二の非交差伝導性のストリップを備え、各々、第一の端部及び第二の
    端部を有し、第二の非交差伝導性のストリップの各々の第一の端部が、電気的に
    第二の一般の電気的に伝導性のターミナルに接続し、第二を有するコンタクトに
    領域を作るために第二の非交差伝導性のストリップの各々の第二の端部は複数の
    更なる離隔配置された接続ターミナルのそれぞれ異なる一つに接続され、 コンポーネントＥＳＤ装置の全ての第一の一般の電気的に伝導性のターミナル
    を接続している第一の導体を備え、 コンポーネントＥＳＤ装置の全ての第二の一般の電気的に伝導性のターミナル
    を接続している第二の導体を備える装置。
JP2001550813A 2000-01-04 2001-01-04 電流バラスティングｅｓｄ高感度装置のための装置 Expired - Lifetime JP5019689B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17432600P 2000-01-04 2000-01-04
US60/174,326 2000-01-04
US09/583,141 US6587320B1 (en) 2000-01-04 2000-05-30 Apparatus for current ballasting ESD sensitive devices
US09/583,141 2000-05-30
PCT/US2001/000182 WO2001050533A1 (en) 2000-01-04 2001-01-04 Apparatus for current ballasting esd sensitive devices

Publications (3)

Publication Number Publication Date
JP2003519926A true JP2003519926A (ja) 2003-06-24
JP2003519926A5 JP2003519926A5 (ja) 2011-12-15
JP5019689B2 JP5019689B2 (ja) 2012-09-05

Family

ID=26870119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001550813A Expired - Lifetime JP5019689B2 (ja) 2000-01-04 2001-01-04 電流バラスティングｅｓｄ高感度装置のための装置

Country Status (5)

Country Link
US (1) US6587320B1 (ja)
EP (1) EP1245048A1 (ja)
JP (1) JP5019689B2 (ja)
TW (1) TW488061B (ja)
WO (1) WO2001050533A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098453A (ja) * 2011-11-04 2013-05-20 Renesas Electronics Corp 半導体装置
JP2015029103A (ja) * 2009-03-11 2015-02-12 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947268B2 (en) * 2002-02-05 2005-09-20 Oki Electric Industry Co., Ltd. ESD-protecting circuit and LSI using the same
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
US6927458B2 (en) * 2003-08-08 2005-08-09 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP4170210B2 (ja) * 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005209792A (ja) 2004-01-21 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置
KR100568515B1 (ko) * 2004-12-06 2006-04-07 삼성전자주식회사 저항 소자를 구비한 반도체소자 및 그 제조방법
US20060234399A1 (en) * 2005-04-15 2006-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Meander metal line under the pad for improved device MM ESD performance
DE102005022763B4 (de) * 2005-05-18 2018-02-01 Infineon Technologies Ag Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US7397089B2 (en) * 2005-08-10 2008-07-08 Skyworks Solutions, Inc. ESD protection structure using contact-via chains as ballast resistors
US7595245B2 (en) * 2005-08-12 2009-09-29 Texas Instruments Incorporated Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
US7709896B2 (en) * 2006-03-08 2010-05-04 Infineon Technologies Ag ESD protection device and method
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
US7557413B2 (en) * 2006-11-10 2009-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Serpentine ballasting resistors for multi-finger ESD protection device
US8008747B2 (en) 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
US8946942B2 (en) * 2008-03-03 2015-02-03 Alpha And Omega Semiconductor Incorporated Robust semiconductor power devices with design to protect transistor cells with slower switching speed
EP2335283B1 (en) 2008-09-11 2017-08-02 Nexperia B.V. Protection for an integrated circuit
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
JP2011071329A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
US8987778B1 (en) * 2009-12-16 2015-03-24 Maxim Integrated Products, Inc. On-chip electrostatic discharge protection for a semiconductor device
US9293452B1 (en) * 2010-10-01 2016-03-22 Altera Corporation ESD transistor and a method to design the ESD transistor
US8981484B2 (en) * 2011-06-27 2015-03-17 Marvell World Trade Ltd. Ballast resistor for super-high-voltage devices
US9059168B2 (en) * 2012-02-02 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable meander line resistor
US8890222B2 (en) 2012-02-03 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Meander line resistor structure
CN103280458B (zh) * 2013-05-17 2015-07-29 电子科技大学 一种集成电路芯片esd防护用mos器件
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US9543430B2 (en) 2014-11-03 2017-01-10 Texas Instruments Incorporated Segmented power transistor
US10115718B2 (en) 2016-04-21 2018-10-30 Globalfoundries Inc. Method, apparatus, and system for metal-oxide-semiconductor field-effect transistor (MOSFET) with electrostatic discharge (ESD) protection
US11152505B2 (en) 2018-06-28 2021-10-19 Texas Instruments Incorporated Drain extended transistor
US10461182B1 (en) 2018-06-28 2019-10-29 Texas Instruments Incorporated Drain centered LDMOS transistor with integrated dummy patterns
US11374124B2 (en) 2018-06-28 2022-06-28 Texas Instruments Incorporated Protection of drain extended transistor field oxide
CN110824181B (zh) * 2019-10-18 2021-10-15 中国航空工业集团公司西安飞行自动控制研究所 一种低电阻敏感器件信号连接方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136359A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
JPH02105562A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH02273971A (ja) * 1989-03-13 1990-11-08 Philips Gloeilampenfab:Nv 保護回路をそなえた半導体デバイス
JPH1050933A (ja) * 1996-08-02 1998-02-20 Nippon Steel Corp 入力保護回路
JPH10242296A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置
JPH1187631A (ja) * 1997-09-09 1999-03-30 Nec Corp 半導体装置
JPH11103021A (ja) * 1997-09-26 1999-04-13 Seiko Instruments Inc 保護回路および保護回路を用いた電子回路

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1380427A (en) 1970-12-07 1975-01-15 Hitachi Ltd Apparatus for scanning the signals applied to an array of semiconduc tor devices
US4306246A (en) 1976-09-29 1981-12-15 Motorola, Inc. Method for trimming active semiconductor devices
DE2852621C4 (de) 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
JPH0821632B2 (ja) 1987-01-10 1996-03-04 三菱電機株式会社 半導体集積回路
DE58906972D1 (de) 1988-08-16 1994-03-24 Siemens Ag Bipolartransistor als Schutzelement für integrierte Schaltungen.
US5248892A (en) * 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
US4930036A (en) 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
DE4003560A1 (de) 1990-02-06 1991-08-08 Siemens Ag Schaltungsanordnung zum schutz von anschluessen integrierter schaltkreise
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
JP3318774B2 (ja) 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
US5218222A (en) 1992-09-16 1993-06-08 Micron Semiconductor, Inc. Output ESD protection circuit
US5404041A (en) * 1993-03-31 1995-04-04 Texas Instruments Incorporated Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5498892A (en) 1993-09-29 1996-03-12 Ncr Corporation Lightly doped drain ballast resistor
TW247368B (en) * 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
DE4341170C2 (de) 1993-12-02 2001-05-03 Siemens Ag ESD-Schutzstruktur für integrierte Schaltungen
JPH088441A (ja) 1994-06-23 1996-01-12 Sony Corp デュアルゲート型電界効果トランジスタ
JP2638537B2 (ja) 1995-01-11 1997-08-06 日本電気株式会社 半導体装置
DE19507313C2 (de) 1995-03-02 1996-12-19 Siemens Ag Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19510777C1 (de) 1995-03-24 1996-06-05 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
US5602409A (en) 1995-07-13 1997-02-11 Analog Devices, Inc. Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits
US5654860A (en) 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
WO1997020348A1 (en) 1995-11-30 1997-06-05 Micron Technology, Inc. Structure for esd protection in semiconductor chips
US5637902A (en) 1996-01-16 1997-06-10 Vlsi Technology, Inc. N-well resistor as a ballast resistor for output MOSFET
US5547881A (en) 1996-03-06 1996-08-20 Taiwan Semiconductor Manufacturing Company Ltd Method of forming a resistor for ESD protection in a self aligned silicide process
JP3717227B2 (ja) 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
US5721439A (en) 1996-04-10 1998-02-24 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry
US5744839A (en) 1996-06-11 1998-04-28 Micron Technology, Inc. ESD protection using selective siliciding techniques
KR100188135B1 (en) 1996-06-27 1999-06-01 Samsung Electronics Co Ltd Protection device of semiconductor device
US5763919A (en) 1996-07-08 1998-06-09 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry having dispersed parallel paths
TW305071B (en) * 1996-08-14 1997-05-11 Winbond Electronics Corp The MOSFET in electro-static discharge protecting circuit
US5796570A (en) 1996-09-19 1998-08-18 National Semiconductor Corporation Electrostatic discharge protection package
US5793083A (en) 1996-11-25 1998-08-11 Texas Instruments Incorporated Method for designing shallow junction, salicided NMOS transistors with decreased electrostatic discharge sensitivity
TW408465B (en) 1997-01-24 2000-10-11 United Microelectronics Corp The manufacture method of anti-electrostatic discharge device
US5990520A (en) 1997-02-07 1999-11-23 Digital Equipment Corporation Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process
US5854504A (en) 1997-04-01 1998-12-29 Maxim Integrated Products, Inc. Process tolerant NMOS transistor for electrostatic discharge protection
US5991134A (en) 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
US5834356A (en) 1997-06-27 1998-11-10 Vlsi Technology, Inc. Method of making high resistive structures in salicided process semiconductor devices
JPH1187727A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体装置
US6022769A (en) 1997-12-23 2000-02-08 Texas Instruments -- Acer Incorporated Method of making self-aligned silicided MOS transistor with ESD protection improvement
US6028758A (en) 1998-01-16 2000-02-22 Vantis Corporation Electrostatic discharge (ESD) protection for a 5.0 volt compatible input/output (I/O) in a 2.5 volt semiconductor process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136359A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
JPH02105562A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH02273971A (ja) * 1989-03-13 1990-11-08 Philips Gloeilampenfab:Nv 保護回路をそなえた半導体デバイス
JPH1050933A (ja) * 1996-08-02 1998-02-20 Nippon Steel Corp 入力保護回路
JPH10242296A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置
JPH1187631A (ja) * 1997-09-09 1999-03-30 Nec Corp 半導体装置
JPH11103021A (ja) * 1997-09-26 1999-04-13 Seiko Instruments Inc 保護回路および保護回路を用いた電子回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029103A (ja) * 2009-03-11 2015-02-12 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
JP2013098453A (ja) * 2011-11-04 2013-05-20 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
EP1245048A1 (en) 2002-10-02
TW488061B (en) 2002-05-21
JP5019689B2 (ja) 2012-09-05
US6587320B1 (en) 2003-07-01
WO2001050533A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
JP5019689B2 (ja) 電流バラスティングｅｓｄ高感度装置のための装置
JP2003519926A5 (ja)
US7354813B2 (en) Method for electrostatic discharge protection in integrated circuits
US6583972B2 (en) Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
US6927458B2 (en) Ballasting MOSFETs using staggered and segmented diffusion regions
US7985644B1 (en) Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region
US20100327343A1 (en) Bond pad with integrated transient over-voltage protection
TW583761B (en) ESD protection for a CMOS output stage
JP2004531047A (ja) 高速トリガリングのためのコンパクト内部寸法及び外部オンチップ・トリガリングを有するシリコン制御整流器静電放電保護デバイス
JP3573674B2 (ja) 半導体集積回路の入出力保護装置とその保護方法
JP2007235151A (ja) 集積回路用の保護構造
KR100369361B1 (ko) 실리사이드 정전방전보호 트랜지스터를 갖는 집적회로
US6347026B1 (en) Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides
JPH08274267A (ja) 半導体装置
US10615076B2 (en) Semiconductor chip having on-chip noise protection circuit
CN111785717B (zh) Scr静电保护结构及其形成方法
US6061218A (en) Overvoltage protection device and method for increasing shunt current
JP4942278B2 (ja) Ｅｓｄ−センシティブ回路のためマルチ・フィンガ電流バラスティングｅｓｄ保護回路及びインタリーブ配置されたバラスティング
JPH09139468A (ja) 半導体集積回路装置
US20070034969A1 (en) Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
US20050161707A1 (en) Esd-robust power switch and method of using same
JP4974485B2 (ja) 半導体集積回路装置
US6597021B2 (en) Protection circuit and semiconductor device
US7053452B2 (en) Metal oxide semiconductor device for electrostatic discharge protection circuit
JP3574359B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111019

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5019689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term