TW488061B - Apparatus for current ballasting ESD sensitive devices - Google Patents

Apparatus for current ballasting ESD sensitive devices Download PDF

Info

Publication number
TW488061B
TW488061B TW090100198A TW90100198A TW488061B TW 488061 B TW488061 B TW 488061B TW 090100198 A TW090100198 A TW 090100198A TW 90100198 A TW90100198 A TW 90100198A TW 488061 B TW488061 B TW 488061B
Authority
TW
Taiwan
Prior art keywords
esd
connection terminals
region
area
conductive
Prior art date
Application number
TW090100198A
Other languages
English (en)
Inventor
Christian Cornelius Russ
Koen Gerard Maria Verhaege
Original Assignee
Sarnoff Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sarnoff Corp filed Critical Sarnoff Corp
Application granted granted Critical
Publication of TW488061B publication Critical patent/TW488061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 488061 A7 B7_ 五、發明說明（1 ) 本專利申請案主張美國前專利號碼60/174,326申請於1月 4日2000年之利益，其中之内容以引述之方式併入本文。 發明範圍 此一發明一般係屬於電子設備之電流保護及特別者屬於 全矽化物之靜電靈敏裝置中之電流鎮流。 發明背景 積體電路爲按一電壓形式接收輸入信號及傳送輸出信號 之金屬-氧化半導體（MOS)。此種裝置爲了依積體電路來實 施俾減少電路之量及使電路能在高頻率且具有甚低之電力 需要故製造成非常小之裝置尺寸。此種裝置之問題無論如 何極易遭受施加至積體電路之輸入端子輸出端子或内部電 路節點之過電壓而破壞。用於這些裝置之閘氧化爲一般之 非常的薄及如果所施加之電壓超過即使是相對爲低之電壓 並能使之破壞。此種破壞可能造成立即或快速之電晶體或 其他裝置之損壞。過電壓大多爲由於成靜電放電（ESD)之 形式而造成。如所知，ESD事件，且主要的，可能出現有 相對的較大之可能爲以安培計之電流。爲了對抗此種合併 之ESD事件問題，MOS裝置之製造家設計提供可經通路迅 速將節點放電之保護裝置。該保護裝置放置於一裝置之輸 入緩衝器或一裝置之輸.出緩衝器墊與一參考電位之電源 (如，接地）之間來快速將來自裝置可能有害之ESD電壓予 以導去。注意使用所謂之ESD裝置，ESD保護裝置，及ESD 靈敏裝置在此一文件可以通用。 圖1示出一 ESD裝置之頂視圖。舉例之裝置爲一具有源極 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 A7 B7 五 Λ發明說明（2 及及極區域及在-通道上將源極及没極 —Ν-通道咖電晶體來實施者。 广閉電極如 般來實施，但在ESD保護模式中按如同電晶體 極區域相符之-集極區域，-與源極區域相=射 ，-與通道區域相符之基極區域之 域 在標準之架構中，間電極採用_直接連。 接被連接至參考電壓之電源(如，接地)上電：連 極電晶體之集極與射極間之電位 —二：、’ S雙 電壓即所^田 > 卜土、古 ce馬幸又一預先決定之 回至-較變電壓爲高時，電壓I快速反 #又低艾私壓。孩裝置將電壓嵌位在此—較低 ，如所謂之快速反回電壓。 ' 呈理一亞片Μ、 導％之杈式中，電晶體 見非Ί阻抗’且’如此將任何電流導電至接地。
+ : π斤丁保漠裝置’包括多個溝通使相對高之ESD “丁以導電以便減低裝置上之電壓及電流程度。每一溝 ^由-在電晶體3之没極區域2中之金屬連接端子4及電晶 ^源極6中—相符之金屬連接端子8來界定。連接端子4 連接至固體金屬連接體ljL。金屬開孔或槽口7由於不同之 製程理由有時是有其需要的。理想情形，當在一謂情況 時’在每-對連接端子間所產生有多個非交又及非分離之 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 通路被建立有實質上相斧之，，電流通路"來放電該一esd電 流。 在半導製程中另一趨向爲對M〇S電晶體之源極及汲極區 域加上矽化物以便改善其功能。矽化物之區域一般較形成 源極及汲極區域之摻雜之矽顯示有較低之表面電阻値。 -5- 本紙張尺度適用中關家標準（5^7見格（21G χ 297公髮
經濟部智慧財產局員工消費合作社印副代 五、發明說明（3 ) 對一 ESD保護裝置之閘極及源極加上矽化物，無論如 何，會影響裝置之功能，原因爲矽化物在靠近閘極可能有 一相對粗糙之邊緣，此可能引致該處高電場及高電流密度 (及溫度上相對之增加）而致之邊緣之遞降。原因爲矽化物 具有一相對低之薄板電阻値使全部裝置之電流能互解至一 較小之裝置區域並造成立即之破壞。 ； 曾試圖將ESD保護裝置中之閘極-至-連接之間隔予以增 加’置矽化物遠離熱產生之集極-基極接合區以企劃減少 石夕化物故障之可能。此種裝置之一示於圖2並説明如下。 此種方法，無論如何，用於對ESD保護裝置以選擇用矽化 物加至裝置之源極及汲極之部分來防止，將增加裝置之幾 何面積及需要特別之處理步驟。 如美國專利Νο· 5,763,919所述藉使用具有分散之平行放 電通路之一 M〇S電晶體陣列架構來對ESD保護提供保護之 企圖。此種分散平行放電通路在架構之η -井區域内及在 Ν+汲極區域内被形成。n +之部分至基底接合來靠近當地 氧化或STI。介面可能顯示有機械應力之產生，其中有， 私場I焦，電流洩漏及易受破壞。此一架構由於Ν，井亦具 有非-線性放電通路電阻且架構之功能依擴散/井電阻値而 足此一架構之另一特举爲分散平行放電通路與基底間未 加以分隔，如此造成對基底之電位破壞（分散之Ν +汲極區 域）及加有不需要之外加寄生之電容（分散Ν +區域及井 區域）。 發明簡述 (請先閱讀背面之注意事項再填寫本頁) 訂---------% -6-
經濟部智慧財產局員工消費合作社印製 發明用於鎮流一 ESD保護裝 济泰1¾目丨丨一 1 衣直具祖貫她於本裝置中。韵 t且則㈣合至E㈣護裝置之—共用連接㈣_ 〈夕個成間隔之連接端子間之非交叉導電連 接接㈣咖裝置之連接端予間之各自之鎮流電阻Y成達 桉發明之一方面導電線條由金屬來形成。 按照發明之另一方面導電線條由多晶矽來形成。 按照發明之尚有另—方面導電線條由通道及連接層之一 垂直曲折連接體來形成。 曰 按照發明之另-方面，連接端子間之側面電阻値藉在每 一對端子間分段該處之ESD裝置之汲極區域來增大。 按照發明之尚有之另一方面連接端子間之側面電阻値藉 界定具有平行至ESD裝置之閘電極之一部及導電線條間^ 伸較遠之部分之一較遠之閘電極來增大。 按照發明之另一方面，ESD裝置如同多個部分平行-連接 之ESD裝置般來實施，每一部分ESD具有一汲極區域，一 閘極區域及一源極區域及包括一在一共同電氣導電端子與 在母 ESD裝置之各自之没極區域内一各自多個成間隔之 連接端子間形成一各自之多個鎮流電阻之多個非交又之導 電線條。 應了解，以上概述及0下詳細之説明爲舉例者，非發明 之限制。 圖面重點説明 本發明當在配合所附之圖面及以下詳細之説明加以閱讀 時將能獲得較佳之了解，應強調者按照一般之經驗，圖面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11111丨丨丨"·丨丨丨丨丨丨丨訂·丨丨丨丨丨丨丨-線· (請先閱讀背面之注音？事項再填寫本頁) 488061 A7 B7 五、發明說明（5 ) 不同之特點非依尺寸繪出。相反的，不同特徵之尺寸爲求 清晰任意予以延伸及縮小。包括於圖面中者有下列圖面·· 圖1(先前技藝）爲一全矽化物之NMOS裝置之一平面圖； 圖2 (先前技藝）爲實施矽化物本地阻絕之一碎化物之 NMOS裝置； 圖3爲發明顯示有鎮流電阻及側面電阻之一舉例之具體 實施例之部分成平面圖形式之一示意圖； 圖4 A爲發明顯示有應用寄生雙極裝置之一例舉之具體實 施例之一示意圖； 圖4B爲發明顯示有寄生雙極裝置之可變電阻及指出電壓 電源又電壓嵌位能力之一例舉之具體實施例之示意圖（如 圖4 A ); 〜 圖5爲發明顯示有金屬之非交叉線條之一例舉之具體實 施例之平面圖； 圖6爲發明顯示有多晶矽之非交叉線條之一例舉之具體 貫施例之平面圖； 圖7 A爲發明顯示有垂直曲折非交叉之線條之一例舉之具 體實施例之一平面圖； 圖7B爲用於顯示之目的，在圖面7B中所示一垂直曲折 之非X又線條6 0，一單一垂直曲折之線條之橫斷面圖； 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖8爲發明顯示有各別之鎮流保護裝置單元之一陣列之 一例舉之具體實施例之平面圖； 圖9爲發明顯示有利用分段之汲極及源極區域提供改良 觸發 < 鎮流保護裝置單元之一具體實施例之一平面圖；及 圖1 0爲發明顯示有提供利用一分段之没極及架構來減低 -8 -
A7 "------ B7__ 五、發明說明（6 ) 當地高電流密度之改良觸發之鎮流保護裝置之一具體實施 例之平面圖。 發明詳述 中雖然本發明用一NMOS ESD裝置其運作如一寄生之NpN 電晶體般來加以説明，但企圖爲發明可使用用於其他之 裝置（如，M0S或雙極）諸如其運作如寄生之pNp電晶 體，二極體（如，齊納二極體，雪崩二極體），矽控制之= 流器之PMOS保護裝置。這些替代之具體實施例中，一 $ E S D保濩裝置具有多個平行之連接。 按以上所述，減低當地化之電氣電流方法之一爲裝置加 上一鎮流電阻。圖2(先前技藝）爲一矽化物之NM〇s裝置之 一平面圖，該一裝置利用矽化物之當地阻絕來導致電流鎮 流。ESD保護裝置示於圖2，包含有分離連接之端子4及^ 具有僅在連接區域2及6被施加有矽化物。剩餘之汲極區域 12及源極區域14未被矽化。電流鎮流由於其中未施加矽化 物（如區域1 2及1 4)架構之寬度與區域之長度之外形比而 得出。所述於圖2之架構缺點之一爲需要來形成被外加有 矽化物裝置僅汲極及/或選擇之M0S裝置之源極電極之一 部分該處外加之處理步驟是非常化費的，及在某些情況， 已知會減少產量及/或減彳氐積體電路處理之功能。 本發明藉外部連接與ESD裝置之連接電極間產生分開之 電氣隔離之鎮流通路或電流載流裝置被加以保護來克服先 前技藝之缺點。此種分開之鎮流電流通路較先前技藝之裝 置可將電流分配的更爲平均。減低電流集中，接著減低 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線一 經濟部智慧財產局員工消費合作社印製
經濟部智慧財產局員工消費合作社印製
五、發明說明（7 ) ESD裝置之當地化之熱量。發明之—例舉之具體實施例中 2顯不在通道間有側面電阻之非交叉電阻之通道大量的界 疋]^SD電流。通遒間電阻通道及側面電阻之合併確保流過 <電流在通道中平均之分配，限定ESD流通電流及大量減 低電流集中。 、原因馬現行發明之鎮流電路通路爲與半導體基底分開， 較先則技藝有數種優點。這些優點包括保護之功能與分散 /、井電阻獨立及不致有本地化及矽間由於材料介面而遭致 上之機械應力。被加上之機械應力之缺點包括增加（1) 兒琢本地化，（2)洩漏電流，（3)破壞之可能。且，本發明 分開^鎮流電流通路提供較先前技藝包括鎮流電阻線性 化，鎮/心電阻較低之値，無增加之接合電容，較緊湊之規 W及”、、額外之裝私步驟（如同具有石夕化物阻絕裝置一樣）之 其他優點。 7 圖3爲發明顯示有鎭流電阻及側面電阻之一例舉之具體 實施例之部分成平面之一示意圖。在此一具體實施例中， 金屬連接1 7代表，例如，一積體電路之外部連接，經多 個乏非父叉〈電阻元件丨8連接至ESD保護裝置3之一汲極 區域2。如以下所説明，每一元件18提供一纟自之鎮流電 阻。在ESD裝置3之汲極·區域2上電阻元件18間爲多個電阻 =件2 0。這些元件之每一個提供一增大之電阻元件1 8之 鎭流影響之側面電阻。側面電阻爲ESD裝置3之汲極2及其 自己提供之電氣分開之架構下之產物。原因爲汲極區域爲 相對时，鄰近之連接端子間存在有相當大之電阻値。此 -10- 本紙張尺度適財關家標準（CNS)A4規格⑵0x 297公 if先閱讀背面之注意事項再填寫本頁) --------訂---------線·! 經濟部智慧財產局員工消費合作社印製 488061 A7 B7 五、發明說明（8 ) 一電阻沿裝置成相加使得最右連電極與最左之連接器6間 之電阻値爲其間電阻値之總和。ESD裝置3之源極區域亦 包含有鎮流電阻1 8及側面電阻2 0。 雖然發明之例舉之具體實施例ESD裝置耦合至一外部連 接17，亦可視爲ESD裝置耦合至來自保護之電路中之其他 節點使之免於過電壓之情況。例如，ESD裝置可耦合至電 路之正及負之操作之電力連接上。當在圖3所示鎮流電阻 耦合至ESD裝置之源極及汲極二區域之時，可設想爲僅連 接至其源極區域或僅汲極區域。
在非交叉之電阻通道中電流之平均分配產生之原因爲， 如果一通道吸收較其他通道爲多之電流，跨於電阻性通道 1 8之電壓降增加，結果爲外部連接1 7上爲較高之電壓。 比一較高之電壓，接著，引發較大之電流流經其他非交叉 之通道，造成較高之電流在其他通道中之一通道之再分 配。此一分析爲假定該等通道與裝置不同。側面電阻2 0確 保流動在ESD保護裝置之連接端子間之電流得以減低之原 因爲，當一 ESD事件時，經ESD保護裝置之導電通路較之 與連接端子與次一個成之導電通路具有較低之電阻値。理 想情形側面電阻2 0之値可能越大越好。側面電阻之値可藉 增加每一連接4與每一連，接8之距離而增加，無論如何，應 了解，裝置寬度效益當距離增加至某一値時可能會降低。 發明曾得出此一任何値之電阻値約在較ESD保護裝置之’’關 入π電阻値爲高時是可以接收的。如此，鎮流電阻1 8及側 面電阻20之合併使在多個非交叉通路經ESD裝置3之ESD -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
訂---------線J 經濟部智慧財產局員工消費合作社印製 488061 A7 B7 五、發明說明（9 ) 電流成平均之分配。 圖4A爲發明顯示有在ESD裝置之汲極及源極上由流經二 各自之連接端子4及8間之電流通路所形成之寄生雙極電晶 體之一例舉之具體實施例之示意圖。如圖4 A所示，例舉 之ESD裝置之架構形成一具有將集極連接至ESD裝置之没 極連接端子4及射極電極連接至ESD裝置之源極連接端子8 之多個開路基極NPN電晶體。當在跨於電晶體之電壓超過 快速-反回門檻電壓位時每一個多個寄生NPN電晶體進入一 快速-反回模式來導電ESD電流及其他過電壓情形而致之電 流。雖然寄生NPN電晶體如所示如一開路基極裝置，原因 爲基極電極在半導體基底中來實施，裝置則無必要爲開始 基極。基極電位施加至基極電極上，無論如何爲相對的小且 不足以影響寄生NPN電晶體如一保護ESD裝置般之功能。 圖4B爲發明示於圖4A顯示出由NPN電晶體來顯示之可 變電阻之具體實施例之一相等之原理圖。在圖4 B中，示 於圖4 A之NPN電晶體如同可變電阻2 1之例來顯示，該一 可變電阻21具有一由快速反回保持電壓來決定之偏値電壓 電源125。用於每一可變電阻2 1之電阻値爲流經各自之導 電通路ESD電流之函數。理想情形，如先前所述，側面電 阻2 0必需儘可能的大來確保導電通路中ESD電流之平均分 配。此一條件可藉使側面電阻値2 0及鎮流電阻値1 8較可 變電阻値2 1爲大而達成。 圖5爲發明利用金屬2 4及3 4之非交叉線條來形成鎮流電 阻之一第一例舉之具體實施例之頂視平面圖。在圖5中， -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ▼裝 ----訂-------· A7五 、發明說明（10 B7 化物及;上内之T4之線條核合於㈣裝置3之-梦 裝置===子17與分離連接端4之間。在 連接源極區域6至一例如可之源極區域6來 之一雷 月匕馬連接至參考電位（如，接地） 全屬19内李馬合至各自*離之連接端子8。 括伙、、泉條木構成非交又及由間隔36加以分開。金屬34 、，泉條亦架構成爲非交 、 乂及由間隔3 8加以分開。金屬之每一 屬=供ESD電流流動之—通路及提供鎮流電阻。鄰近金
If U之側面電阻由每—金I㈣對㈣之連接點之轉 2顯示出。在發明之例舉中所選之每一金屬線條之長度 旦、度，及汲極區域2之高度用來提供所需要鎮流電阻之 里▲在發明之另一具體實施例中，電流鎮流僅由裝置之一 i、J來k供（即，僅汲極側或源極側）。氧化塗層增加提供金 屬、泉條2 4及3 4及半導體基底間之分隔。線條2 *及3 4之形 成並不需要任何特殊處理步驟但可能由如正常金屬化製程 中之一部分來完成之。 經濟部智慧財產局員工消費合作社印製 鎮 此 至 金 區 多 λ 線 圖6爲發明顯示出多晶石夕之非交叉線條之使用來形成 流電阻之一第二例舉之具體實施例之一頂視平面圖。在 具組貫施例中’多晶石夕之線條4 2經一連接器4 1連接 共同端子1 7及經一連接.器4 3連接至短金屬線條5 0。短 屬線條50，接著，藉連接端子4連接至ESD裝置3之汲極 域2。在發明之具體實施例中，利用金屬區域5 〇來連接7 晶矽線條至ESD裝置，原因爲現行情況之技藝製程不允許 多晶矽直接連接至矽化物之擴散區2上。線條4 2架構成 13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 488061 A7 五、發明說明（11 非又叉及藉間隔46予以分隔。在本發明之例舉之1體實施 例中，金屬線條34，在裝置3之源極側上，在=離之 連接端上耦合至矽化物源極區域6。在例舉之具體實施 例中，這些線條連接源極區域6經共同端子1 9至接地。 如示於圖5之具體實施例，線條34架構成爲非交又及藉 間隔3一8被分隔。利用多晶石夕線條42代替金屬線條η之』 點，不於圖5，爲多晶矽線條之薄片電阻値之量約較金屬 薄片電阻値爲高。原因爲此—較高之電阻値，使用㈣物 (多晶碎線條較使用金屬線條可使料更爲緊凑之架構 上。示於圖6中之架構之形成可+需任何外加之製程步 驟。多晶發線條42可當在其他多晶碎層被處理時加以沈 積，如此在線條3 4與42之間可提供分隔之一在了之氧化 層。金屬線條5 0及3 4可爲正常金屬化製程及連接器4 i， 43及連接端子4及8之一部分，例如鎢通道亦可爲正常半 導體製程之一部分。 線 圖7 A爲發明顯示出垂直曲折之非交叉線條之一第三例舉 《具體實施例之-頂視示面圖。在此一具體實施例中，線 条6 0及6 4之每一個藉接合而形成，例如，多晶矽及金屬 線條在積體電路製程中在不同層上與亦爲製程一部分之連 接通道來形成。鎮流電阻6 〇及6 4藉多晶矽通道及金屬之 串聯連接而形成。鎮流電阻6〇及64藉分隔每一鎮流電阻 郅分之相同之機制來加以分隔。垂直曲折之非交叉線條6〇 在裝置之汲極側上藉連接端子4耦合至矽化物之汲極區域 2。垂直曲折之非交叉線條6〇藉間隔”加以分開。垂直曲 -14 本紙張尺度適用中關家標準（CNS)A4規格（210 X 297 488061 A7
訂
I
五、發明說明（13 ) 阻來比較可略而不計，陳述於7 A及7 B之發明例舉之具體 實施例之一優點爲緊湊結合之架構。 (請先閱讀背面之注意事項再填寫本頁) 層之數目及曲折之數目僅爲舉例，希望可使用多些或少些 層及/或多些或少些曲折來組立以獲得滿足之鎮流電阻値。 圖8爲發明顯示出分離之鎮流保護裝置單元之一陣列之 第四例舉之具體實施例之一頂視圖。每一基本保護單元9 6 藉各自之非交叉線條1〇〇耦合至一第一端子9〇及一第二端 子94。非交叉線條ι〇〇可包含前述所述或以下所述之使用 i屬’多晶矽，垂直曲折線條，或屬於其中任何合併來形 成鎮流電阻1〇〇之任何具體實施例。在圖8中所述之例舉之 具體實施例之優點爲其可在相對的較小面積上來實施及對 —大數目之ESD裝置平均的分配該ESD電流及因此能處理 相對較大之ESD事件。 經濟部智慧財產局員工消費合作社印製 圖9爲發明之一第五具體實施例之一平面圖，一提供有 外加之側面隔離及藉利用一分段之汲極及源極區域來改善 觸發之ESD保護裝置。示於圖9中之包括藉多晶矽導電元 件104將主動地區1〇6及在下之絕緣及井或基底材料分開。 導電元件104不一定需連接至閘電極，如此，發明之替代 之具體實施例’導電元件爲連接或不連接至閘電極。非交 又線條102提供鎮流電阻非交又之線條丨〇2包含任何先前 所述具體實施例，包含之金屬，矽化物之多晶矽，垂直曲折 、、泉條或屬於其之任何合併。在圖9所示之裝置在ESD裝置 中藉緊凑之結合形成分開之保護裝置單元可有效的利用該 一地區。多晶矽元件104在源極及汲極區域阻礙側面電流如 -16· 本紙張尺度中國國家標準（CNS)A4規格（210 X 297公餐)
五、發明說明（14 ) 經濟部智慧財產局員工消費合作社印製 此提供非X叉線條1〇2間之隔離保護裝置單元之甚爲靠近 提供改吾〈ESD裝置之觸發。在示於圖9發明之具體實施例 中利用MOS技術，藉增加汲極_接合周邊（即，藉增加寄生 NPN電晶體之dV/dt (瞬時的）來提高觸發。進爾觸發在圖9 所π具體實施例中如增加汲極-閘極重疊電容量般使用電 極經一高歐姆電阻値耦合至接地而獲得改善。此一構想爲 分段汲極區域可藉延長閘極區域以下之通道區域之延伸進 一步來被分開。 圖1 〇爲發明顯示一 ESD裝置架構成進一步減低當地高電 場密度之一第六具體實施例之一平面圖。圖10中所繪之陣 列包含由多晶矽導電元件116分開之主動地區124非2叉線 條114提供鎮泥電阻。非交叉線條i 14可包含前述任何之具 體實施例中包括之金屬，多晶矽，垂直曲折線條，或屬： 其（任何合併。多晶矽元件丨16阻礙流經之側面電流如此 提供非交叉線條114間之隔離。在多晶矽元件112之垂直與 水平分段之X叉處所形成之轉角，無論如何，會造成相對 高之本地電場密度。圖10所示之分裂之閘極架構可減低該 地之電場密度。此-替代之架構中，—主多晶硬線條^ 極）120被成形爲名稱上電晶體閘極之長度。多晶矽元件 116被一狹窄之多晶矽啐條118所耦合，該多晶矽線條 爲在汲極區域内及具有一按要求較用於積體電路製程之最 低設計規則之一閘極長度下按要求被形成者。在多晶矽= 條118及120間之間隔122亦儘可能的如狹窄般來形成。主動 地區124，多晶矽線條118，及主動地區（N+)區域自較今之 --------tr---------線 (請先閱讀背面之注意事項再填寫本頁) -17- 488061 A7 B7 五、發明説明（15 ) MOS/雙極電晶體定位於間隔122中。此一電晶體與ESD裝置 之MOS電晶體成串聯，由於其短的閘極長度故意被作成為 易漏t的。如此，此一較遠之電晶體在主電晶體中工作如同 一將來自汲極連接至閘極邊緣之ESD電流成分路之一電 阻。側面流通電流如以上所述藉多晶碎元件116來阻止， 以避免在裝置中電流之集中。 當在本發明已依多個例舉之具體實施例加以說明之時， 此乃企圖如以上所述應在附屬之申請專利範圍内來加以實 施。 元件符號說明 1 固體金屬連接體 46 間隔 2 汲極區域 50 金屬線條 3 ^ 5 電晶體 60, 64 線條 4 金屬連接端子 72, 76 間隔 6 源極區域 78 多晶矽之分段 7 金屬開孔或槽口 81 通道 8 金屬連接端子 82, 83 金屬層 12 沒極區域 84 通道 14 源極區域 90 第一端子 17 金屬連接 94 贫 —3山工 弟一响亍 18, 20 電阻元件 96 基本保護單元 41 連接器 100, 102 非交叉線條 42 多晶矽之線條 104 導電元件 43 連接器 106 主動地區 _-18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 488061 A7 B7 五、發明説明（ 112 多晶碎元件 122 間隔 114 非交叉線條 124 主動地區 116 ^ 導電元件 125 偏值電壓電源 118, 120 多晶矽線條 _-18a- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 488061 A B c D 六、申請專利範圍 1. 一種用於一靜電放電（ESD)靈敏裝置之電流鎮流之裝 置，具有一第一區域及一第二區域，用來保護在一電子 韻路中一節點避免過電壓之情況，該裝置包含： 多個在ESD裝置之第一區域内的間隔之連接端子，用 於提供至第一區域之各別電氣連接，第一區域及間隔 之連接端子係構成而呈現一在間隔之連接端子之連續 個之間有一側面電阻；以及 多個隔絕之非交叉導電線條，每一個具有一第一端及 一第二端，每一個隔絕之非交叉導電線條之第一端係 電氣耦合至該節點，且每一個隔絕之非交叉導電線條 之第二端係耦合至多個間隔之連接端子之各別不同之 一個上。 2 ·如申請專利範圍第1項之裝置，尚包含： 多個在ESD靈敏裝置之第二區域内之較遠間隔之連接 端子，用於對第二區域提供各別電氣連接，第二區域 及間隔之連接端子係構成而呈現一在較遠間隔之連接 端子之連續二個之間有一側面電阻；及 多個較遠之非交叉導電線條，每一個具有一第一端及 一第二端，每一個較遠之非交叉導電線條之第一端係 電氣耦合至一各自不同較遠間隔之連接端子之一個上 及每一個較遠之非交叉導電線條之第二端耦合至一參 考電位之電源上。 3 .如申請專利範圍第2項之裝置，其中ESD靈敏裝置包含 形成一寄生雙載子電晶體之NMOS ESD裝置，第一區域 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    488061 A8 B8 C8
    及延伸至多個較遠間隔之連接端子之相鄰近幾個之個 別對之間的ESD裝置之第二區域内。 為-沒極區域’第二區域為—源極區域，及第三區域 為一閘極區域，該裝置包含多個導電元件，每一導# 充件電氣槁合至ESD裝置之第三區域並延伸至多個間： <連接端子鄭近幾個之各別對之間之第一區域内，以 4.
    如申請專利範圍第丨項之裝置，其中至少多個隔絕之非 X叉導電線條中之至少一個由金屬做成。 如申請專利範圍第1項之裝置’其中至少多個隔絕之非 交叉導電線條之至少一個為分段的且包含至少一個由 多晶碎做成之區段。 6·如申請專利範圍第5項之裝置，至少一分段之非交叉導 電線條包括多個串聯連接之電阻元件該等電阻元件由 接點通孔，多晶矽薄膜和金屬薄膜的群組中選出。 7·如申請專利範圍第丨項之裝置，其中隔絕之非交叉導電 線條之每一個呈現一電阻及第一區域為多個間隔之連 接端子配置成使得側面電阻值與由至少一非交叉導電 線條所呈現之電阻值來比較為相對的高。 8·如申請專利範圍第7項之裝置，尚包括全部在ESD裝置 之第一區域内之多個導電元件，每一元件具有一第一 端及一第二端，各元件之第一端在ESD裝置之第一區域 内成電氣連接’且第二端在各自二個間隔之連接端子 間延伸跨於ESD裝置之第一區域。 9 .如申凊專利範圍第1項之裝置，其中ESd靈敏裝置選自 -20- 本紙張尺度適用中國國家揉準(CNS) A4規格(210 X 297公釐) 48806 A B c D 々、申請專利範圍 由一 NMOS電晶體，一齊納二極體，一崩潰二極體，一 矽控整流器，一PMOS電晶體，一NPN電晶體及一 PNP 電晶體所組成之群組。 10. —種靜電放電（ESD)保護裝置，包含： 一第一半導體型之汲極區域，該汲極區域包括提供各 自至汲極區域之電氣連接的多個間隔之連接端子，其 中汲極區域及間隔之連接端子配置成在連續的間隔之 連接端子間呈現一側面電阻； 一第二半導體型之通道區域，具有一長度及一寬度， 該通道區域沿通道區域之寬度與汲極區域成實體之連 接； 一第一半導體型之源極區域，該源極區域沿通道區域 之寬度與通道區域寬度成實體之連接及藉通道區域之 長度與汲極分開； 一閘電極自通道與其絕緣及定位於其上； 多個隔開之非交叉導電線條，每一個具有一第一端及 一第二端，每一個隔開之非交叉導電線條之第一端電 氣耦合至共用電氣導電端子及每一分開之非交叉導電 線條之第二端耦合至多個間隔之連接端子之各自不同 之一個上。 11. 如申請專利範圍第10項之ESD保護裝置，尚包含： 在ESD裝置之源極區域用於提供至源極區域之各自電 氣連接之多個較遠間隔之連接端子，源極區域及間隔 之連接端子配置成顯示在較遠間隔之連接端子之連續 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    申請專利範圍 一個間隔有一側面電阻；及 個較遠之非交叉導電線條，每一個具有—第一端及 j第二端，每一個較遠之非交叉導電線條之第一端電 氣耦合至一各自不同之一個較遠間隔之連接端子及= 一個較遠之非交叉導電線條之第二端耦合至一參考電 位之電源上。 私 12·如申請專利範圍第i 〇項之esd保護裝置，其中多個隔 開之非交叉導電線條為由金屬做成， 13·如申請專利範圍第1〇項之esd保護裝置，其中多個隔 開之非父叉導電線條為分段者及每一線條包括至少一 由多晶麥做成之區段。 14·如申請專利範圍第1 0項之ESD保護裝置.，其中多個分 段之非叉叉導電線條包括多個串聯連接的垂直曲折之 私阻元件其係由下列組成之群組接點、通孔、多晶矽 薄膜，及金屬薄膜中選出。 15·如申請專利範圍第1 〇項之ESD保護裝置，其中： 沒極區域被分段為多個汲極區域，每一個分段之汲極 區域包括一各自不同之一間隔之連接端子，分段之汲 極區域由一第二型半導體之各自之通遒分開；及 源極區域被分段為多個源極區域，每一個分段之源極 區域包括一個各自較遠間隔之連接端子，該分段之源 極區域藉一第二型半導體之各自之通遒分開。 16·如申請專利範圍第i 〇項之ESD保護裝置，尚包含一較 遠之閘電極，包括： -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 488061 A8 B8 C8 D8 六、申請專利範圍 多個導電元件，該導電元件與鄰近一個間隔之連接端 子間在汲極區域之各自地區處成絕緣並定位於其上； A 一連接元件，與相鄰閘電極但與閘電極分開之汲極區 域之一地區中之汲極區域上成絕緣及定位於其上方。 17. —種靜電放電（ESD)保護裝置，包含： 多個之部分ESD裝置，每一個ESD裝置包括： 一第一半導體型之汲極區域，該汲極區域包括提 供至汲極區域之各自之電氣連接之多個間隔之連接端 子，其中汲極區域及間隔之連接端子配置成在連續一 個間隔之連接端子間呈現一側面電阻； 一第二半導體型之通道區域，具有一長度及一寬 度，該通道區域與沿通道區域之寬度與汲極區域成實 體之連接； 一第一半體型之源極區域，該源極區域與沿通道 區域之寬度與通道區域成實體之連接及藉通道區域之 長度與源極分開，源極區域包括提供至源極區域之各 自電氣連接之多個較遠間隔之連接端子，其中源極區 域及較遠間隔之連接端子配置成在連續一個間隔之連 接端子間呈現一側面電阻； 一閘電極在通道區域成絕緣及定位於其上； 第一及第二共同電氣導電端子； 多個第一非叉叉導電線條，每一個具有一第一端 及一第二端，每一第一非交叉導電線條之第一端電氣 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    裝 擊 48806: A B c D 六、申請專利範圍 耦合至第一共同電氣導電端子及每一個第一非交叉導 電線條之第二端耦合至多個間隔之連接端子之各自不 Ϊ同之一個上，用於與汲極區域成電氣連接； 多個第二非交叉導電線條，每一個具有一第一端 及一第二端，每一個第二非交叉導電線條之第一端電 氣耦合至第二共同電氣導電端子及每一個第二，非交 叉導電線條之第二端耦合至多個較遠間隔之連接端子 之各自不同之一個上用於與該源極區域做成連接；及 一第一導體連接所有部分ESD裝置之第一共同電氣導 電端子； 一第二導體連接所有部分ESD裝置之第二共同電氣導 電端子。 18. —種靜電放電（ESD)保護裝置，包含： 多個部分ESD裝置，每一部分ESD裝置包含： 一第一半導體型之第一區域，該第一區域包括提 供至汲極區域之各自之電氣連接之多個間隔之連接端 子，其中第一區域及間隔之連接端子架構成顯示在連 接間隔之一個連接端子間有一側面電阻； 一第二半導體型之第二區域，該第二區域包括提 供至第二區域之各自電氣連接之多個較遠間隔之連接 端子，其中第二區域及較遠間隔之連接端子架構成顯 示在連續一個較遠間隔之連接端子間有一側面電阻； 第一及第二共同電氣連接端子； 多個第一非交叉之導電線條，每一個具有一第一 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(2ί〇Χ 297公釐)
    488061 A8 B8 C8 D8 、申請專利範圍 端及一第二端，每一個第一非X叉導電線條之第一端 電氣耦合至第一共同電氣導電端子及每一個第一非交 $叉導電線條之第二端電氣耦合至多個間隔之連接端子 之各自不同之一個上用於與第一區域做成電氣連接； 多個第二非交叉之導電線條，每一個具有一第一 端及一第二端，每一個第二非交叉之導電線條之第一 端電氣耦合至第二共同電氣導電端子及每一個第二非 交叉之導電線條之第二端耦合至多個較遠間隔之連接 端子之一各自不同之一個上用於與第二區域做成連 接；及 一第一導體，連接所有部分ESD裝置之第一共同電氣 導電端子； 一第二導體，連接所有部分ESD裝置之第二共同電氣 導電端子。 -25- 本紙張又度適用中國國家標準(CNS) A4規格(210X297公釐）
TW090100198A 2000-01-04 2001-01-04 Apparatus for current ballasting ESD sensitive devices TW488061B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17432600P 2000-01-04 2000-01-04
US09/583,141 US6587320B1 (en) 2000-01-04 2000-05-30 Apparatus for current ballasting ESD sensitive devices

Publications (1)

Publication Number Publication Date
TW488061B true TW488061B (en) 2002-05-21

Family

ID=26870119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090100198A TW488061B (en) 2000-01-04 2001-01-04 Apparatus for current ballasting ESD sensitive devices

Country Status (5)

Country Link
US (1) US6587320B1 (zh)
EP (1) EP1245048A1 (zh)
JP (1) JP5019689B2 (zh)
TW (1) TW488061B (zh)
WO (1) WO2001050533A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280458A (zh) * 2013-05-17 2013-09-04 电子科技大学 一种集成电路芯片esd防护用mos器件
TWI472014B (zh) * 2009-02-23 2015-02-01 Seiko Instr Inc 半導體裝置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947268B2 (en) * 2002-02-05 2005-09-20 Oki Electric Industry Co., Ltd. ESD-protecting circuit and LSI using the same
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
US6927458B2 (en) * 2003-08-08 2005-08-09 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP4170210B2 (ja) * 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005209792A (ja) 2004-01-21 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置
KR100568515B1 (ko) * 2004-12-06 2006-04-07 삼성전자주식회사 저항 소자를 구비한 반도체소자 및 그 제조방법
US20060234399A1 (en) * 2005-04-15 2006-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Meander metal line under the pad for improved device MM ESD performance
DE102005022763B4 (de) * 2005-05-18 2018-02-01 Infineon Technologies Ag Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US7397089B2 (en) * 2005-08-10 2008-07-08 Skyworks Solutions, Inc. ESD protection structure using contact-via chains as ballast resistors
US7595245B2 (en) * 2005-08-12 2009-09-29 Texas Instruments Incorporated Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
US7709896B2 (en) * 2006-03-08 2010-05-04 Infineon Technologies Ag ESD protection device and method
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
US7557413B2 (en) * 2006-11-10 2009-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Serpentine ballasting resistors for multi-finger ESD protection device
US8008747B2 (en) 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
US8946942B2 (en) * 2008-03-03 2015-02-03 Alpha And Omega Semiconductor Incorporated Robust semiconductor power devices with design to protect transistor cells with slower switching speed
US8390971B2 (en) 2008-09-11 2013-03-05 Nxp B.V. Protection for an integrated circuit
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
JP5886387B2 (ja) * 2009-03-11 2016-03-16 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
JP2011071329A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
US8987778B1 (en) * 2009-12-16 2015-03-24 Maxim Integrated Products, Inc. On-chip electrostatic discharge protection for a semiconductor device
US9293452B1 (en) * 2010-10-01 2016-03-22 Altera Corporation ESD transistor and a method to design the ESD transistor
US8981484B2 (en) * 2011-06-27 2015-03-17 Marvell World Trade Ltd. Ballast resistor for super-high-voltage devices
JP5864216B2 (ja) * 2011-11-04 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
US9059168B2 (en) * 2012-02-02 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable meander line resistor
US8890222B2 (en) 2012-02-03 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Meander line resistor structure
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US9543430B2 (en) * 2014-11-03 2017-01-10 Texas Instruments Incorporated Segmented power transistor
US10115718B2 (en) 2016-04-21 2018-10-30 Globalfoundries Inc. Method, apparatus, and system for metal-oxide-semiconductor field-effect transistor (MOSFET) with electrostatic discharge (ESD) protection
US10461182B1 (en) 2018-06-28 2019-10-29 Texas Instruments Incorporated Drain centered LDMOS transistor with integrated dummy patterns
US11374124B2 (en) 2018-06-28 2022-06-28 Texas Instruments Incorporated Protection of drain extended transistor field oxide
US11152505B2 (en) 2018-06-28 2021-10-19 Texas Instruments Incorporated Drain extended transistor
CN110824181B (zh) * 2019-10-18 2021-10-15 中国航空工业集团公司西安飞行自动控制研究所 一种低电阻敏感器件信号连接方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1380427A (en) 1970-12-07 1975-01-15 Hitachi Ltd Apparatus for scanning the signals applied to an array of semiconduc tor devices
US4306246A (en) 1976-09-29 1981-12-15 Motorola, Inc. Method for trimming active semiconductor devices
DE2852621C4 (de) 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
JPS60136359A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
JPH0821632B2 (ja) 1987-01-10 1996-03-04 三菱電機株式会社 半導体集積回路
EP0355501B1 (de) 1988-08-16 1994-02-16 Siemens Aktiengesellschaft Bipolartransistor als Schutzelement für integrierte Schaltungen
JPH02105562A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
NL8900593A (nl) * 1989-03-13 1990-10-01 Philips Nv Halfgeleiderinrichting met een beveiligingsschakeling.
US5248892A (en) * 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
US4930036A (en) 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
DE4003560A1 (de) 1990-02-06 1991-08-08 Siemens Ag Schaltungsanordnung zum schutz von anschluessen integrierter schaltkreise
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
JP3318774B2 (ja) 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
US5218222A (en) 1992-09-16 1993-06-08 Micron Semiconductor, Inc. Output ESD protection circuit
US5404041A (en) * 1993-03-31 1995-04-04 Texas Instruments Incorporated Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5498892A (en) 1993-09-29 1996-03-12 Ncr Corporation Lightly doped drain ballast resistor
TW247368B (en) * 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
DE4341170C2 (de) 1993-12-02 2001-05-03 Siemens Ag ESD-Schutzstruktur für integrierte Schaltungen
JPH088441A (ja) 1994-06-23 1996-01-12 Sony Corp デュアルゲート型電界効果トランジスタ
JP2638537B2 (ja) 1995-01-11 1997-08-06 日本電気株式会社 半導体装置
DE19507313C2 (de) 1995-03-02 1996-12-19 Siemens Ag Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19510777C1 (de) 1995-03-24 1996-06-05 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
US5602409A (en) 1995-07-13 1997-02-11 Analog Devices, Inc. Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits
US5654860A (en) 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
WO1997020348A1 (en) 1995-11-30 1997-06-05 Micron Technology, Inc. Structure for esd protection in semiconductor chips
US5637902A (en) 1996-01-16 1997-06-10 Vlsi Technology, Inc. N-well resistor as a ballast resistor for output MOSFET
US5547881A (en) 1996-03-06 1996-08-20 Taiwan Semiconductor Manufacturing Company Ltd Method of forming a resistor for ESD protection in a self aligned silicide process
JP3717227B2 (ja) 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
US5721439A (en) 1996-04-10 1998-02-24 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry
US5744839A (en) 1996-06-11 1998-04-28 Micron Technology, Inc. ESD protection using selective siliciding techniques
KR100188135B1 (en) 1996-06-27 1999-06-01 Samsung Electronics Co Ltd Protection device of semiconductor device
US5763919A (en) 1996-07-08 1998-06-09 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry having dispersed parallel paths
JPH1050933A (ja) * 1996-08-02 1998-02-20 Nippon Steel Corp 入力保護回路
TW305071B (en) * 1996-08-14 1997-05-11 Winbond Electronics Corp The MOSFET in electro-static discharge protecting circuit
US5796570A (en) 1996-09-19 1998-08-18 National Semiconductor Corporation Electrostatic discharge protection package
US5793083A (en) 1996-11-25 1998-08-11 Texas Instruments Incorporated Method for designing shallow junction, salicided NMOS transistors with decreased electrostatic discharge sensitivity
TW408465B (en) 1997-01-24 2000-10-11 United Microelectronics Corp The manufacture method of anti-electrostatic discharge device
US5990520A (en) 1997-02-07 1999-11-23 Digital Equipment Corporation Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process
JP3080028B2 (ja) * 1997-02-28 2000-08-21 日本電気株式会社 半導体装置
US5854504A (en) 1997-04-01 1998-12-29 Maxim Integrated Products, Inc. Process tolerant NMOS transistor for electrostatic discharge protection
US5991134A (en) 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
US5834356A (en) 1997-06-27 1998-11-10 Vlsi Technology, Inc. Method of making high resistive structures in salicided process semiconductor devices
JP3185723B2 (ja) * 1997-09-09 2001-07-11 日本電気株式会社 半導体装置
JPH1187727A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体装置
JPH11103021A (ja) * 1997-09-26 1999-04-13 Seiko Instruments Inc 保護回路および保護回路を用いた電子回路
US6022769A (en) 1997-12-23 2000-02-08 Texas Instruments -- Acer Incorporated Method of making self-aligned silicided MOS transistor with ESD protection improvement
US6028758A (en) 1998-01-16 2000-02-22 Vantis Corporation Electrostatic discharge (ESD) protection for a 5.0 volt compatible input/output (I/O) in a 2.5 volt semiconductor process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472014B (zh) * 2009-02-23 2015-02-01 Seiko Instr Inc 半導體裝置
CN103280458A (zh) * 2013-05-17 2013-09-04 电子科技大学 一种集成电路芯片esd防护用mos器件
CN103280458B (zh) * 2013-05-17 2015-07-29 电子科技大学 一种集成电路芯片esd防护用mos器件

Also Published As

Publication number Publication date
US6587320B1 (en) 2003-07-01
WO2001050533A1 (en) 2001-07-12
JP2003519926A (ja) 2003-06-24
EP1245048A1 (en) 2002-10-02
JP5019689B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
TW488061B (en) Apparatus for current ballasting ESD sensitive devices
US7183612B2 (en) Semiconductor device having an electrostatic discharge protecting element
JP5449676B2 (ja) 静電気放電保護装置
JP2003519926A5 (zh)
TW583761B (en) ESD protection for a CMOS output stage
TW477055B (en) Improved ESD diode structure
CN108962886A (zh) 半导体装置
TW201630148A (zh) 靜電放電保護器件
US10615076B2 (en) Semiconductor chip having on-chip noise protection circuit
JP4437682B2 (ja) 低容量ｅｓｄ保護回路
JP4857353B2 (ja) 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
JP6838504B2 (ja) 半導体装置および半導体回路装置
JPH09139468A (ja) 半導体集積回路装置
US20070034969A1 (en) Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
JP4504664B2 (ja) 静電気放電保護素子及び静電気放電保護回路
TW569418B (en) Low-capacitance electrostatic discharge protection apparatus and its manufacturing method
WO2021205879A1 (ja) 半導体装置
US6597021B2 (en) Protection circuit and semiconductor device
TWI843628B (zh) 靜電放電保護裝置及電晶體結構
TWI736412B (zh) 垂直式雙極性電晶體裝置
KR100780239B1 (ko) 정전기 방전 보호소자
JP2011009289A (ja) 半導体装置
JP3082714B2 (ja) 半導体装置
KR100780238B1 (ko) 정전기 방전 보호소자
JPH06283673A (ja) 静電気放電保護構造体

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees