以下、添付図面を参照して、本発明によるESD保護素子の実施の形態を説明する。本実施の形態では、図示しない内部回路に対するESD破壊を防止するためのバイポーラトランジスタを利用したESD保護素子について説明する。
1.第1の実施の形態
図4から図6を参照して、本発明によるESD保護素子の第1の実施の形態における構成及び動作を説明する。図4は、本発明によるESD保護素子の第1の実施の形態における構造を示す平面図である。図5は、本発明によるESD保護素子の第1の実施の形態における構造を示す図4におけるB−B’断面図である。図6は、本発明によるESD保護素子の第1の実施の形態における等価回路を示す図である。
図4を参照して、第1の実施の形態におけるESD保護素子は、バイポーラトランジスタのベースとして機能する高濃度P型拡散層1(以下、P+ベース拡散層1と称す)と、エミッタとして機能する高濃度N型拡散層4(以下、N+エミッタ拡散層4と称す)と、コレクタとして機能するN+拡散層7(以下、N+コレクタ拡散層7と称す)を備える。
P+ベース拡散層1は、ベース幅W方向(Y軸方向)に沿って設けられた複数のコンタクト2を介して、共通の金属配線3に接続される。金属配線3は抵抗R2を介して電源(GND)に接続されている。これにより、複数のコンタクト2は、共通の抵抗R2を介して接地されたベース端子B1として機能する。
N+エミッタ拡散層4は、ベース幅W方向(Y軸方向)に沿って設けられた複数のコンタクト5を介して複数の金属配線6に接続される。複数の金属配線6は、複数のコンタクト10を介して複数の電流制御抵抗11(R11〜R1n)の一端に接続される。複数の電流制御抵抗11(R11〜R1n)の他端は、複数のコンタクト12を介して共通の金属配線13に接続される。金属配線13は電源(GND)に接続されている。これにより、複数のコンタクト5は、それぞれが異なる電流制御抵抗11(R11〜R1n)を介して接地されたエミッタ端子E11〜E1nとして機能する。電流制御抵抗11は、例えばポリシリコンや拡散層を利用することが好適である。
N+コレクタ拡散層7は、ベース幅W方向(Y軸方向)に沿って設けられた複数のコンタクト8及び金属配線9を介して、パッド(Pad)に接続される。パッドは、図示しない内部回路に接続されている。これにより、複数のコンタクト8は、パッドに共通接続されたコレクタ端子C1として機能する。
第1の実施の形態におけるP+ベース拡散層1及びN+エミッタ拡散層4のそれぞれは、ベース幅W方向(Y軸方向)に連続して形成されている。
図5は、図4に示されたESD素子のB−B’における断面構造を示す図である。ただし、図5では、配線層の構造は省略されている。図5を参照して、第1の実施の形態におけるESD保護素子は、Z軸方向下層から順にP型基板201(P−sub)、N型埋め込み層202が形成され、そのN型埋め込み層202上にN型引き出し領域205、206、及びN−コレクタ領域203が形成される。N−コレクタ領域203は、N型引き出し領域205とN型引き出し領域206との間に形成され、そのZ軸方向上層にベース領域として機能するP−ベース領域204が形成される。
P−ベース領域204上にはベース端子B1として機能するP+ベース拡散層1及びコンタクト2と、エミッタ端子E1iとして機能する高濃度N型拡散層4(以下、N+エミッタ拡散層4と称す)及びコンタクト5とが設けられている。又、N型引き出し領域205上には、コレクタ端子C1として機能する高濃度N型拡散層7(以下、N+コレクタ拡散層7と称す)及びコンタクト8が設けられている。更に、N型引き出し領域206上には、高濃度N型拡散層207が設けられている。N+拡散層207、P+ベース拡散層1、N+エミッタ拡散層4、N+コレクタ拡散層7のそれぞれの間は、素子分離領域208(例えば酸化絶縁膜)によって分離されている。
ベース端子B1は、同じP+ベース拡散層1上に設けられた他のベース端子B1(P+ベース拡散層1及びコンタクト2)とともに、共通の金属配線3を介して抵抗R2に接続される。同様に、コレクタ端子C1は、同じN型引き出し領域205上に設けられた他のコレクタ端子C1(N+コレクタ拡散層7及びコンタクト8)とともに、共通の金属配線9を介してパッドに接続される。一方、エミッタ端子E1iは、同じP+ベース拡散層1上に設けられた他のエミッタ端子(N+エミッタ拡散層4及びコンタクト5)とは異なる金属配線6及び電流制御抵抗11に接続される。
又、パッド(Pad)に高電圧が印加され、P−ベース領域204とN−コレクタ領域203との接合部分がブレークダウンした場合、ブレークダウンにより発生したホール電流が、エミッタ端子E1iの直下のベース領域(ベース領域B2i)に流れ込み、コンタクト2を介して電源(GND)へと流れ出す。この際、ベース領域B2iからP+ベース拡散層1(ベース端子B1i)に至るベース領域(P−ベース領域204)の抵抗成分(抵抗Rbi)が、ベース電位(ベース領域B2iの電圧)を引き上げるための抵抗として機能する。
図6は本実施例の等価回路である。図6の等価回路では、本実施例の動作の説明を適切行うために、ESD保護素子を複数のバイポーラトランジスタから構成されるものとして記載した。図6を参照して説明すると、第1の実施の形態におけるESD保護素子は、エミッタ端子E11〜E1n、ベース領域B21〜B2n、コレクタ端子C11〜C1nを有する複数のNPNバイポーラトランスタで構成される。
図4及び図6を参照して、エミッタ端子E11〜E1nは、共通のN+エミッタ拡散層領域上に配置されており、拡散層抵抗で繋がっている。このため、エミッタ端子E11〜E1nのそれぞれの間には、N+エミッタ拡散層4による抵抗RLe1〜RLenが形成される。同様に、エミッタ端子E11〜E1nの直下の領域であるベース領域B21〜B2nのそれぞれの間には、P−ベース領域204による抵抗RLb1〜RLbnが形成される。又、コレクタ端子C11〜C1nは、共通のN型埋め込み層202、N型引き出し領域205、206で接続されている。このため、コレクタ端子C11〜C1nのそれぞれの間は、N型埋め込み層202、N型引き出し領域205、206による抵抗RLC1〜RLCnが形成される。更に、ベース領域B21〜B2nと、それぞれに直近のベース端子B11〜B1nとの間にはP−ベース領域204による抵抗Rb1〜Rbnが形成される。
上述のように複数のトランジスタは、抵抗RLC1〜RLCn、抵抗RLb1〜RLbn、抵抗RLe1〜RLenによって相互に分離されている。これにより、複数のトランジスタを流れるサージ電流の電流経路は相互に分離される。又、エミッタ端子E11〜E1nのそれぞれには、電流調整抵抗R11〜R1nが接続されている。以上のことから、電源(GND)から流れ込む電子による電流(サージ電流)は、電流調整抵抗R11〜R1nに分散して流れるため、特定のエミッタ端子E1iに対する電流集中を回避することができる。
次に、第1の実施の形態におけるESD保護素子の動作を説明する。
当初、ESDによる高電圧パルスがパッドに印加されると、N+コレクタ拡散層7及びN型引き出し領域205の電位が急激に上昇する。この際、P−ベース領域204とN−コレクタ領域203との接合部分がブレークダウンし、ブレークダウンで発生したホール電流がコレクタ端子C11〜C1nからベース端子B11〜B1n及び抵抗R2を介して電源(ここではGND)に流れる。そして、抵抗R2及び抵抗Rb1〜Rbnによる電圧降下により、ベース領域B21〜B2nの電圧(ベース電位)が上昇する。ベース電位が上昇すると、N+エミッタ拡散層4とP−ベース領域204との間に形成されたダイオードがオン状態となり、電子がエミッタ端子E1i〜E1n、コレクタ端子C11〜C1n、及び電流制御抵抗11(R1i〜R1n)を介して、電源(GND)とパッド(Pad)との間に流れることにより、ESDによる電流(サージ電流)が流れ始める。これにより、ESDによるサージ電流が内部回路に流れることを防止することができる。
ESDサージ電流がバイポーラトランジスタのコレクタ端子C11〜C1nからエミッタ端子E1iに流れる際、ジャンクションブレークダウン領域(P−ベース領域204とコレクタ側のN−コレクタ領域203との境界付近)に生じる空乏層に存在する電界と、エミッタ端子E1iから空乏層に流れ込む電子電流によって発熱し、電流経路(特に電界の高い空乏層領域)の温度が上昇する。一方、従来と同様にコンタクト5、8は、ベース幅W方向(Y軸方向)に複数配置されているため、コレクタ−エミッタ間の電流経路は複数存在する。一般的には、この複数の電流経路のそれぞれの電流量は均一であるという保障はなくベース幅W方向(Y軸方向)に対してばらつきがある。
本発明では、エミッタ端子E11〜E1nを形成するコンタクト5から、電源(GND)に至る電流経路は、複数の金属配線6によって分離しており、それぞれの経路上に電流制御抵抗11が存在する。このため、エミッタからコレクタ端子C11〜C1nに流れる電流が局所的に増大(集中)することを抑制することができる。本発明では、電流制御抵抗11(R11〜R1n)による電圧降下によって、エミッタ端子E11〜E1nとコレクタ端子C11〜C1nとの間の電流は抑制されるため、電流が集中したコレクタ−エミッタ間の電流量も抑制される。例えば、コレクタ端子C11〜C1nからエミッタ端子E1iへのサージ電流が集中した場合、エミッタ端子E1iとコレクタ端子C11〜C1nとの間の電流量は局所的に増大するが、電流制御抵抗R1iによる電圧降下によって、その電流量は抑制される。これにともない、コレクタ端子C11〜C1nから流れ込む電流は、電流制御抵抗R1iがなければ電流の集中が起きるはずであったエミッタ端子E1iと異なる他のエミッタ端子を介して、コレクタ端子C11〜C1nに流れはじめる。この結果、コレクタ端子C11〜C1nとエミッタE11〜E1nのそれぞれの間に流れる電流量は、均一化される。
以上のように、本発明では、複数のエミッタ端子E11〜E1nのそれぞれと電源(GND)との間の電流経路を分離し、それぞれの経路上に電流制御抵抗R11を配置している。これにより、ベース幅W方向(Y軸方向)における電流密度のゆらぎに起因する電流集中が抑制され、従来技術で低下していたESD耐量を向上させることができる。
2.第2の実施の形態
第1の実施の形態におけるESD保護素子のベース端子は、外部に設けられた抵抗R2を介して接地されていたが、第2の実施の形態におけるESD保護素子のベース端子は、電流制御抵抗R11〜R1nを介して接地される。以下では、第1の実施の形態と異なる構成及び動作について第2の実施の形態におけるESD保護素子について説明する。
図7から図9を参照して、本発明によるESD保護素子の第2の実施の形態における構成及び動作を説明する。図7は、本発明によるESD保護素子の第2の実施の形態における構造を示す平面図である。図8は、本発明によるESD保護素子の第2の実施の形態における構造を示す図7におけるC−C’断面図である。ただし、図8では、配線層の構造は省略されている。図9は、本発明によるESD保護素子の第2の実施の形態における等価回路を示す図である。
図7を参照して、P+ベース拡散層1は、ベース幅W方向(Y軸方向)に沿って設けられた複数のコンタクト14を介して、複数の金属配線15に接続される。複数の金属配線15は、複数のコンタクト10を介して複数の電流制御抵抗11(R11〜R1n)の一端に接続される。複数の電流制御抵抗11(R11〜R1n)の他端は、複数のコンタクト12を介して共通の金属配線13に接続される。金属配線13は電源(GND)に接続されている。これにより、複数のコンタクト14は、それぞれが異なる電流制御抵抗11(R11〜R1n)を介して接地されたベース端子B11〜B1nとして機能する。
N+エミッタ拡散層4は、ベース幅W方向(Y軸方向)に沿って設けられた複数のコンタクト5を介して複数の金属配線15に接続される。これにより、複数のコンタクト5は、それぞれが異なる電流制御抵抗11(R11〜R1n)を介して接地されたエミッタ端子E11〜E1nとして機能する。
第2の実施の形態におけるP+ベース拡散層1及びN+エミッタ拡散層4のそれぞれは、第1の実施の形態と同様にベース幅W方向(Y軸方向)に連続して形成されている。
図8は、図7に示されたESD素子のC−C’における断面構造を示す図である。図8を参照して、第2の実施の形態におけるESD保護素子は、P−ベース領域204上にはベース端子B1iとして機能するP+ベース拡散層1及びコンタクト14と、エミッタ端子E1iとして機能するN+エミッタ拡散層4及びコンタクト5とが設けられている。ベース端子B1iはエミッタ端子E1iとは、共通の金属配線15及び電流制御抵抗11(R1i)を介して電源(GND)に接続される。その他の構造は、第1の実施の形態と同様である。
以上のように、第2の実施の形態におけるESD素子では、ベース電位を引き上げる抵抗として、第1の実施の形態で示される抵抗R2を使用していない。第2の実施の形態では、バイポーラ動作させるための抵抗素子(抵抗R2)を必要としないため、回路面積を小さくすることができる。又、エミッタ端子E11〜E1nと電流制御抵抗R11〜R1nとを接続する配線は、ベースを接地するための配線として兼用されるため、更に回路面積を小さくすることができる。
以上のような構成により本実施の形態におけるESD保護素子は、図9に示される等価回路で表される。図9を参照して、第2の実施の形態では、ベース端子B11〜B1nとエミッタ端子E11〜1nは、それぞれ共通の電流調整抵抗R11〜R1nを介して電源(GND)に接続される。例えばベース端子B11とエミッタ端子E11は電流調整抵抗R11を介して接地される。その他の回路構成は、第1の実施の形態と同様であるので説明は省略する。
次に、第2の実施の形態におけるESD保護素子の動作を説明する。
当初、ESDによる高電圧パルスがパッドに印加されると、N+コレクタ拡散層7及びN型引き出し領域205の電位が急激に上昇する。この際、P−ベース領域204とN−コレクタ領域203との接合部分がブレークダウンし、ブレークダウンで発生したホール電流がP−ベース領域204に流れ込み、ベース端子B1i〜B1n及び電流制御抵抗11(R1i〜R1n)を介して電源(ここではGND)に流れる。そして、抵抗Rb1〜Rbnによる電圧降下により、ベース端子B2i〜B2nの電圧(ベース電位)が上昇する。ベース電位が上昇すると、N+エミッタ拡散層4とP−ベース領域204との間に形成されたダイオードがオン状態となり、ESDによるサージ電流がエミッタ端子E11〜E1n、コレクタ端子C11〜C1n、及び電流制御抵抗11(R1i)を介して、電源(GND)とパッド(Pad)との間に流れ始める。これにより、ESDによるサージ電流が内部回路に流れることを防止することができる。
ベース端子B11〜B1n及びコレクタ端子C11〜C1nは、それぞれベース幅W方向(Y軸方向)に複数配置されているため、コレクタ−ベース間の電流経路となり得る領域は複数存在する。一方、プロセスのばらつきや3次元的なレイアウトの影響により、ブレークダウンは局所的に起こる場合がある。このため、ESDによるジャンクションブレークダウンは、局所的にあるいは広域的に発生する。ブレークダウンが局所的に発生したときと、広域的に発生したときのブレークダウンで発生した電流量を比較すると広域的に発生したときの電流の方が、局所的に発生した時の電流量より多くなる。このため、第1の実施の形態のようにベース端子B11〜B1nと電源(GND)との間の電流経路に抵抗Rb1〜Rbnに加えて共通の抵抗R2が存在する場合、ブレークダウンの発生領域によって抵抗R2を流れる電流量は変動し、結果としてブレークダウンの起こり方によりベース電位の上昇量が変動する。この場合、ブレークダウンの発生領域が小さいと、ベース電圧の上昇量は小さくなるため、抵抗R2を大きくしなければESD保護素子がバイポーラ動作を確実に行なうことができなくなる。
第2の実施の形態では、ブレークダウンが局所的に生じても、それによるベース電流は、ブレークダウンが生じた領域の近傍の抵抗Rb1〜Rbnと、その近傍のベース抵抗に金属配線15を介して接続される電流制御抵抗11を流れる。このため、ベース電流の電流密度が同等の場合には、ブレークダウンの範囲が広くても狭くてもベースの電位の上昇は同等のものになる。従って、第2の実施の形態におけるESD保護素子では、ブレークダウンの発生領域の大きさや位置に関わらず安定的にバイポーラ動作が行なわれるため、ベース電位を引き上げるために利用する電流制御抵抗11の大きさを大きくする必要がない。
ベース電位を引き上げてバイポーラ動作させるための抵抗値(ベース領域B21〜B2n〜電源(GND)間の抵抗値)を大きくすると、ベースに対してノイズ耐性が低下する場合がある。ここで、図5を参照して、ノイズによる動作不良が生じるメカニズムを説明する。コレクタ(N型埋め込み層202)とベース(P−ベース領域204)と間に寄生のジャンクション容量(Ccb)があるため、コレクタにノイズが入ってきた場合、ノイズによる電流は、ジャンクション容量(Ccb)に流れ込み、ベースを通ってGNDまで流れる。このとき、ノイズによる電流は、ベース抵抗Rbi及び抵抗R2を通り、電圧降下を生じさせてベースB2iの電位(ベース電位)を変動させる。このときのベースB2iにおける電位の変動値は、(ノイズによる電流)×(R2+Rbi)となり、R2が大きくなるほど大きくなる。又、このときのベースB2iの電位(ベース電位)の変動が継続する時間は、(R2+Rbi)×Ccbで決まる時間となる。このときノイズによってベース電位がエミッタ電位より高い電位になる時間が、バイポーラトランジスタが動作するために必要な時間以上発生した場合、バイポーラトランジスタが導通してしまう。このようなノイズによるバイポーラ動作を避けるためには、抵抗R2の大きさを小さくして、電圧の伝わる時間の遅れを、バイポーラトランジスタの動作するために必要な時間やノイズの周波数から決まる所望の時間より小さくしなければならない。
第2の実施の形態では、第1の実施の形態(図4、図5、図6)のESD保護素子が備えるベース−GND間の抵抗R2を配置する必要がないため、上述のようなノイズによるバイポーラ動作を回避することができる。すなわち、第2の実施の形態におけるESD保護素子によれば、ESD耐量のみならずノイズ耐性も向上される。
3.第3の実施の形態
図10から図12を参照して、本発明によるESD保護素子の第3の実施の形態を説明する。第1及び第2の実施の形態におけるESD保護素子では、P+ベース拡散層1やN+エミッタ拡散層4は、ベース幅W方向(Y軸方向)に連続して形成されている。一方、図10及び図11を参照して、第3の実施の形態おけるESD保護素子では、ベース端子を形成するP+ベース拡散層16やエミッタ端子を形成するN+エミッタ拡散層17は、コンタクトが形成された領域毎に、ベース幅W方向(Y軸方向)に分割されて形成される。以下では、第2の実施の形態と異なる構成及び動作について第3の実施の形態におけるESD保護素子について説明する。
図10は、本発明によるESD保護素子の第3の実施の形態における構造を示す平面図である。図11は、本発明によるESD保護素子の第3の実施の形態における構造を示す図10におけるD−D’断面図である。ただし、図11では、配線層の構造は省略されている。図12は、第3の実施の形態におけるESD保護素子の等価回路を示す。
図10を参照して、第3の実施の形態におけるESD保護素子には、ベース幅W方向(Y軸方向)に配置された素子分離領域208によって分離された複数のP+ベース拡散層16と、複数のN+エミッタ拡散層17が形成される。詳細には、図11を参照して、複数のN+エミッタ拡散層17のそれぞれは、素子分離領域208によって分離され、複数のコンタクト5のそれぞれに対応してP−ベース領域204上に形成される。同様に、複数のP+ベース拡散層16のそれぞれは、素子分離領域208によって分離され、複数のコンタクト14のそれぞれに対応してP−ベース領域204上に形成される。その他の構造は、第2の実施の形態と同様である。
本実施の形態におけるESD保護素子では、複数のコンタクト5、14及び金属配線15(サージ電流の電流経路)に対応した複数のP+ベース拡散層16及び複数のN+エミッタ拡散層17が形成されている。複数のP+ベース拡散層16及びN+エミッタ拡散層17はそれぞれベース幅W方向(Y軸方向)に分離しているため、サージ電流が分離されたN+エミッタ拡散層17やP+ベース拡散層16を伝わって、一箇所に集中することはない。第2の実施の形態のようにP+ベース拡散層及びN+エミッタ拡散層がベース幅W方向(Y軸方向)に分離していない場合、電流がN+エミッタ拡散層17やP+ベース拡散層16を伝わって特定の箇所に電流が集中し、素子が破壊されることがある。しかし、本実施の形態では、素子分離領域208によって、電流経路となり得る領域が分離されているため、温度上昇の局所的な偏りや、その他の電流の集中を助長する要因が抑制されるため、特定箇所への電流の集中は抑制される。
以上のような構成により本実施の形態におけるESD保護素子は、図12に示される等価回路で表される。図12を参照して、第3の実施の形態では、図9に示すESD保護回路からエミッタ端子E11〜E1n間に形成された抵抗RLe1〜RLenが削除された形態の等価回路となる。その他の回路構成は、第2の実施の形態と同様であるので説明は省略する。
エミッタ端子E11〜E1nは相互に分離されているため、エミッタ端子間における電流の電流経路が遮断される。又、エミッタ端子E11〜E1nのそれぞれには、電流制御抵抗R11〜R1nが接続されている。このため、電源(GND)に流れ出す電流は、電流調整抵抗R11〜R1nに分散して流れ、サージ電流の集中を回避することができる。以上のことから、第3の実施の形態ではブレークダウン箇所に電流が集中することが第2の実施の形態よりも軽減され、ESD耐量が更に向上される。
図10及び図11に示すESD保護素子では、複数のP+ベース拡散層16や複数のN+エミッタ拡散層17のそれぞれは、素子分離領域によって互いに分離しているが、図13及び図14に示すように、ポリシリコンゲート18によって分離されても良い。図13及び図14を参照して、本発明によるESD保護素子の第3の実施の形態における構成の変形例を説明する。図13は、本発明によるESD保護素子の第3の実施の形態における構造の変形例を示す平面図である。図14は、本発明によるESD保護素子の第3の実施の形態における構造の変形例を示す図13におけるE−E’断面図である。ただし、図14では、配線層の構造は省略されている。
図13及び図14を参照して、複数のN+エミッタ拡散層17のそれぞれは、ポリシリコンゲート18によって分離され、複数のコンタクト5のそれぞれに対応してP−ベース領域204上に形成される。同様に、複数のP+ベース拡散層16のそれぞれは、ポリシリコンゲート18によって分離され、複数のコンタクト14のそれぞれに対応してP−ベース領域204上に形成される。ポリシリコンゲート18は、N+エミッタ拡散層17(又はP+拡散層16)の間におけるP−ベース領域204上に形成された酸化絶縁膜19の上に形成される。
本変形例では、ポリシリコンゲート18によって、電流経路となり得る領域が分離されているため、ブレークダウン箇所近傍の電流経路に、他の領域から流れ込むサージ電流量が少なくなる(あるいはなくなる)。このため、ブレークダウン箇所に電流が集中することが第2の実施の形態よりも軽減され、ESD耐量が更に向上される。
第3の実施の形態におけるESD保護素子では、バイポーラトランジスタが形成された領域の外部に設けられた電流制御抵抗R11〜R1nを用いてサージ電流の集中を回避していたが、電流制御抵抗R11〜R1nはバイポーラトランジスタが形成された領域に設けても良い。例えば、エミッタ−接地間の電流経路に沿った方向におけるエミッタ拡散層の幅を広くすることで、エミッタ拡散層又はエミッタ拡散層上に形成されたシリサイド膜による抵抗成分を電流制御抵抗R11として利用できる。以下、バイポーラトランジスタが形成された領域に電流制御抵抗を設けた形態を、第4から第7の実施の形態として説明する。
4.第4の実施の形態
図15から図17を参照して、本発明によるESD保護素子の第4の実施の形態における構成及び動作を説明する。以下では、第3の実施の形態と異なる部分について説明する。図15は、本発明によるESD保護素子の第4の実施の形態における構造を示す平面図である。図16は、本発明によるESD保護素子の第4の実施の形態における構造を示す図15におけるH−H’断面図である。図17は、本発明によるESD保護素子の第4の実施の形態における等価回路を示す図である。ただし、図15ではシリサイド膜41が省略され、図16では、配線層の構造は省略されている。又、本発明の他の実施例については、シリサイドがある場合、又はシリサイドがない場合の両方に付いて適用が可能であるが、シリサイドに関する説明は省略している。
図15及び図16を参照して、第4の実施の形態におけるESD保護素子には、ベース幅W方向(Y軸方向)に配置され、素子分離領域208によって分離された複数のN+エミッタ拡散層31と複数のP+ベース拡散層32が形成される。複数のN+エミッタ拡散層31と複数のP+ベース拡散層32は、ベース幅方向に対して垂直な方向(X軸方向)に隣接している。第4の実施の形態では、エミッタ拡散層上にシリサイド膜が形成され、シリサイド膜における抵抗成分(抵抗Re1〜Ren)がサージ電流の電流集中を抑制する電流制御抵抗として利用される。詳細には、N+エミッタ拡散層31及びP+ベース拡散層32上にシリサイド膜41が形成される。P+ベース拡散層32上のシリサイド膜41にはコンタクト42が形成され、P+ベース拡散層32は、コンタクト42を介して金属配線34に接続される。金属配線34は電源(ここではGND)に接続される。N+コレクタ拡散層7上、N+拡散層207上のそれぞれにはシリサイド膜43、45が形成される。N+コレクタ拡散層7上のシリサイド膜43には複数のコンタクト44が形成され、N+コレクタ拡散層7はコンタクト44を介して金属配線9(パッド)に接続される。
図16を参照して、N+エミッタ拡散層31とP+ベース拡散層32は、ベース領域となるP−ベース領域204上に形成される。N+エミッタ拡散層31は、P+ベース拡散層32とN+コレクタ拡散層7との間に形成され、ベース幅方向に対して垂直な方向(Y軸方向)の幅が所定の長さに設定される。これにより、N+エミッタ拡散層31におけるP+ベース拡散層32側(ベース端子B1i側)の端部領域(エミッタ端子E1i)と、N+コレクタ拡散層7側(コレクタ端子C1i側)の端部領域(エミッタ領域E2i)とが所定の距離だけ離隔する。
図16を参照して、パッド(Pad)に高電圧が印加され、ESD保護素子がバイポーラ動作する際、電源(GND)とコレクタ端子C1iとの間に流れる電流(サージ電流)を電子の流れとして記載すれば、電子の流れはコンタクト42(エミッタ端子E1i)からシリサイド膜41を介してコレクタ側(N型引き出し領域205)に流れる。このとき、サージによる電子の流れは、コンタクト42(エミッタ端子E1i)からシリサイド膜41に流れ込み、コレクタ側(N型引き出し領域205)におけるN+エミッタ拡散層31の端部領域(エミッタ領域E2i)から流れ出る。このため、コンタクト42(エミッタ端子E1i)からコレクタ側のエミッタ領域E2i近傍に至るシリサイド膜41の抵抗成分(抵抗Rei)が、サージ電流の電流量を制御する電流制御抵抗として機能する。これにより、サージ電流が、エミッタ端子E1iに集中することを防ぐことができる。
又、パッド(Pad)に高電圧が印加され、P−ベース領域204とN−コレクタ領域203との接合部分がブレークダウンした場合、エミッタ領域E2iの直下のベース領域B2iに流れ込んだホール電流は、コンタクト42を介して電源(GND)へ電流として流れ出す。このとき、コンタクト42(ベース端子B1i)から、エミッタ領域E2iの直下のベース領域B2iに至るベース領域(P−ベース領域204)の抵抗成分(抵抗Rbi)が、ベース領域B2iの電圧(ベース電位)を引き上げるための抵抗として機能する。
ベースとコレクタを結ぶ方向におけるN+エミッタ拡散層31の幅(エミッタ端子E1iからエミッタ領域E2iまでの長さ)は、電流制御抵抗(Rei)が、サージ電流の電流集中を防止するような大きさに設定されることが好ましい。又、N+エミッタ拡散層31の幅は、抵抗Rbiが、バイポーラ動作が可能となる電位までベース電位を引き上げ得る大きさに設定されることが好ましい。
以上のような構成により本実施の形態におけるESD保護素子は、図17に示される等価回路で表される。図17を参照して、第4の実施の形態におけるESD保護素子には、エミッタ領域E21〜E2n、ベース領域B21〜B2n、コレクタ端子C11〜C1nを有する複数のNPNバイポーラトランスタが形成される。
図15及び図17を参照して、エミッタ端子E11〜E1nは素子分離領域208によって分離されている。又、エミッタ領域E21〜E2nと、それぞれに直近のエミッタ端子E11〜E1iとの間にはシリサイド膜41による抵抗Re1〜Renが形成される。
一方、エミッタ端子E11〜E1nの直下の領域であるベース領域B21〜B2nのそれぞれの間には、P−ベース領域204による抵抗RLb1〜RLbnが形成される。又、コレクタ端子C11〜C1nは、共通のN型埋め込み層202及びN型引き出し領域205上に形成されている。このため、コレクタ端子C11〜C1nのそれぞれの間は、N型埋め込み層202及びN型引き出し領域205による抵抗RLC1〜RLCnが形成される。更に、ベース領域B21〜B2nと、それぞれに直近のベース端子B11〜B1iとの間にはP−ベース領域204による抵抗Rb1〜Rbnが形成される。
上述のように複数のトランジスタのエミッタ間は、素子分離領域によって相互に分離されている。これにより、複数のトランジスタを流れるサージ電流の電流経路は相互に分離される。又、エミッタ端子E11〜E1nのそれぞれには、電流調整抵抗として機能する抵抗Re1〜Renが接続されている。以上のことから、電源(GND)から流れ込む電子電流(サージ電流)は、複数の抵抗Re1〜Renに分散して流れるため、特定のエミッタ端子E1iに対する電流集中を回避することができる。
又、ベース端子B11〜B1nとベース領域B21〜21nとの間のP−ベース領域204によって抵抗Rb1〜Rbnが形成される。パッド(Pad)に高電圧が印加されると抵抗Rb1〜Rbnによって、ベース領域B21〜B2nの電位は上昇し、ESD保護素子はバイポーラ動作を開始する。
以上のように、本実施の形態におけるESD保護素子では、サージ電流の電流集中を回避するための電流制御抵抗(抵抗Re1〜Ren)がシリサイド膜41によって形成され、ベース電位を引き上げるための抵抗Rb1〜RbnがP−ベース領域204によって形成される。このため、デバイスの外部に電流制御用の抵抗やベース電位を引き上げるための抵抗を設ける必要がないため、ESD保護素子の配線量や素子数を減じることができる。
5.第5の実施の形態
図18及び図19を参照して、第4の実施の形態におけるESD保護素子の変形例(第5の実施の形態)を説明する。図18は、本発明によるESD保護素子の第5の実施の形態における構造を示す平面図である。図19は、本発明によるESD保護素子の第5の実施の形態における構造を示す図18におけるI−I’断面図である。以下では、第4の実施の形態と異なる部分について説明する。ただし、図18ではシリサイド膜41が省略され、図19では配線層の構造が省略されている。
第4の実施の形態では、P+ベース拡散層32の上層に形成されたコンタクトを介してサージ電流(コレクタ電流)がN+エミッタ拡散層31(エミッタ端子E1i)に流れる。一方、第5の実施の形態では、N+エミッタ拡散層31上の領域に形成されたコンタクトを介して、サージ電流が流れる。
詳細には、N+エミッタ拡散層31上のシリサイド膜41に、コンタクト46が形成される。シリサイド膜41は、コンタクト46を介して金属配線35に接続される。尚、金属配線35は電源(GND)に接続されている。コンタクト46は、P+ベース拡散層32上のコンタクト42の近傍に設けられることが好ましい。
図19を参照して、パッド(Pad)に高電圧が印加され、ESD保護素子がバイポーラ動作する際、電源(GND)とコレクタ端子C1との間に流れる電流(サージ電流)は、電子の流れとして記載するとコンタクト46からシリサイド膜41を介してコレクタ側(N型引き出し領域205)に流れる。このとき、電子の流れは、コンタクト46(エミッタ端子E1i)からシリサイド膜41に流れ込み、コレクタ側(N型引き出し領域205)におけるN+エミッタ拡散層31の端部領域(エミッタ領域E2i)から流れ出る。このため、コンタクト46(エミッタ端子E1i)からコレクタ側のエミッタ領域E2i近傍に至るシリサイド膜41の抵抗成分(抵抗Rei)と、コンタクト46による抵抗成分(図17では省略)が、コレクタ電流の電流量を制御する電流制御抵抗として機能する。これにより、サージ電流が、エミッタ端子E1iに集中することを防ぐことができる。その他の構成及び動作は、第4の実施の形態と同様である。
第5の実施の形態では、コンタクト46の抵抗成分を電流制御抵抗として利用できるため、N+エミッタ拡散層31の幅(エミッタ端子E1iからエミッタ領域E2iまでの長さ)を第4の実施の形態よりも小さくすることができる。ただし、N+エミッタ拡散層31の幅は、抵抗Reiが、バイポーラ動作が可能となる電位までベース電位を引き上げ得る大きさに設定されることは言うまでもない。
以上のような構成により本実施の形態におけるESD保護素子は、図17に示される等価回路で表される。
6.第6の実施の形態
図20及び図21を参照して、第5の実施の形態におけるESD保護素子の変形例(第6の実施の形態)を説明する。図20は、本発明によるESD保護素子の第6の実施の形態における構造を示す平面図である。図21は、本発明によるESD保護素子の第6の実施の形態における構造を示す図20におけるJ−J’断面図である。以下では、第5の実施の形態と異なる部分について説明する。ただし、図20ではシリサイド膜41が省略され、図21では配線層の構造が省略されている。
第6の実施の形態では、N−エミッタ拡散層31とP+ベース拡散層32とが分離して形成され、N−エミッタ拡散層31、P+ベース拡散層32、N+コレクタ拡散層7のそれぞれの上層にはシリサイド膜は形成されずコンタクト33、36、8が設けられる。本実施の形態におけるESD素子では、N+エミッタ拡散層31上に形成されたコンタクト36を介して、サージ電流が流れる。
詳細には、N−エミッタ拡散層31とP+ベース拡散層32とは素子分離領域47(例えば酸化絶縁膜)によって分離されている。N+エミッタ拡散層31上に、コンタクト36が形成される。N+エミッタ拡散層31は、コンタクト36を介して金属配線34に接続される。コンタクト36は、P+ベース拡散層32上のコンタクト33の近傍に設けられることが好ましい。
図21を参照して、パッド(Pad)に高電圧が印加され、ESD保護素子がバイポーラ動作する際、電源(GND)とコレクタ端子C1iとの間に流れる電流(サージ電流)は電子の流れとして記載すると、コンタクト36(エミッタ端子E1i)からN+エミッタ拡散層31を介してコレクタ側(N型引き出し領域205)に流れる。このとき、電子の流れは、コンタクト36(エミッタ端子E1i)からN+エミッタ拡散層31に流れ込み、コレクタ側(N型引き出し領域205)におけるN+エミッタ拡散層31の端部(エミッタ領域E2i)からコレクタ側に流れ出る。このため、コンタクト36(エミッタ端子E1i)からコレクタ側のエミッタ領域E2i近傍に至るN+エミッタ拡散層31の抵抗成分(抵抗Rei)が、コレクタ電流の電流量を制御する電流制御抵抗として機能する。これにより、サージ電流が、エミッタ端子E1iに集中することを防ぐことができる。その他の構成及び動作は、第5の実施の形態と同様である。
第6の実施の形態では、第5の実施の形態と同様にコンタクト33の抵抗成分(図17では省略)を電流制御抵抗として利用できるため、N+エミッタ拡散層31の幅(エミッタ端子E1iからエミッタ領域E2iまでの長さ)を第4の実施の形態よりも小さくすることができる。ただし、N+エミッタ拡散層31の幅は、抵抗Reiが、バイポーラ動作が可能となる電位までベース電位を引き上げ得る大きさに設定されることは言うまでもない。
以上のような構成により本実施の形態におけるESD保護素子は、図17に示される等価回路で表される。
7.第7の実施の形態
図22は、本発明によるESD保護素子の第7の実施の形態における構成を示す平面図である。上述のように、エミッタ拡散層がベース幅方向(Y軸方向)に分離していれば、サージ電流の集中を防ぐことができる。しかし、ベース拡散層は必ずしもベース幅方向(Y軸方向)に分離していなくても良い。
図22を参照して、第7の実施の形態におけるESD保護素子を説明する。第7の実施の形態におけるESD保護素子では、第4の実施の形態におけるP+ベース拡散層32がベース幅方向(Y軸方向)に連続的に(分離せずに)形成される。その他の構成は、第4の実施の形態と同様である。従って、N+エミッタ拡散層31は、第4の実施の形態と同様に素子分離領域208によって分離している。第7の実施の形態におけるESD保護素子のH−H’断面は、図16に示す構造と同様である。
図23は、第7の実施の形態の変形例を示す平面図である。図22に示すESD保護素子においてN+エミッタ拡散層31は、ベース幅方向(Y軸方向)に完全に分離していたが、一部が隣接していても良い。図23に示すESD保護素子は、図22に示すESD保護素子のN+エミッタ拡散層31に替えて、くし型形状のN+エミッタ拡散層を備える。このN+エミッタ拡散層は、ベース幅方向(Y軸方向)に対して一部が連続的に形成され、一部が分離されている。
詳細には、本変形例のN+エミッタ拡散層におけるベース端子B11〜B1iの近傍領域はベース幅方向(Y軸方向)に連続的に形成され、コンタクト端子C11〜C1i側の領域は素子分離領域208によって分離している。ここで、分離される幅L(ベース幅方向に垂直な方向(X軸方向)の幅)は、サージ電流の集中を回避できる程度の大きさに設定されることが好ましい。
図23に示すESD保護素子のH−H’断面は、図16に示す構造と同様である。
以上のような構成でも、エミッタ端子E11〜E1iは分離されているためサージ電流の経路は分離され、シリサイド膜41による抵抗成分(抵抗Re1)が電流制御抵抗として利用される。これにより、サージ電流の集中を防ぐことができる。尚、第7の実施の形態では、シリサイド膜による抵抗成分を電流調整抵抗した場合を一例に説明したが、シリサイド膜を設けずエミッタ拡散層上にコンタクトを設けることで、拡散層の抵抗成分を電流制御抵抗として利用した場合(第6の実施の形態)にも適用できる。
本実施の形態におけるESD保護素子は、図17に示される等価回路で表される。
第4から第7の実施の形態におけるエミッタ拡散層、又はベース拡散層は、ベース幅方向(Y軸方向)に対して、素子分離領域208によって分離されていたが、他の方法によって分離されても良い。例えば、図24に示すように、第4の実施の形態において、素子分離領域のかわりにポリシリコンゲート50によって各拡散層が分離されても良い。ポリシリコンゲート50による素子分離の方法は、第3の実施の形態と同様であるので説明は省略する。
以下では、パッドにプラスの電圧のみならずマイナスの高電圧が印加され場合、通常動作時には電流は流さないが、ESD印加時にはサージ電流を電源(GND)に流して内部回路を保護するESD保護回路の例を第8及び第9の実施の形態として説明する。
8.第8の実施の形態
図25を参照して、本発明によるESD保護素子の第8の実施の形態における構成及び動作を説明する。図25は、本発明によるESD保護素子の第8の実施の形態における構造を示す断面図である。
第8の実施の形態におけるESD保護素子には、第1の実施の形態におけるESD保護素子(トランジスタ構造)が、電源(GND)側とパッド側に対称的に配置されている。
図25を参照して、第8の実施の形態におけるESD保護素子の構造を説明する。第8の実施の形態におけるESD保護素子は、Z軸方向下層から順にP型基板301(P−sub)、N型埋め込み層302が形成され、そのN型埋め込み層302上にN型引き出し領域305、316、326、及びN−コレクタ領域313、323が形成される。N−コレクタ領域313は、N型引き出し領域305とN型引き出し領域316との間に形成され、そのZ軸方向上層にベース領域として機能するP−ベース領域314が形成される。N−コレクタ領域323は、N型引き出し領域305とN型引き出し領域326との間に形成され、そのZ軸方向上層にベース領域として機能するP−ベース領域324が形成される。
P−ベース領域314上には、バイポーラ動作の際ベース端子B110として機能するP+ベース拡散層51及びコンタクト57と、エミッタ端子E11iとして機能するN+エミッタ拡散層52及びコンタクト58とが設けられている。又、N型引き出し領域316上には、コレクタ端子C110として機能するN+コレクタ拡散層53が設けられている。更に、N型引き出し領域305上には、N+拡散層207が設けられている。N+拡散層207、P+ベース拡散層51、N+エミッタ拡散層52、N+コレクタ拡散層53のそれぞれの間は、素子分離領域308(例えば酸化絶縁膜)によって分離されている。
P−ベース領域324上には、バイポーラ動作の際ベース端子B120として機能するP+ベース拡散層54及びコンタクト60と、エミッタ端子E12iとして機能するN+エミッタ拡散層55及びコンタクト61とが設けられている。又、N型引き出し領域326上には、コレクタ端子C120として機能するN+コレクタ拡散層56が設けられている。N+拡散層207、P+ベース拡散層54、N+エミッタ拡散層55、N+コレクタ拡散層56のそれぞれの間は、素子分離領域308(例えば酸化絶縁膜)によって分離されている。
P+ベース拡散層51は、コンタクト57を介して抵抗R210の一端に接続される。N+エミッタ拡散層52は、コンタクト58を介して電流調整抵抗R11iの一端に接続される。抵抗R210の他端と電流制御抵抗R11iの他端は電源(GND)に共通接続される。一方、P+ベース拡散層54は、コンタクト60を介して抵抗R220の一端に接続される。N+エミッタ拡散層55は、コンタクト61を介して電流調整抵抗R12iの一端に接続される。抵抗R220の他端と電流R12iの他端はパッド(Pad)に共通接続される。
以上のような構成により、パッド(Pad)側に接続されたトランジスタのエミッタ端子E11iは電流制御抵抗R11iを介してパッドに接続され、ベース端子B110は抵抗R210を介してパッド(Pad)に接続される。
電源(GND)側に接続されたトランジスタのエミッタ端子E12iは電流制御抵抗R12iを介して接地され、ベース端子B120は抵抗R220を介して接地され、コレクタ端子C120は、N型埋め込み層302を介してパッド側のトランジスタのコレクタ端子C110に接続される。
上述の構造は、第1の実施の形態と同様に複数あるため、ESD保護素子を流れるサージ電流の電流経路は分散される。
パッドにプラスの電圧が印加されると、P−ベース領域314とN−コレクタ領域313で形成されるダイオードは順方向バイアスされ、P−ベース領域324とN−コレクタ領域323で形成されるダイオードは逆方向バイアスされる。ここで、P−ベース領域324とN−コレクタ領域323で形成されるダイオードの耐圧以上のプラスの電圧がパッドに印加されると、電流がパッドから抵抗R210、R220を介して電源(GND)に流れる。これにより、抵抗R220の電圧降下によってベース端子B120の電圧が上昇し、電源(GND)側のトランジスタが動作してパッドと電源(GND)との間にサージ電流が流れ始める。この際、サージ電流は、パッドからN−コレクタ領域323、P−ベース領域324、N+エミッタ拡散層55、及び電流調整抵抗R12iを介して電源(GND)に流れる。
一方、パッドにマイナスの電圧が印加されると、P−ベース領域314とN−コレクタ領域313で形成されるダイオードは逆方向にバイアスされ、P−ベース領域324とN−コレクタ領域323で形成されるダイオードは順方向にバイアスされる。ここで、P−ベース領域314とN−コレクタ領域313で形成されるダイオードの耐圧以下のマイナスの電圧がパッドに印加されると、電流が電源(GND)から抵抗R210、R220を介してパッドに流れる。これにより、抵抗R210の電圧降下によってベース端子B110の電圧が上昇し、パッド側のトランジスタが動作してパッドと電源(GND)との間にサージ電流が流れ始める。この際、サージ電流は、電源(GND)からN−コレクタ領域313、P−ベース領域314、N+エミッタ拡散層52、及び電流調整抵抗R11iを介して電源(GND)に流れる。
以上のように、電源側のトランジスタを介して流れるサージ電流(ESD電流)は、複数の電流調整抵抗R12iを介して流れるため、トランジスタ内の素子への電流集中を回避することができる。これはパッド側のトランジスタでも同様である。
9.第9の実施の形態
図26を参照して、本発明によるESD保護素子の第9の実施の形態における構成及び動作を説明する。図26は、本発明によるESD保護素子の第9の実施の形態における構造を示す断面図である。
第9の実施の形態におけるESD保護素子では、第2の実施の形態におけるESD保護素子(トランジスタ構造)が、電源(GND)側とパッド側に対称的に配置されている。
図26を参照して、第9の実施の形態におけるESD保護素子の構造を説明する。P+ベース拡散層51及びコンタクト57はベース端子B11iとして機能し、電流調整抵抗R11iに接続される。P+ベース拡散層54及びコンタクト60はベース端子B12iとして機能し、電流調整抵抗R12iに接続される。その他の構造は、第8の実施の形態と同様である。上述の構造は、第2の実施の形態と同様に複数あるため、ESD保護素子を流れるサージ電流の電流経路は分散される。
パッドにプラスの電圧が印加されると、P−ベース領域314とN−コレクタ領域313で形成されるダイオードは順方向バイアスされ、P−ベース領域324とN−コレクタ領域323で形成されるダイオードは逆方向バイアスされる。ここで、P−ベース領域324とN−コレクタ領域323で形成されるダイオードの耐圧以上のプラスの電圧がパッドに印加されると、電流がパッドから抵抗R11i、抵抗R12iを介して電源(GND)に流れる。これにより、電流調整抵抗R12iの電圧降下によってベース端子B120の電圧が上昇し、電源側のトランジスタが動作してパッドから電源(GND)にサージ電流が流れ始める。この際、サージ電流は、パッドからN−コレクタ領域323、P−ベース領域324、N+エミッタ拡散層55、及び電流調整抵抗R12iを介して電源(GND)に流れる。
一方、パッドにマイナスの電圧が印加されると、P−ベース領域314とN−コレクタ領域313で形成されるダイオードは逆方向にバイアスされ、P−ベース領域324とN−コレクタ領域323で形成されるダイオードは順方向にバイアスされる。ここで、P−ベース領域314とN−コレクタ領域313で形成されるダイオードの耐圧以下のマイナスの電圧がパッドに印加されると、電流が電源(GND)から抵抗R12i、抵抗R11iを介してパッドに流れる。これにより、電流調整抵抗R11iの電圧降下によってベース端子B110の電圧が上昇し、パッド側のトランジスタが動作して電源(GND)からパッドにサージ電流が流れ始める。
以上のように、電源側のトランジスタを介して流れるサージ電流(ESD電流)は、複数の電流調整抵抗R12iを介して流れるため、トランジスタにおける素子への電流集中を回避することができる。これはパッド側のトランジスタでも同様である。又、本実施の形態では、ハイレベル又はローレベルの高電圧が印加され場合でも、ESD保護回路内のトランジスタに高電圧が印加されることがなく素子破壊を回避することができる。
図27を参照して、第3の実施の形態の変形例を説明する。図27は、本発明によるESD保護素子の第3の実施の形態の変形例における構造を示す平面図である。第3の実施の形態におけるESD保護素子においてベース幅W方向(Y軸方向)に相互に分離されていた複数のP+ベース拡散層16を、図27に示すESD保護素子では、同じP+ベース拡散層76によって接続する。P+ベース拡散層16、76によって、くし型形状のP+ベース拡散層が形成される。その他の構造は、第3の実施の形態と同様である。
詳細には、本一例におけるP+ベース拡散層16は、素子分離領域208によって分離された幅L3の領域と、P+ベース拡散層76によってベース幅方向に垂直な方向(X軸方向)に拡散層が連続して形成される幅L2の領域を有する。ここで、幅L2、L3はベース幅方向に垂直な方向(X軸方向)の幅を示し、P+ベース拡散層16全体のX軸方向の幅L1に対し、幅L2は小さいことが好ましい。又、幅L3は、サージ電流の集中を回避できる程度の大きさに設定されることが好ましい。このため、幅L3は、幅L2より大きいことが好ましい。
次に、図28及び図29を参照して、図27に示すESD保護素子の変形例を説明する。図28は、図27に示すESD保護素子の変形例における構造を示す平面図である。図29は、図28におけるI−I’断面図である。図27に示すESD保護素子では、N+エミッタ拡散層17とP+ベース拡散層16は、素子分離領域208によってX軸方向に対して分離しているが、図28に示すESD保護素子では、これらを接触させる。すなわち、本一例のESD保護素子では、X軸方向に対するN+エミッタ拡散層17とP+ベース拡散層16との間の素子分離領域208が削除され、両者がヘテロ接合されたバッティング構造を示す。
コレクタにノイズが入ってきた場合、ノイズによる電流は、ジャンクション容量(Ccb)に流れ込み、ベースを通ってGNDまで流れる。このとき、ノイズによる電流は、ベース抵抗Rbiを通り、電圧降下を生じさせてベースB2iの電位(ベース電位)を変動させる。このときのベースB2iにおける電位の変動値は、(ノイズによる電流)×Rbiとなり、Rbiが大きいほど大きくなる。又、このときのベースB2iの電位(ベース電位)の変動が継続する時間は、Rbi×Ccbで決まる時間となる。エミッタとベースで構成されるダイオードがオンしなければ、エミッタには電流は流れないが、このときノイズによってベース電位がエミッタ電位より高い電位になる時間が、バイポーラトランジスタが動作するために必要な時間以上発生した場合、バイポーラトランジスタが導通してしまう。このようなノイズによるバイポーラ動作を避けるため、本一例では、N+エミッタ拡散層17とP+ベース拡散層16との距離が第3の実施の形態に比べて近いため、P−ベース領域204を介したN+エミッタ拡散層17とP+ベース拡散層16との間の電流経路は短くなり、P−ベース領域204における抵抗成分Rbiは小さくなる。この結果、(ノイズによる電流)×RbiやRbi×Ccbは小さくなり、ノイズに起因したバイポーラ動作の発生が抑制される。
このように、N+エミッタ拡散層17とP+ベース拡散層16との距離を短くすることで、ノイズによるバイポーラトランジスタが動作するリスクを低減できる。尚、このような効果を奏するためには、必ずしもN+エミッタ拡散層17とP+ベース拡散層16とを接合しなくても良い。例えば、第3の実施の形態において、エミッターベース間における素子分離領域208の幅を短くすることで、上記の効果を奏することができる。
図30を参照して、第3の実施の形態の他の変形例を説明する。図30は、第3の実施の形態の他の変形例おける構造を示す平面図である。
又、図30に示すESD保護素子では、第3の実施の形態におけるESD保護素子においてベース幅W方向(Y軸方向)に相互に分離されていた複数の金属配線15を、N+エミッタ拡散層17上において金属配線75によって接続する。その他の構造は、第3の実施の形態と同様である。
図30に示すESD保護素子では、エミッタ上でY軸方向に接続するメタル配線75は、ESDパルス電流によって発生した熱を吸収する熱容量として機能するため、ESD保護性能を高める効果を奏する。
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。第1から第9の実施の形態は、技術的矛盾がない範囲内で組み合せることが可能である。例えば、第1の実施の形態におけるベース拡散層やエミッタ拡散層を第3の実施の形態と同様に分離しても良い。又、電源は接地電位と異なる他の電位に設定しても構わない。更に、本発明は、ラテラルPNPバイポーラトランジスタや、ラテラルNPNバイポーラトランジスタを用いたESD保護素子にも適用できる。