JPH11103021A - 保護回路および保護回路を用いた電子回路 - Google Patents
保護回路および保護回路を用いた電子回路Info
- Publication number
- JPH11103021A JPH11103021A JP9262476A JP26247697A JPH11103021A JP H11103021 A JPH11103021 A JP H11103021A JP 9262476 A JP9262476 A JP 9262476A JP 26247697 A JP26247697 A JP 26247697A JP H11103021 A JPH11103021 A JP H11103021A
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- circuit
- voltage
- protection
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Abstract
(57)【要約】
【課題】 サージに対する保護限界が高く、かつ保護限
界を調節できるような保護回路を得られるようにするこ
と。 【解決手段】 保護回路内に電流を調節する手段を設
け、保護動作時の保護回路の抵抗を適当に大きくして、
大電流が流れにくいような回路構成とした。
界を調節できるような保護回路を得られるようにするこ
と。 【解決手段】 保護回路内に電流を調節する手段を設
け、保護動作時の保護回路の抵抗を適当に大きくして、
大電流が流れにくいような回路構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、内部回路を静電気
やサージなどの異常電圧または異常電流から保護する保
護回路および該保護回路を用いた電子回路に関する。
やサージなどの異常電圧または異常電流から保護する保
護回路および該保護回路を用いた電子回路に関する。
【０００２】
【従来の技術】従来の保護回路は例えば、内部回路から
出ている外部入出力端子と接地端子との間に接続され、
静電気やサージなどが印加された場合のみ導通して、静
電気やサージを該内部回路を通さずに入出力端子から接
地端子へ逃がすことで、該内部回路を保護している。
出ている外部入出力端子と接地端子との間に接続され、
静電気やサージなどが印加された場合のみ導通して、静
電気やサージを該内部回路を通さずに入出力端子から接
地端子へ逃がすことで、該内部回路を保護している。
【０００３】図２は従来の保護回路を含んだ電子回路の
ブロック図である。図２では目的に応じて特定の機能が
付与された内部回路２０３から、接地端子２０５と、電
源２０８を接続する外部入力端子２０６と、外部負荷２
０９を接続する外部出力端子２０７とが出ている。また
接地端子２０５と外部入力端子２０６との間に保護回路
２０１が、また接地端子２０５と外部出力端子２０７と
の間に保護回路２０２が接続されて、電子回路２０４を
形成している。
ブロック図である。図２では目的に応じて特定の機能が
付与された内部回路２０３から、接地端子２０５と、電
源２０８を接続する外部入力端子２０６と、外部負荷２
０９を接続する外部出力端子２０７とが出ている。また
接地端子２０５と外部入力端子２０６との間に保護回路
２０１が、また接地端子２０５と外部出力端子２０７と
の間に保護回路２０２が接続されて、電子回路２０４を
形成している。
【０００４】ここで外部入力端子２０６に内部回路の最
大動作電圧以上の電圧が印加されると、即座に保護回路
２０１が導通状態になって電流を流すことで外部入力端
子２０６の電圧を低下させるように働き、外部入力端子
２０６に印加される静電気やサージなどから内部回路２
０３を保護している。保護回路２０２も保護回路２０１
と同様の動作で、外部出力端子２０７に印加される静電
気やサージなどから内部回路２０３を保護している。
大動作電圧以上の電圧が印加されると、即座に保護回路
２０１が導通状態になって電流を流すことで外部入力端
子２０６の電圧を低下させるように働き、外部入力端子
２０６に印加される静電気やサージなどから内部回路２
０３を保護している。保護回路２０２も保護回路２０１
と同様の動作で、外部出力端子２０７に印加される静電
気やサージなどから内部回路２０３を保護している。
【０００５】図３は保護回路の従来例を示す回路図であ
る。図３ではMISトランジスタの一種であるエンハンス
メント型NチャネルMOSトランジスタ３０２（以下NMOSTr
３０２と記載する）のドレインを入力端子３０６に接続
し、ゲートとソースと基板を接地端子２０５に接続して
保護回路３０１を形成している。NMOSTr３０２はゲート
とソースとが同電位であるため、通常はドレイン−ソー
ス間チャネルが絶縁状態となっている。
る。図３ではMISトランジスタの一種であるエンハンス
メント型NチャネルMOSトランジスタ３０２（以下NMOSTr
３０２と記載する）のドレインを入力端子３０６に接続
し、ゲートとソースと基板を接地端子２０５に接続して
保護回路３０１を形成している。NMOSTr３０２はゲート
とソースとが同電位であるため、通常はドレイン−ソー
ス間チャネルが絶縁状態となっている。
【０００６】図３の保護回路の保護動作を図4を用いて
説明する。図４は保護回路３０１のＩ−Ｖ曲線図であ
る。図４において、図3の保護回路の入力端子３０６と
接地端子２０５との間に印加する電圧を大きくしていく
と、絶縁状態であったNMOSTr３０２は、ドレイン−ソー
ス間耐圧であるＶｔを超えたところで表面ブレークダウ
ンを起こし、さらにホールド電圧であるＶｈを経てスナ
ップバックを誘発し、ドレイン−ソース間チャネルが導
通状態となる。これによって保護回路３０１であるNMOS
Tr３０２を通って入力端子３０６から接地端子２０５に
大電流が流れ、入力端子３０６の電圧が低下する。その
後入力端子３０６の電圧がＶｈ以下に下がると、NMOSTr
３０２は再び絶縁状態に戻り、保護回路３０１は保護動
作を終了する。
説明する。図４は保護回路３０１のＩ−Ｖ曲線図であ
る。図４において、図3の保護回路の入力端子３０６と
接地端子２０５との間に印加する電圧を大きくしていく
と、絶縁状態であったNMOSTr３０２は、ドレイン−ソー
ス間耐圧であるＶｔを超えたところで表面ブレークダウ
ンを起こし、さらにホールド電圧であるＶｈを経てスナ
ップバックを誘発し、ドレイン−ソース間チャネルが導
通状態となる。これによって保護回路３０１であるNMOS
Tr３０２を通って入力端子３０６から接地端子２０５に
大電流が流れ、入力端子３０６の電圧が低下する。その
後入力端子３０６の電圧がＶｈ以下に下がると、NMOSTr
３０２は再び絶縁状態に戻り、保護回路３０１は保護動
作を終了する。
【０００７】ここで、NMOSTr３０２のＶｔを内部回路２
０３の最大動作電圧以上かつ内部回路２０３の耐圧以下
に調節して、入力端子３０６を外部入力端子２０６およ
び外部出力端子２０７につなぎ換えれば、図3の保護回
路３０１は図２の保護回路２０１および保護回路２０２
として使用することができ、外部入力端子２０６および
外部出力端子２０７に入ってくる静電気やサージなどか
ら内部回路２０３を保護することができる。
０３の最大動作電圧以上かつ内部回路２０３の耐圧以下
に調節して、入力端子３０６を外部入力端子２０６およ
び外部出力端子２０７につなぎ換えれば、図3の保護回
路３０１は図２の保護回路２０１および保護回路２０２
として使用することができ、外部入力端子２０６および
外部出力端子２０７に入ってくる静電気やサージなどか
ら内部回路２０３を保護することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、図３の
ように構成された従来の保護回路３０１においては、保
護動作時の電流はNMOSTr３０２の小さな導通抵抗でしか
制限されないため、保護回路３０１に大電流が流れやす
い。また、該導通抵抗を大きくすることは困難であり、
半導体の製造バラツキも大きいため、狙い値を得ること
および調節が困難であるという問題点があった。
ように構成された従来の保護回路３０１においては、保
護動作時の電流はNMOSTr３０２の小さな導通抵抗でしか
制限されないため、保護回路３０１に大電流が流れやす
い。また、該導通抵抗を大きくすることは困難であり、
半導体の製造バラツキも大きいため、狙い値を得ること
および調節が困難であるという問題点があった。
【０００９】図４において、スナップバックによって大
電流が流れている状態から入力端子３０６の印加電圧を
さらに上げると、電流が増加してNMOSTr３０２の許容電
流であるＩｍを超えたところでNMOSTr３０２は熱破壊を
起こし、ショートまたは絶縁状態となって破壊してしま
う。ショート破壊の場合には、入力端子３０６と接地端
子２０５とが短絡されるので、入力端子３０６に入力信
号を印加できなくなり、入力端子３０６に内部回路が接
続されていた場合には、該内部回路が正常に動作できな
くなる。一方絶縁破壊の場合には、以後入力端子３０６
にサージが印加されても保護回路３０１が機能しないの
で、入力端子３０６に内部回路が接続されていた場合に
は、該内部回路にサージが印加されて該内部回路が破壊
してしまう場合がある。このように保護回路が破壊する
と、内部回路および保護回路と内部回路を合わせた電子
回路に多大な悪影響を及ぼす。
電流が流れている状態から入力端子３０６の印加電圧を
さらに上げると、電流が増加してNMOSTr３０２の許容電
流であるＩｍを超えたところでNMOSTr３０２は熱破壊を
起こし、ショートまたは絶縁状態となって破壊してしま
う。ショート破壊の場合には、入力端子３０６と接地端
子２０５とが短絡されるので、入力端子３０６に入力信
号を印加できなくなり、入力端子３０６に内部回路が接
続されていた場合には、該内部回路が正常に動作できな
くなる。一方絶縁破壊の場合には、以後入力端子３０６
にサージが印加されても保護回路３０１が機能しないの
で、入力端子３０６に内部回路が接続されていた場合に
は、該内部回路にサージが印加されて該内部回路が破壊
してしまう場合がある。このように保護回路が破壊する
と、内部回路および保護回路と内部回路を合わせた電子
回路に多大な悪影響を及ぼす。
【００１０】ここで、従来の保護回路においては保護動
作時の抵抗が小さいため、MISトランジスタの許容電流
以上の電流が流れやすく、上記のような保護回路の破壊
が起きやすいという問題点があった。また、保護回路の
破壊に伴う内部回路の動作不良や破壊が起きやすいとい
う問題点があった。すなわち、サージに対する保護限界
が低く、十分な保護特性が得られないという問題点があ
った。
作時の抵抗が小さいため、MISトランジスタの許容電流
以上の電流が流れやすく、上記のような保護回路の破壊
が起きやすいという問題点があった。また、保護回路の
破壊に伴う内部回路の動作不良や破壊が起きやすいとい
う問題点があった。すなわち、サージに対する保護限界
が低く、十分な保護特性が得られないという問題点があ
った。
【００１１】また、従来の保護回路においては保護動作
時の抵抗を大きくすることおよび調節することが困難で
あるため、保護限界を自由に調節することができないと
いう問題点があった。以上の問題点に伴い、安全性の高
い電子回路を提供できないという問題点があった。
時の抵抗を大きくすることおよび調節することが困難で
あるため、保護限界を自由に調節することができないと
いう問題点があった。以上の問題点に伴い、安全性の高
い電子回路を提供できないという問題点があった。
【００１２】そこで本発明の目的は従来のこのような課
題を解決するため、サージに対する保護限界が高く、か
つ該保護限界を自由に調節できるような保護回路を得る
ことである。
題を解決するため、サージに対する保護限界が高く、か
つ該保護限界を自由に調節できるような保護回路を得る
ことである。
【００１３】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の保護回路においては、保護回路内に電流
を調節する手段を設け、保護動作時である導通時の保護
回路の抵抗を適当に大きくして、大電流が流れにくいよ
うな回路構成とした。
めに、本発明の保護回路においては、保護回路内に電流
を調節する手段を設け、保護動作時である導通時の保護
回路の抵抗を適当に大きくして、大電流が流れにくいよ
うな回路構成とした。
【００１４】
【発明の実施の形態】本発明の保護回路は上記のように
構成することにより、サージが印加されて保護回路が動
作し、保護すべき任意の端子と接地端子とが導通状態に
なった時、該電流を調節する手段が保護回路に流れる電
流値を制限するように動作する。したがって保護回路に
は従来より小さな電流しか流れないので、保護回路が破
壊しにくく、より大きなサージに対して内部回路を保護
することができる。すなわち保護回路の保護限界を高め
ることができる。
構成することにより、サージが印加されて保護回路が動
作し、保護すべき任意の端子と接地端子とが導通状態に
なった時、該電流を調節する手段が保護回路に流れる電
流値を制限するように動作する。したがって保護回路に
は従来より小さな電流しか流れないので、保護回路が破
壊しにくく、より大きなサージに対して内部回路を保護
することができる。すなわち保護回路の保護限界を高め
ることができる。
【００１５】また該電流を調節する手段によって、保護
回路に流れる電流値を任意の値に制限できるため、保護
回路の保護限界を調節することができる。
回路に流れる電流値を任意の値に制限できるため、保護
回路の保護限界を調節することができる。
【００１６】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。図１は本発明の保護回路の第１の実施例を
示す回路図である。図１ではMISトランジスタの一種で
あるエンハンスメント型NチャネルMOSトランジスタ１０
２（以下NMOSTr１０２と記載する）のドレインを入力端
子３０６に接続し、ゲートとソースと基板を抵抗体１０
３に接続し、抵抗体１０３のもう一方の端を接地端子２
０５に接続して保護回路１０１を形成している。NMOSTr
１０２はNMOSTr３０２と同様のものであり、ゲートとソ
ースとが同電位であるため、通常はドレイン−ソース間
チャネルが絶縁状態となっている。しかし入力端子３０
６にNMOSTr１０２のドレイン−ソース間耐圧を超えた高
電圧が印加されると、NMOSTr１０２は表面ブレークダウ
ンを起こし、次いでスナップバックを誘発してドレイン
−ソース間チャネルが導通状態となる。これによって入
力端子３０６からNMOSTr１０２および抵抗体１０３を通
じて接地端子２０５に電流が流れて入力端子３０６の電
圧が低下する。その後入力端子３０６の電圧がNMOSTr１
０２のホールド電圧以下に下がると、ドレイン−ソース
間チャネルが再び絶縁状態に戻る。ここで抵抗体１０３
の抵抗値であるＲ１０３はNMOSTr１０２の導通抵抗値で
あるＲ１０２と直列に接続されているため、保護回路１
０１を流れる電流の大きさはＲ１０２＋Ｒ１０３により
適当に制限される。
て説明する。図１は本発明の保護回路の第１の実施例を
示す回路図である。図１ではMISトランジスタの一種で
あるエンハンスメント型NチャネルMOSトランジスタ１０
２（以下NMOSTr１０２と記載する）のドレインを入力端
子３０６に接続し、ゲートとソースと基板を抵抗体１０
３に接続し、抵抗体１０３のもう一方の端を接地端子２
０５に接続して保護回路１０１を形成している。NMOSTr
１０２はNMOSTr３０２と同様のものであり、ゲートとソ
ースとが同電位であるため、通常はドレイン−ソース間
チャネルが絶縁状態となっている。しかし入力端子３０
６にNMOSTr１０２のドレイン−ソース間耐圧を超えた高
電圧が印加されると、NMOSTr１０２は表面ブレークダウ
ンを起こし、次いでスナップバックを誘発してドレイン
−ソース間チャネルが導通状態となる。これによって入
力端子３０６からNMOSTr１０２および抵抗体１０３を通
じて接地端子２０５に電流が流れて入力端子３０６の電
圧が低下する。その後入力端子３０６の電圧がNMOSTr１
０２のホールド電圧以下に下がると、ドレイン−ソース
間チャネルが再び絶縁状態に戻る。ここで抵抗体１０３
の抵抗値であるＲ１０３はNMOSTr１０２の導通抵抗値で
あるＲ１０２と直列に接続されているため、保護回路１
０１を流れる電流の大きさはＲ１０２＋Ｒ１０３により
適当に制限される。
【００１７】次に、抵抗体１０３の効果を説明するため
に、図３に示した保護回路３０１に図４に示したＩｍを
超える電流が流れるようなサージAが、従来の保護回路
３０１および本発明の保護回路１０１に印加された場合
を想定する。従来の保護回路３０１に該サージAが印加
された場合には、上記の通り保護回路３０１は破壊して
しまう。一方で本発明の保護回路１０１に該サージAが
印加された場合には、抵抗体１０３を適当な値に設定す
ることにより、保護動作時に流れる電流の大きさはＩｍ
以下にまで制限することができる。上記のとおりNMOSTr
１０２はNMOSTr３０２と同様のものであるので、 NMOST
r１０２の許容電流はＩｍと同様であることから、保護
回路１０１は破壊することなく、保護動作を継続でき
る。
に、図３に示した保護回路３０１に図４に示したＩｍを
超える電流が流れるようなサージAが、従来の保護回路
３０１および本発明の保護回路１０１に印加された場合
を想定する。従来の保護回路３０１に該サージAが印加
された場合には、上記の通り保護回路３０１は破壊して
しまう。一方で本発明の保護回路１０１に該サージAが
印加された場合には、抵抗体１０３を適当な値に設定す
ることにより、保護動作時に流れる電流の大きさはＩｍ
以下にまで制限することができる。上記のとおりNMOSTr
１０２はNMOSTr３０２と同様のものであるので、 NMOST
r１０２の許容電流はＩｍと同様であることから、保護
回路１０１は破壊することなく、保護動作を継続でき
る。
【００１８】図５は本発明の保護回路の有用性を示す耐
サージ特性図である。図５は保護回路の接地端子２０５
と入力端子３０６との間にサージを印加して、保護回路
が破壊する電圧とサージ幅との関係を調査した結果であ
る。図５より、Ｒ１０３を約２３０Ωの拡散抵抗で形成
したところ、本発明の保護回路１０１の耐サージ特性で
ある曲線ａは、従来の保護回路３０１の耐サージ特性で
ある曲線ｂと比較して、明らかに高い保護限界値を示し
ており、本発明が有用であることがわかる。
サージ特性図である。図５は保護回路の接地端子２０５
と入力端子３０６との間にサージを印加して、保護回路
が破壊する電圧とサージ幅との関係を調査した結果であ
る。図５より、Ｒ１０３を約２３０Ωの拡散抵抗で形成
したところ、本発明の保護回路１０１の耐サージ特性で
ある曲線ａは、従来の保護回路３０１の耐サージ特性で
ある曲線ｂと比較して、明らかに高い保護限界値を示し
ており、本発明が有用であることがわかる。
【００１９】以上のことから本発明の保護回路において
は、従来の保護回路と比較してサージに対する保護限界
を高めることができる。また従来の保護回路では、保護
動作時の抵抗がNMOSTr３０２の小さな導通抵抗でしか制
限できず、該導通抵抗を大きくすることは事実上不可能
であるばかりでなく、半導体製造プロセスでばらついて
しまうことを考慮すると、狙い値に固定することや、製
造後の調節までもが困難であった。これに対し本発明の
保護回路１０１では、抵抗値Ｒ１０３は、保護すべき内
部回路に印加されるサージの大きさを想定して自由な値
を取ることができるだけでなく、狙い値に固定すること
や、製造後の調節が容易にできる。
は、従来の保護回路と比較してサージに対する保護限界
を高めることができる。また従来の保護回路では、保護
動作時の抵抗がNMOSTr３０２の小さな導通抵抗でしか制
限できず、該導通抵抗を大きくすることは事実上不可能
であるばかりでなく、半導体製造プロセスでばらついて
しまうことを考慮すると、狙い値に固定することや、製
造後の調節までもが困難であった。これに対し本発明の
保護回路１０１では、抵抗値Ｒ１０３は、保護すべき内
部回路に印加されるサージの大きさを想定して自由な値
を取ることができるだけでなく、狙い値に固定すること
や、製造後の調節が容易にできる。
【００２０】以上のことから本発明の保護回路において
は、従来の保護回路と比較してサージに対する保護限界
の調節がしやすい。抵抗値Ｒ１０３は想定されるサージ
電圧とMISトランジスタのホールド電圧と許容電流とか
らおおよその値を算出できる。 Ｒ１０３＞（想定されるサージ電圧 − ホールド電圧）／ 許容電流 （１） とすれば、該想定されるサージが印加されても保護回路
１０１が破壊されることはないので望ましい。
は、従来の保護回路と比較してサージに対する保護限界
の調節がしやすい。抵抗値Ｒ１０３は想定されるサージ
電圧とMISトランジスタのホールド電圧と許容電流とか
らおおよその値を算出できる。 Ｒ１０３＞（想定されるサージ電圧 − ホールド電圧）／ 許容電流 （１） とすれば、該想定されるサージが印加されても保護回路
１０１が破壊されることはないので望ましい。
【００２１】しかし（１）式を満たしていてもＲ１０３
が大きすぎると、サージの電力が保護回路１０１を通っ
て接地端子に抜けきるまでに、入力端子３０６の電圧が
上がってしまう。ここで入力端子３０６の電圧が、そこ
に接続されている保護すべき内部回路の耐圧以上になっ
てしまうと内部回路が破壊してしまうので、Ｒ１０３は
（１）式を満たし、かつできるだけ小さい値に設定する
とさらに望ましい。
が大きすぎると、サージの電力が保護回路１０１を通っ
て接地端子に抜けきるまでに、入力端子３０６の電圧が
上がってしまう。ここで入力端子３０６の電圧が、そこ
に接続されている保護すべき内部回路の耐圧以上になっ
てしまうと内部回路が破壊してしまうので、Ｒ１０３は
（１）式を満たし、かつできるだけ小さい値に設定する
とさらに望ましい。
【００２２】図６は本発明の保護回路の第２の実施例を
示す回路図である。図６ではMISトランジスタの一種で
あるエンハンスメント型PチャネルMOSトランジスタ６０
２（以下PMOSTr６０２と記載する）のドレインを接地端
子２０５に接続し、ゲートとソースと基板を抵抗体６０
３に接続し、抵抗体６０３のもう一方の端を入力端子３
０６に接続して保護回路６０１を形成している。
示す回路図である。図６ではMISトランジスタの一種で
あるエンハンスメント型PチャネルMOSトランジスタ６０
２（以下PMOSTr６０２と記載する）のドレインを接地端
子２０５に接続し、ゲートとソースと基板を抵抗体６０
３に接続し、抵抗体６０３のもう一方の端を入力端子３
０６に接続して保護回路６０１を形成している。
【００２３】保護回路６０１も保護回路１０１と同様の
保護動作を行なうことができ、また同様の効果が得られ
る。図７は本発明の保護回路の第３の実施例を示す回路
図である。図７は図１の保護回路の入力端子３０６とNM
OSTr１０２のドレインとの間に抵抗体７０４を挿入して
保護回路７０１を形成している。
保護動作を行なうことができ、また同様の効果が得られ
る。図７は本発明の保護回路の第３の実施例を示す回路
図である。図７は図１の保護回路の入力端子３０６とNM
OSTr１０２のドレインとの間に抵抗体７０４を挿入して
保護回路７０１を形成している。
【００２４】保護回路７０１も保護回路１０１と同様の
保護動作を行なうことができ、また同様の効果が得られ
る。このように、本発明の保護回路はMISトランジスタ
に流れる電流を該MISトランジスタのブレークダウン時
の許容電流以下に調節できるような構成であれば良く、
電流を調節する手段は実施例で示した抵抗体の他にもあ
らゆる回路構成を取ることができる。また、該MISトラ
ンジスタのゲート電圧は該MISトランジスタのドレイン
−ソース間チャネルがOFFとなるような電圧に設定され
ていれば良いので、実施例のようにソース端子と接続す
る以外にも、あらゆる回路構成を取ることができる。
保護動作を行なうことができ、また同様の効果が得られ
る。このように、本発明の保護回路はMISトランジスタ
に流れる電流を該MISトランジスタのブレークダウン時
の許容電流以下に調節できるような構成であれば良く、
電流を調節する手段は実施例で示した抵抗体の他にもあ
らゆる回路構成を取ることができる。また、該MISトラ
ンジスタのゲート電圧は該MISトランジスタのドレイン
−ソース間チャネルがOFFとなるような電圧に設定され
ていれば良いので、実施例のようにソース端子と接続す
る以外にも、あらゆる回路構成を取ることができる。
【００２５】本発明の保護回路はいずれも、MISトラン
ジスタの耐圧を内部回路２０３の最大動作電圧以上かつ
内部回路２０３の耐圧以下に調節して入力端子３０６を
外部入力端子２０６および外部出力端子２０７につなぎ
換えれば、図２の保護回路２０１および保護回路２０２
として使用することができ、外部入力端子２０６および
外部出力端子２０７に入ってくる静電気やサージなどか
ら内部回路２０３を保護することができる。同様にし
て、その他の電子回路の入出力端子の保護にも広く使用
することができる。
ジスタの耐圧を内部回路２０３の最大動作電圧以上かつ
内部回路２０３の耐圧以下に調節して入力端子３０６を
外部入力端子２０６および外部出力端子２０７につなぎ
換えれば、図２の保護回路２０１および保護回路２０２
として使用することができ、外部入力端子２０６および
外部出力端子２０７に入ってくる静電気やサージなどか
ら内部回路２０３を保護することができる。同様にし
て、その他の電子回路の入出力端子の保護にも広く使用
することができる。
【００２６】
【発明の効果】本発明の保護回路では、従来と比較して
保護動作時の抵抗が大きいため、 MISトランジスタの許
容電流以上の電流が流れにくく、保護回路の破壊が起き
にくいという効果を有する。また、保護回路の破壊に伴
う内部回路の動作不良や破壊が起きにくいという効果を
有する。すなわち、サージに対する保護限界が高く、十
分な保護特性が得られるという効果を有する。
保護動作時の抵抗が大きいため、 MISトランジスタの許
容電流以上の電流が流れにくく、保護回路の破壊が起き
にくいという効果を有する。また、保護回路の破壊に伴
う内部回路の動作不良や破壊が起きにくいという効果を
有する。すなわち、サージに対する保護限界が高く、十
分な保護特性が得られるという効果を有する。
【００２７】また、本発明の保護回路においては保護動
作時の抵抗を大きくすることおよび調節することが容易
であるため、保護限界を自由に調節することができると
いう効果を有する。以上の効果に伴い、安全性の高い電
子回路を提供できるという効果を有する。
作時の抵抗を大きくすることおよび調節することが容易
であるため、保護限界を自由に調節することができると
いう効果を有する。以上の効果に伴い、安全性の高い電
子回路を提供できるという効果を有する。
【図１】本発明の保護回路の第１の実施例を示す回路図
である。
である。
【図２】従来の保護回路を含んだ電子回路のブロック図
である。
である。
【図３】保護回路の従来例を示す回路図である。
【図４】図３に示す保護回路のＩ−Ｖ曲線図である。
【図５】本発明の保護回路の有用性を示す耐サージ特性
図である。
図である。
【図６】本発明の保護回路の第２の実施例を示す回路図
である。
である。
【図７】本発明の保護回路の第３の実施例を示す回路図
である。
である。
１０１，２０１，２０２，３０１，６０１，７０１ 保
護回路 １０２，３０２ エンハンスメント型ＮチャネルＭＯ
Ｓトランジスタ １０３，６０３，７０４ 抵抗体 ２０３ 内部回路 ２０４ 電子回路 ２０５ 接地端子 ２０６ 外部入力端子 ２０７ 外部出力端子 ２０８ 電源 ２０９ 外部負荷 ３０６ 入力端子 ５０２ エンハンスメント型ＰチャネルＭＯＳトランジ
スタ
護回路 １０２，３０２ エンハンスメント型ＮチャネルＭＯ
Ｓトランジスタ １０３，６０３，７０４ 抵抗体 ２０３ 内部回路 ２０４ 電子回路 ２０５ 接地端子 ２０６ 外部入力端子 ２０７ 外部出力端子 ２０８ 電源 ２０９ 外部負荷 ３０６ 入力端子 ５０２ エンハンスメント型ＰチャネルＭＯＳトランジ
スタ
Claims (4)
- 【請求項１】 特定の機能が付与された内部回路を異常
電圧または異常電流から保護する保護回路において、該
保護回路が少なくとも一つ以上のMISトランジスタと該M
ISトランジスタに流れる電流を調節する手段とで構成さ
れ、該MISトランジスタのゲート電圧は該MISトランジス
タのドレイン−ソース間チャネルがOFFとなるような電
圧に設定されていることを特徴とする保護回路。 - 【請求項２】 該MISトランジスタに流れる電流を調節
する手段が、該MISトランジスタのソースまたはドレイ
ンまたはソースとドレインの双方に直列接続された一つ
以上の抵抗体である請求項１記載の保護回路。 - 【請求項３】 該抵抗体の抵抗値であるＲが Ｒ ＞ （Ａ−Ｂ）／Ｃ の関係を満たし、 Ａは保護するサージ電圧、 Ｂは該MISトランジスタのブレークダウン時のホールド
電圧、 Ｃは該MISトランジスタの許容電流である請求項２記載
の保護回路。 - 【請求項４】 請求項１から３記載の保護回路を用いた
電子回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262476A JPH11103021A (ja) | 1997-09-26 | 1997-09-26 | 保護回路および保護回路を用いた電子回路 |
| TW087112706A TW461076B (en) | 1997-09-26 | 1998-08-01 | Protective circuit and electric circuit using the protective circuit |
| KR1019980039411A KR100562880B1 (ko) | 1997-09-26 | 1998-09-23 | 보호회로 및 이 보호회로를 사용한 전자회로 |
| US09/160,395 US6091592A (en) | 1997-09-26 | 1998-09-25 | Protective circuit and electric circuit using the protective circuit |
| CN98120793A CN1096138C (zh) | 1997-09-26 | 1998-09-28 | 保护电路和采用该保护电路的电路 |
| HK99104541A HK1019520A1 (en) | 1997-09-26 | 1999-10-14 | Protective circuit and electric circuit using the protective circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262476A JPH11103021A (ja) | 1997-09-26 | 1997-09-26 | 保護回路および保護回路を用いた電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103021A true JPH11103021A (ja) | 1999-04-13 |
Family
ID=17376324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9262476A Pending JPH11103021A (ja) | 1997-09-26 | 1997-09-26 | 保護回路および保護回路を用いた電子回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6091592A (ja) |
| JP (1) | JPH11103021A (ja) |
| KR (1) | KR100562880B1 (ja) |
| CN (1) | CN1096138C (ja) |
| HK (1) | HK1019520A1 (ja) |
| TW (1) | TW461076B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519926A (ja) * | 2000-01-04 | 2003-06-24 | サーノフ コーポレイション | 電流バラスティングｅｓｄ高感度装置のための装置 |
| WO2011108445A1 (ja) * | 2010-03-03 | 2011-09-09 | シャープ株式会社 | Ｅｓｄ保護回路及びこれを備えた半導体装置 |
| WO2016051959A1 (ja) * | 2014-09-29 | 2016-04-07 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583972B2 (en) | 2000-06-15 | 2003-06-24 | Sarnoff Corporation | Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits |
| US6646840B1 (en) * | 2000-08-03 | 2003-11-11 | Fairchild Semiconductor Corporation | Internally triggered electrostatic device clamp with stand-off voltage |
| CN100502195C (zh) * | 2006-05-26 | 2009-06-17 | 鸿富锦精密工业（深圳）有限公司 | 浪涌抑制电路 |
| CA2857527A1 (en) * | 2011-11-10 | 2013-05-16 | General Electric Company | Device for failure protection in lighting devices having light emitting diodes |
| CN108335681B (zh) * | 2018-02-13 | 2021-05-25 | 京东方科技集团股份有限公司 | 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置 |
| CN112383293A (zh) * | 2020-11-30 | 2021-02-19 | 上海维安半导体有限公司 | 一种智能低边功率开关的控制电路及芯片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714216A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Input protecting circuit |
| US4527213A (en) * | 1981-11-27 | 1985-07-02 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor integrated circuit device with circuits for protecting an input section against an external surge |
| KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
| JP2874583B2 (ja) * | 1995-02-10 | 1999-03-24 | 日本電気株式会社 | 半導体装置の入力保護回路 |
-
1997
- 1997-09-26 JP JP9262476A patent/JPH11103021A/ja active Pending
-
1998
- 1998-08-01 TW TW087112706A patent/TW461076B/zh not_active IP Right Cessation
- 1998-09-23 KR KR1019980039411A patent/KR100562880B1/ko not_active IP Right Cessation
- 1998-09-25 US US09/160,395 patent/US6091592A/en not_active Expired - Lifetime
- 1998-09-28 CN CN98120793A patent/CN1096138C/zh not_active Expired - Lifetime
-
1999
- 1999-10-14 HK HK99104541A patent/HK1019520A1/xx not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519926A (ja) * | 2000-01-04 | 2003-06-24 | サーノフ コーポレイション | 電流バラスティングｅｓｄ高感度装置のための装置 |
| JP5019689B2 (ja) * | 2000-01-04 | 2012-09-05 | ソフィックス ビーヴィービーエー | 電流バラスティングｅｓｄ高感度装置のための装置 |
| WO2011108445A1 (ja) * | 2010-03-03 | 2011-09-09 | シャープ株式会社 | Ｅｓｄ保護回路及びこれを備えた半導体装置 |
| WO2016051959A1 (ja) * | 2014-09-29 | 2016-04-07 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2016068650A (ja) * | 2014-09-29 | 2016-05-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1213879A (zh) | 1999-04-14 |
| US6091592A (en) | 2000-07-18 |
| TW461076B (en) | 2001-10-21 |
| HK1019520A1 (en) | 2000-02-11 |
| CN1096138C (zh) | 2002-12-11 |
| KR19990030063A (ko) | 1999-04-26 |
| KR100562880B1 (ko) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691554B2 (ja) | 静電放電対策用保護回路 | |
| US20080055805A1 (en) | Semiconductor device having electro static discharge detection circuit | |
| JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
| US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
| JP2011071502A (ja) | Ｅｓｄ保護を有する集積電子回路を設計する方法及びそれにより得られる回路 | |
| JPH11103021A (ja) | 保護回路および保護回路を用いた電子回路 | |
| JP3660566B2 (ja) | 過電流制限型半導体素子 | |
| JP2002313949A (ja) | 過電圧保護回路 | |
| US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
| KR100364876B1 (ko) | 보호회로 | |
| JPS63229757A (ja) | 半導体装置 | |
| JP2003068870A (ja) | Ｅｓｄ保護回路 | |
| US6534833B1 (en) | Semiconductor device with protection circuitry and method | |
| US20040026741A1 (en) | Semiconductor integrated circuit device | |
| JP2002141467A (ja) | 半導体装置 | |
| US6031270A (en) | Methods of protecting a semiconductor device | |
| KR100215760B1 (ko) | 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 | |
| JP2007294513A (ja) | 半導体保護回路 | |
| JP2006261233A (ja) | 入力保護回路 | |
| US20230268270A1 (en) | Fail-open isolator | |
| JP4079920B2 (ja) | 静電放電保護回路 | |
| KR100187721B1 (ko) | 반도체 소자의 정전기 방전(esd) 보호 회로 | |
| JPH05298889A (ja) | 保護回路 | |
| US7821755B2 (en) | Resettable short-circuit protection configuration | |
| JP2002176347A (ja) | 過電流制限型半導体素子 |